CN114038384A - 显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及显示装置。显示面板包括：像素电路和发光元件；像素电路包括驱动晶体管、发光控制晶体管和初始化晶体管；驱动晶体管用于为发光元件提供驱动电流；发光控制晶体管用于选择性地允许发光元件进入发光阶段；初始化晶体管用于为发光元件提供初始化信号；发光控制晶体管与初始化晶体管一者为PMOS型晶体管，另一者为NMOS型晶体管，发光控制晶体管的栅极接收发光控制信号，初始化晶体管的栅极接收初始化信号；其中，发光控制信号与初始化信号为相同的信号。根据本申请实施例，能够将发光控制信号线和初始化信号线合并设置，节省显示面板内走线和信号驱动电路的数量，从而简化面板结构，提升分辨率。

Description

显示面板及显示装置

技术领域

本申请属于显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

目前，显示面板是由阵列排布的多个像素电路和多个发光元件组成，而像素电路则通常是由TFT(Thin Film Transistor，薄膜晶体管)和电容组成。

在现有的像素电路中，通常采用晶体管实现发光元件的发光控制和初始化控制。初始化控制是在发光元件的发光阶段前对发光元件两端的电位进行初始化，发光控制则用于控制发光元件进入发光阶段。在显示面板中，需要设置多条发光控制信号线和多条初始化信号线，以分别传输发光控制信号和初始化信号，从而使得显示面板内的信号走线数量增多。

发明内容

本申请实施例提供了一种显示面板及显示装置，能够解决显示面板内的信号走线数量较多的技术问题。

第一方面，本申请实施例提供一种显示面板，包括：

像素电路和发光元件；

所述像素电路包括驱动晶体管、发光控制晶体管和初始化晶体管；

所述驱动晶体管用于为所述发光元件提供驱动电流；

所述发光控制晶体管用于选择性地允许所述发光元件进入发光阶段；

所述初始化晶体管用于为所述发光元件提供初始化信号；

所述发光控制晶体管与所述初始化晶体管一者为PMOS型晶体管，另一者为NMOS型晶体管，所述发光控制晶体管的栅极接收发光控制信号，所述初始化晶体管的栅极接收初始化信号；其中，

所述发光控制信号与所述初始化信号为相同的信号。

第二方面，本申请实施例提供一种显示装置，显示装置包括如上所述的显示面板。

与现有技术相比，本申请实施例提供的显示面板及显示装置，通过设置发光控制信号和初始化信号为相同信号、发光控制晶体管和初始化晶体管分别为PMOS型晶体管和NMOS型晶体管，能够使得发光控制晶体管和初始化晶体管接收相同的控制信号，并保持相反的导通状态，实现同一信号控制发光控制晶体管和初始化晶体管。同一像素电路中的发光控制信号线和初始化信号线可以采用同一走线进行信号传输，从而使得发光控制信号线和初始化信号线的走线数量仅为原有走线数量的二分之一。在显示面板中包括多个像素电路和多个发光元件时，能够节省大量的初始化信号线或者发光控制信号线，从而简化面板结构，提升显示面板的分辨率PPI。并且，原有的发光控制信号线和初始化信号线需要通过不同的信号驱动电路进行信号生成，信号驱动电路通常设置在显示面板显示区以外的边框区，将发光控制信号线和初始化信号线合并为同一走线后，同样能够节省原有信号驱动电路数量的二分之一，从而简化了信号驱动电路的结构。在边框区的信号驱动电路的数量大幅降低时，还有助于降低边框区的厚度。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的显示面板的结构示意图；

图2是本申请一实施例提供的PMOS型和NMOS型晶体管的结构示意图；

图3是本申请另一实施例提供的显示面板的结构示意图；

图4是本申请又一实施例提供的显示面板的结构示意图；

图5是本申请还一实施例提供的显示面板的结构示意图；

图6是本申请再一实施例提供的显示面板的结构示意图；

图7是本申请一实施例提供第一发光控制信号线、第二发光控制信号线和晶体管的走线示意图；

图8是本申请再一实施例提供的显示面板的结构示意图；

图9是本申请再一实施例提供的显示面板的结构示意图；

图10是本申请再一实施例提供的显示面板的结构示意图；

图11是本申请再一实施例提供的显示面板的结构示意图；

图12是图11实施例对应的信号时序图；

图13是本申请再一实施例提供的显示面板的结构示意图；

图14是图13实施例对应的信号时序图；

图15是本申请一实施例提供的显示设备的结构示意图。

附图中：

1、像素电路；2、发光元件；EMIT、发光控制信号线；EMIT1、第一发光控制信号线；EMIT2、第二发光控制信号线；VCC、固定电源信号线；Vref、初始化信号线；DATA、数据信号线；Res、复位信号端；VDD、第一电源信号；VEE、第二电源信号；21、第一有源层；22、第二有源层；Gate1、第一栅极；Gate2、第二栅极；Gate3、第三栅极；30、第一负载元件；T1、第一晶体管；T2、驱动晶体管；T3、发光控制晶体管；T4、初始化晶体管；T5复位晶体管；T6、数据写入晶体管；T7、补偿晶体管；T8、第二发光控制晶体管；Cst1、第一储能电容；Cst2、第二储能电容。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。

目前，显示面板内的像素电路中，通常设置有驱动晶体管、初始化晶体管和发光控制晶体管，驱动晶体管能够为发光元件提供驱动电流，初始化晶体管能够在非发光阶段为发光元件提供初始化信号，发光控制晶体管能够控制发光元件进入发光阶段。即，发光控制晶体管和初始化晶体管二者中，一者是为发光元件两端的电位进行初始化，另一者是为发光元件的两端提供电势差，二者的功能是不交叉的。也就是说，一个开启时，另一个需要进行关闭。在现有技术中，发光控制晶体管与初始化晶体管通常设置为同一种类型的晶体管。因此，要控制一个开启、另一个关闭，就需要设置两个不同的控制信号，而这样会导致显示面板内的走线数量增多。

为了解决上述显示面板内的走线数量较多技术问题，本申请实施例提供了一种显示面板及显示装置。下面首先对本申请实施例所提供的显示面板进行介绍。

图1示出了本申请一个实施例提供的显示面板的结构示意图。显示面板包括像素电路1和发光元件2，像素电路1包括驱动晶体管T2、发光控制晶体管T3和初始化晶体管T4。

驱动晶体管T2可以为发光元件2提供驱动电流，发光控制晶体管T3可以选择性地允许发光元件2进入发光阶段，初始化晶体管T4则可以为发光元件2提供初始化信号。

发光控制晶体管T3和初始化晶体管T4中一者为PMOS型晶体管，另一者为NMOS型晶体管，发光控制晶体管T3的栅极接收发光控制信号，初始化晶体管T4的栅极接收初始化信号。发光控制信号与初始化信号为相同的信号。

发光元件2可以为LED(Light-Emitting Diode，发光二极管)、OLED(OrganicLight-Emitting Diode，有机发光二极管)、Mini LED(Mini Light-emitting diode，次毫米发光二极管)、Micro LED(Micro Light-emitting diode，微米发光二极管)或其他。

在初始化阶段，初始化晶体管T4可以在栅极接收到初始化信号时导通，以为发光元件2提供初始化信号，使得发光元件2在发光前进行初始化。此时，发光控制信号与初始化信号为相同的信号，而发光控制晶体管T3与初始化晶体管T4分别为PMOS型和NMOS型晶体管。则在初始化晶体管T4接收到初始化信号并导通时，发光控制晶体管T3在栅极接收到发光控制信号并截止。

在发光阶段，发光控制晶体管T3在栅极接收到发光控制信号时导通，此时初始化晶体管T4接收到与发光控制信号相同的初始化信号并截止。发光控制晶体管T3导通时，驱动晶体管T2导通，可以使得发光元件2的两端分别与第一电源信号VDD和第二电源信号VEE连接，并在驱动电流的驱动下进行发光。

在本实施例中，通过设置发光控制信号和初始化信号为相同信号、发光控制晶体管T3和初始化晶体管T4分别为PMOS型晶体管和NMOS型晶体管，能够使得发光控制晶体管T3和初始化晶体管T4接收相同的控制信号，并保持相反的导通状态，实现同一信号控制发光控制晶体管T3和初始化晶体管T4。同一像素电路1中的发光控制信号线EMIT和初始化信号线Vref可以采用同一走线进行信号传输，从而使得发光控制信号线EMIT和初始化信号线Vref的走线数量仅为原有走线数量的二分之一。在显示面板中包括多个像素电路1和多个发光元件2时，能够节省大量的初始化信号线Vref或者发光控制信号线EMIT，从而简化面板结构，提升显示面板的分辨率PPI(Pixels Per Inch，每英寸像素)。并且，原有的发光控制信号线EMIT和初始化信号线Vref需要通过不同的信号驱动电路进行信号生成，信号驱动电路通常设置在显示面板显示区以外的边框区，将发光控制信号线EMIT和初始化信号线Vref合并为同一走线后，同样能够节省原有信号驱动电路的数量，从而简化了信号驱动电路的结构。在边框区的信号驱动电路的数量大幅降低时，还有助于降低边框区的厚度。

在一些实施例中，上述显示面板还可以包括发光控制信号线EMIT，发光控制信号线EMIT可以用于提供发光控制信号，发光控制信号线EMIT与发光控制晶体管T3的栅极连接，发光控制信号线EMIT还与初始化晶体管T4的栅极连接。

在同一像素电路1中，发光控制晶体管T3的栅极和初始化晶体管T4的栅极与同一发光控制信号线EMIT连接，能够通过一条从边框区延伸至显示区的走线实现发光控制信号和初始化信号的传输，从而节省显示面板中的走线数量，简化面板结构。

在一些实施例中，发光控制晶体管T3和初始化晶体管T4的其中一个为PMOS型晶体管，另一个为NMOS型晶体管。请参照图2，PMOS型晶体管可以包括第一栅极Gate1和第一有源层21。NMOS型晶体管则可以包括第二栅极Gate2、第三栅极Gate3和第二有源层22，第二栅极Gate2和第三栅极Gate3可以分别位于第二有源层22的两侧。即，PMOS型晶体管包括一个栅极，NMOS型晶体管包括两个栅极，NMOS型晶体管的两个栅极可以分别位于第二有源层22的上层和下层。

请参照图3，显示面板还可以包括发光控制信号线EMIT，发光控制信号线EMIT可以用于提供发光控制信号，发光控制信号线EMIT包括第一发光控制信号线EMIT1和第二发光控制信号线EMIT2，第一发光控制信号线EMIT1可以与第一栅极和第二栅极连接，也可以与第一栅极或第二栅极单独连接，第二发光控制信号线EMIT2则可以与第三栅极连接。第一发光控制信号线EMIT1可以为第一栅极或第二栅极提供第一发光控制信号，第二发光控制信号线EMIT2可以为第三栅极提供第二发光控制信号。

请一并参照图2和图3，以发光控制晶体管T3为PMOS晶体管、初始化晶体管T4为NMOS型晶体管为例进行说明。显示面板中的NMOS型晶体管通常为为氧化物半导体晶体管，而PMOS晶体管通常为低温多晶硅晶体管。氧化物半导体晶体管通常包括两个栅极，即顶栅和底栅。低温多晶硅晶体管则包括一个栅极。如图2所示，第一栅极Gate1可以为低温多晶硅晶体管的栅极。第二栅极Gate2可以为氧化物半导体晶体管的底栅，第三栅极Gate3可以为氧化物半导体晶体管的顶栅。因此，现有的显示面板中，对于一个像素电路1中的发光控制晶体管T3和初始化晶体管T4，通常需要设置三条走线分别接入两个晶体管的三个栅极中。而第一发光控制信号线EMIT1为PMOS晶体管的栅极和NMOS型晶体管的其中一个栅极提供相应的信号，第二发光控制信号线EMIT2为NMOS型晶体管的另一个栅极提供相应的信号，能够通过两条发光控制信号线EMIT为三个栅极提供信号，从而节省走线数量，简化面板结构。

上述氧化物半导体晶体管可以为IGZO(Indium Gallium Zinc Oxide，氧化铟镓锌)晶体管。

可以理解的是，上述NMOS型晶体管中的两个栅极分别为顶栅和底栅，第一发光控制线可以与NMOS型晶体管的底栅连接，第二发光控制线可以与NMOS型晶体管的顶栅连接。

在一些实施例中，上述PMOS型晶体管的第一栅极和NMOS型晶体管的第二栅极可以位于同一层，第一发光控制信号线EMIT1与第一栅极和第二栅极为同层连接。

在第一栅极和第二栅极位于同一金属层时，第一发光控制信号线EMIT1可以设置在位于第一栅极和第二栅极的同一金属层上，并与第一栅极和第二栅极电连接。

在NMOS型晶体管的两个栅极中，存在一个栅极与PMOS型晶体管的栅极位于同一金属层时，第一发光控制信号线EMIT1的走线可以设置在该金属层，并与两个栅极进行连接，以简化显示面板的走线结构。

可以理解的是，上述NMOS型晶体管的两个栅极中，与PMOS型晶体管的栅极位于同一金属层的栅极通常为MOS型晶体管的底栅。

在一些实施例中，上述PMOS型晶体管的第一栅极和NMOS型晶体管的第二栅极可以位于不同层，则第一发光控制信号线EMIT1可以设置为与第一栅极位于同一层，也可以设置为与第二栅极位于同一层。

在第一发光控制信号线EMIT1与第一栅极位于同一层时，第一发光控制信号线EMIT1可以与第一栅极同层连接，并通过过孔与第二栅极连接，该过孔能够将连通第一栅极所在的金属层与第二栅极所在的金属层。

同样地，在第一发光控制信号线EMIT1与第二栅极位于同一层时，第一发光控制信号线EMIT1可以与第二栅极同层连接，并通过过孔与第一栅极连接，该过孔能够将连通第一栅极所在的金属层与第二栅极所在的金属层。

请参照图4，在一些实施例中，上述第一发光控制信号线EMIT1可以与第一栅极连接，第二发光控制信号线EMIT2可以与第三栅极连接。第二栅极则与固定电源信号线VCC连接，以接收固定电源信号线VCC提供的固定电源信号。其中，第一发光控制信号线EMIT1和第二发光控制信号线EMIT2传输相同的发光控制信号。

本实施例中的两条发光控制信号线EMIT分别与第一栅极和第三栅极连接，第二栅极则与固定电源信号线VCC连接。由于固定电源信号线VCC为显示面板中已经设置的能够提供固定电源信号的走线，在每个像素电路1中，作为发光控制晶体管T3或者作为初始化晶体管T4的NMOS型晶体管，其第二栅极可以与最接近的固定电源信号线VCC进行连接，从而接收固定电源信号。

可以理解的是，第二栅极与固定电源信号线VCC连接的走线长度远小于设置一条从显示面板的边缘区延伸至显示区内并与第二栅极连接的走线长度。即，第二栅极能够与固定电源信号线VCC连接以降低信号走线的长度，从而简化面板结构。

在一些实施例中，上述显示面板可以包括第一驱动电路，第一驱动电路能够为像素电路1提供发光控制信号，发光控制信号线EMIT可以与第一驱动电路的输出端连接。第一发光控制信号线EMIT1还可以通过第一过孔与第二发光控制信号线EMIT2连接，该第一过孔可以设置于第一驱动电路与显示面板的显示区之间。

第一驱动电路可以设置于显示面板的边框区，并输出发光控制信号至第一发光控制线，第一发光控制线在进入显示前通过第一过孔与第二发光控制信号线EMIT2连接，能够使得两条发光信号线同时传输相同的发光控制信号，从而通过一个驱动电路实现两个信号的传输，节省了驱动电路的数量，减小了第二发光控制线的走线长度，降低了显示面板边框区中驱动电路的设置数量，简化了驱动电路的结构。

在一些实施例中，上述发光控制晶体管T3可以为PMOS晶体管，初始化晶体管T4为NMOS型晶体管。

NMOS型晶体管通常为氧化物半导体晶体管，例如IGZO晶体管等。相比于低温多晶硅晶体管，氧化物半导体晶体管的漏电流较小。在初始化晶体管T4为NMOS型晶体管时，能够保证初始化晶体管T4在截止时不会产生漏电流。即，将初始化晶体管T4设置为NMOS型晶体管能够在发光阶段避免初始化晶体管T4产生漏电流而影响发光元件2的驱动电流。

在一些实施例中，上述第一发光控制信号线EMIT1的电导率可以设置为小于第二发光控制信号线EMIT2的电导率。

第一发光控制信号线EMIT1可以与PMOS型晶体管的栅极和NMOS型晶体管的底栅连接，第二发光控制信号线EMIT2可以与NMOS型晶体管的顶栅连接。

在初始化阶段，第一发光控制信号线EMIT1发送第一发光控制信号，第二发光控制信号线EMIT2发送第二发光控制信号，发光控制晶体管T3接收第一发光控制信号并截止，初始化晶体管T4的两个栅极分别接收第一发光控制信号和第二发光控制信号并导通。

在发光阶段，为了避免发光控制晶体管T3和初始化晶体管T4同时导通影响到发光元件2的正常发光，引起显示画面的迟滞，需要控制初始化晶体管T4截止在前，发光控制晶体管T3导通在后。通过设置第一发光控制信号线EMIT1的电导率小于第二发光控制信号线EMIT2的电导率，可以在发光控制信号发生翻转时，使得初始化晶体管T4的一个栅极先接收到翻转后的第二发光控制信号，并控制初始化晶体管T4由导通状态变为截止状态后，发光控制晶体管T3的栅极和初始化晶体管T4的另一个栅极才接收到翻转后的第一发光控制信号，使得发光控制晶体管T3在初始化晶体管T4截止后才导通。通过调整两条发光控制信号线EMIT的电导率，能够使得两个晶体管在分别接收到两个信号时存在微小迟滞，从而避免两个晶体管同时导通引起的显示画面迟滞现象。

在一些实施例中，上述第一发光控制信号线EMIT1的线宽可以设置为小于第二发光控制信号线EMIT2的线宽。

与上一实施例相同，为了使得初始化晶体管T4截止后，发光控制晶体管T3才导通，可以设置第一发光控制信号线EMIT1的线宽小于第二发光控制信号线EMIT2的线宽，使得第一发光控制信号线EMIT1的走线电阻大于第二发光控制信号线EMIT2的走线电阻。两个发光控制信号同时翻转时，第一发光控制信号因第一发光控制信号线EMIT1的线宽较小、走线电阻较大，相较于第二发光控制信号存在一定的信号迟滞，使得发光控制晶体管T3延后接收到第一发光控制信号并导通，从而避免两个晶体管同时导通引起的显示画面迟滞现象。

通过设置第一发光控制信号线EMIT1的长度大于第二发光控制信号线EMIT2的长度，使得第一发光控制信号线EMIT1的走线电阻大于第二发光控制信号线EMIT2的走线电阻，同样可以使得第一发光控制信号相较于第二发光控制信号存在信号迟滞，使得发光控制晶体管T3能够延后导通。

可以理解的是，上述设置发光控制信号线EMIT的长度和线宽以调节走线电阻的方式能够分别单独使用，也可以结合使用，例如设置第一发光控制信号线EMIT1的线宽比第二发光控制信号线EMIT2小，并且长度比第二发光控制信号线EMIT2大。

请参照图5，在一些实施例中，上述第一发光控制信号线EMIT1上还可以连接有第一负载元件30，该第一负载元件30能够调整第一发光控制信号线EMIT1与第二发光控制信号线EMIT2之间的负载差。

在第一发光控制信号线EMIT1的线宽和长度与第二发光控制信号线EMIT2相同时，通过在第一发光控制信号线EMIT1上设置第一负载元件30，能够提升第一发光控制信号线EMIT1的走线电阻，从而使得两条发光控制信号线EMIT传输相同信号时，发光控制晶体管T3接收第一发光控制信号时存在信号迟滞，而使得发光控制晶体管T3能够延后导通。

可以理解的是，在两条发光控制信号线EMIT的线宽和长度相同时，可以通过设置第一负载元件30调节两条发光控制信号线EMIT之间的负载差，从而实现第一发光控制信号线EMIT1的信号迟滞。而在两条发光控制信号线EMIT的线宽或长度不相同时，也可以设置第一负载元件30调节两条发光控制信号线EMIT的等效总电阻。即，上述设置第一负载元件30、调整线宽、调整长度的设置方式均可以单独使用或组合使用。

在一些实施例中，上述第一负载元件30可以为电容元件或电阻元件。

通过设置电容元件或电阻元件，能够实现第一发光控制信号线EMIT1上的第一发光控制信号相比于第二发光控制线上的第二发光控制信号存在一定的信号迟滞时间，以使得发光控制晶体管T3能够在初始化晶体管T4截止后导通。

请参照图6，在一些实施例中，显示面板还包括初始化信号线Vref，初始化信号线Vref可以传输初始化信号。即，显示面板中包括第一发光控制信号线EMIT1、第二发光控制信号线EMIT2和初始化信号线Vref。

在三条信号线分别正投影至平行于显示面板表面的平面时，第一发光控制信号线EMIT1与初始化信号线Vref之间的间距大于第二发光控制信号线EMIT2与初始化信号线Vref之间的间距。

上述第一发光控制信号线EMIT1、第二发光控制信号线EMIT2和初始化信号线Vref可以从显示面板的边框区沿同一方向延伸至显示面板的显示区。第一发光控制信号线EMIT1与第一栅极和第二栅极连接，第二发光控制信号线EMIT2与第三栅极连接，初始化信号线Vref则与初始化晶体管T4的源极连接。

在初始化晶体管T4为NMOS型晶体管，且初始化晶体管T4具有两个栅极时，第三栅极可以为初始化晶体管T4的主栅极，第二栅极则为初始化晶体管T4的从栅极。若第二发光控制信号线EMIT2与初始化信号线Vref的距离较远，则会使得两条信号线的其中一条可以直接延伸并与初始化晶体管T4的主栅极或源极连接时，另一条因距离较远，还需要进行额外绕线来与初始化晶体管T4的主栅极或源极连接。通过设置第二发光控制信号线EMIT2与初始化信号线Vref的距离更为接近，能够使得两条信号线不需要进行额外的绕线或跨越即可分别与初始化晶体管T4的主栅极或源极连接。

在一些实施例中，第一发光控制信号线EMIT1可以设置为与第二发光控制信号线EMIT2沿相同方向延伸，并且第一发光控制信号线EMIT1和第二发光控制信号线EMIT2可以存在至少部分交叠。

第一发光控制信号线EMIT1和第二发光控制信号线EMIT2均是从显示面板的边框区延伸至显示面板的显示区，并与发光控制晶体管T3的栅极和初始化晶体管T4的栅极连接。由于两条发光控制信号线EMIT传输相同的信号，即使两条发光控制线设置为同向延伸，且存在部分交叠时，也不会产生寄生电容。即，通过设置两条发光控制信号线EMIT同向延伸且部分交叠，能够使得走线宽度小于两条不同的信号线的走线宽度，从而减少走线占据空间。

请参照图7，对于NMOS型晶体管，第二有源层的两端分别与源极和漏极连接，第一发光控制信号线EMIT1在延伸至显示区内时，位于第二有源层的上方。即，在正投影至显示面板的衬底时，第一发光控制信号线EMIT1相对于第二有源层靠近显示面板的衬底。第二发光控制信号线EMT2在延伸至显示区内时，位于第一有源层的下方。即，在正投影至显示面板的衬底时，第二发光控制信号线EMT2相对于第一有源层远离显示面板的衬底。

第一发光控制信号线EMIT1的走线线宽可以设置为小于第二发光控制信号线EMIT2的走线线宽。或者，第一发光控制信号线EMIT1的走线长度可以设置为大于第二发光控制信号线EMIT2的走线长度。以使得第一发光控制信号相对于第二发光控制信号存在信号迟滞。

如图7所示，由于第一发光控制信号线EMIT1和第二发光控制信号线EMIT2传输相同的信号，第一发光控制信号线EMIT1和第二发光控制信号线EMIT2还可以设置为在显示区内沿相同方向延伸，并且第一发光控制信号线EMIT1和第二发光控制信号线EMIT2可以存在至少部分交叠，以节省走线空间。

对于PMOS型晶体管，第一发光控制信号线EMIT1可以延伸至第一有源层的下方，并通过过孔与第一有源层连接。

对于NMOS型晶体管，第一发光控制信号线EMIT1可以延伸至第二有源层的下方，并通过过孔与第二有源层连接；第二发光控制信号线EMIT2则可以延伸至第二有源层的上方，并通过过孔与第二有源层连接。

在一些实施例中，上述发光控制晶体管T3和初始化晶体管T4的其中一个为PMOS型晶体管，另一个为NMOS型晶体管。PMOS型晶体管可以包括第一栅极和第一有源层。NMOS型晶体管则可以包括第二栅极、第三栅极和第二有源层，第二栅极和第三栅极可以分别位于第二有源层的两侧。即，PMOS型晶体管包括一个栅极，NMOS型晶体管包括两个栅极。

显示面板还可以包括发光控制信号线EMIT，发光控制信号线EMIT可以用于提供发光控制信号，PMOS型晶体管的第一栅极、NMOS型晶体管的第二栅极以及发光控制信号线EMIT可以同层设置，即位于同一金属层，且第一栅极、第二栅极和发光控制信号线EMIT相互连接。NMOS型晶体管的第三栅极则与固定电源信号线VCC连接，以接收固定电源信号。

在第一栅极、第二栅极和发光控制信号线EMIT相互连接时，第一栅极和第二栅极可以接收到相同的发光控制信号，第三栅极则接收到固定电源信号。NMOS型晶体管中的第二栅极为底栅，第三栅极为顶栅。设置第二栅极为主栅极、第三栅极为从栅极时，主栅极可以与第一栅极接收相同的发光控制信号，从栅极则接收固定电源信号。

可以理解的是，NMOS型晶体管中，氧化物半导体晶体管通常包括顶栅和底栅，两个栅极位于有源层的两侧，并且两个栅极与有源层之间均设置有绝缘层。在底栅与有源层之间的绝缘层厚度大于顶栅与有源层之间的绝缘层厚度时，底栅为主栅极、顶栅为从栅极。同样地，在顶栅与有源层之间的绝缘层厚度大于底栅与有源层之间的绝缘层厚度时，顶栅为主栅极、底栅为从栅极。

请参照图8，在一些实施例中，上述像素电路1还可以包括复位晶体管T5，复位晶体管T5的两端分别与复位信号端Res和驱动晶体管T2的栅极连接，复位晶体管T5可以为驱动晶体管T2的栅极提供复位信号。

在复位晶体管T5导通时，可以将复位信号端Res输出的复位信号接入驱动晶体管T2的栅极，以使驱动晶体管T2的栅极电位被重置为复位信号的电压，并通过复位信号对驱动晶体管T2的导通状态进行控制。

在本实施例中，驱动晶体管T2为PMOS型晶体管时，复位信号可以为低电平信号。请参照图9，驱动晶体管T2为NMOS型晶体管时，上述发光控制晶体管T3可以接收第一电源信号VDD，第一电源信号VDD为高电平信号，以在发光阶段为发光元件2提供高电平信号。因为驱动晶体管T2为NMOS型晶体管，复位信号为高电平信号，上述第一电源信号VDD可以复用为复位信号，在复位晶体管T5导通时可以将第一电源信号VDD接入至驱动晶体管T2的栅极。

请参照图10，在一些实施例中，上述显示面板还可以包括数据写入晶体管T6和第一晶体管T1。数据写入晶体管T6的一端与驱动晶体管T2的第一极连接，数据写入晶体管T6的另一端与数据信号线DATA连接，数据写入晶体管T6可以为驱动晶体管T2的栅极提供数据信号。第一晶体管T1的一端与驱动晶体管T2的栅极或第二极连接，第一晶体管T1的另一端与发光元件2连接。

可以理解的是，为了使得上述像素结构1能够正常运行，还需要设置第一储能电容Cst1，第一储能电容Cst1的一端与第一电源信号VDD连接，另一端则与驱动晶体管T2的栅极连接。第一储能电容Cst1可以在数据信号写入驱动晶体管T2的栅极时进行储能，并在数据写入晶体管T6截止时，释放存储的电荷使得驱动晶体管T2保持导通。

在至少一帧画面时间中，前置阶段的至少部分时间段内，第一晶体管T1与初始化晶体管T4可以为同时导通开启，以使初始化信号能够写入驱动晶体管T2的栅极。

在初始化晶体管T4导通时，初始化信号能够写入发光元件2中，而第一晶体管T1在导通时，其一端与发光元件2连接，另一端则可以与驱动晶体管T2的栅极直接连接或间接连接，以使该初始化信号能够通过第一晶体管T1写入驱动晶体管T2的栅极，对驱动晶体管T2的栅极和发光元件2同时进行初始化。

请参照图11，在一些实施例中，上述第一晶体管T1的一端与发光元件2连接，另一端则连接于驱动晶体管T2的第二极。像素电路1中还包括补偿晶体管T7，补偿晶体管T7的两端分别与驱动晶体管T2的栅极和驱动晶体管T2的第二极连接。在至少一帧画面时间中，前置阶段的至少部分时间段内，第一晶体管T1、初始化晶体管T4和补偿晶体管T7同时开启，第一晶体管T1能够将初始化信号写入驱动晶体管T2的第二极，补偿晶体管T7则能够将初始化信号写入驱动晶体管T2的栅极。

请继续参照图11，在一些实施例中，上述驱动晶体管T2的栅极通过写入初始化信号进行初始化复位操作，则驱动晶体管T2的栅极和第一电源信号VDD之间可以设置第一储能电容Cst1，并在数据信号写入驱动晶体管T2的栅极时，通过第一储能电容Cst1进行储能。

一并参照图11和图12，图12中t1、t2、t3分别为初始化阶段、数据写入阶段、和发光阶段。

在初始化阶段，发光控制晶体管T3、第二发光控制晶体管T8以及初始化晶体管T4接收相同的发光控制信号，两个发光控制晶体管截止，初始化晶体管T4导通，将初始化信号写入发光元件2的阳极。第一晶体管T1和补偿晶体管T7也导通，初始化信号能够通过第一晶体管T1和补偿晶体管T7写入驱动晶体管T2的栅极，从而实现发光元件2和驱动晶体管T2的栅极的初始化。

在数据写入阶段，数据写入晶体管T6导通，第一晶体管T1截止，此时数据信号通过数据写入晶体管T6、驱动晶体管T2、补偿晶体管T7后写入驱动晶体管T2的栅极，并对第一储能电容Cst1进行充电，以使第一储能电容Cst1进行电荷存储。

在发光阶段，发光控制信号翻转，此时两个发光控制晶体管导通，初始化晶体管T4截止，第一晶体管T1、补偿晶体管T7截止，第一储能电容Cst1能够释放存储的电荷，以使驱动晶体管T2的栅极接收到与数据信号相同的电压，并保持导通状态，第一电源信号VDD依次通过发光控制晶体管T3、驱动晶体管T2以及第二发光控制晶体管T8写入发光元件2，使得发光元件2进行发光。

需要说明的是，上述实施例中，驱动晶体管T2、补偿晶体管T7、初始化晶体管T4和数据写入晶体管T6可以设置为氧化物半导体晶体管，例如IGZO晶体管，IGZO晶体管能够降低漏电流，从而避免晶体管产生的漏电流影响到发光元件2的正常发光，保障了显示面板的显示均一性。

在一些实施例中，发光元件2的阳极可以通过初始化晶体管T4接入初始化信号，为了避免晶体管产生漏电流使得发光元件2的阳极电位发生变化，初始化晶体管T4可以设置为IGZO晶体管。而对于驱动晶体管T2的栅极，其是通过补偿晶体管T7、第一晶体管T1和初始化晶体管T4与初始化信号连接，则补偿晶体管T7、第一晶体管T1和初始化晶体管T4中可以设置至少一个晶体管为氧化物半导体晶体管，以降低电流回路上的漏电流。

可以理解的是，补偿晶体管T7可以将驱动晶体管T2的第二极与栅极进行连接，为了避免晶体管产生漏电流影响到驱动晶体管T2的栅极电位，补偿晶体管T7可以设置为氧化物半导体晶体管，则此时无论是在驱动晶体管T2之间，还是在驱动晶体管T2与发光元件2之间，均能够通过补偿晶体管T7实现漏电流的限制，则第一晶体管T1可以设置为低温多晶硅LTPS晶体管，以节省面板空间，提升显示面板的分辨率PPI。

请参照图13，在一些实施例中，上述驱动晶体管T2的栅极电位可以通过设置第二储能电容Cst2进行补偿，第二储能电容Cst2可以设置于驱动晶体管T2的栅极与发光元件2的阳极之间。

一并参照图13和图14，图14中t1、t2、t3分别为初始化阶段、数据写入阶段、和发光阶段。

在初始化阶段，发光控制晶体管T3、第二发光控制晶体管T8以及初始化晶体管T4接收相同的发光控制信号，两个发光控制晶体管截止，初始化晶体管T4导通，将初始化信号写入发光元件2的阳极。复位晶体管T5导通，将第一电源信号VDD写入第二储能电容Cst2的第一端。此时第二储能电容Cst2的第一端电压为VDD，第二端电压为Vref。

在数据写入阶段，复位晶体管T5截止，数据写入晶体管T6和补偿晶体管T7导通，数据信号通过数据写入晶体管T6、驱动晶体管T2和补偿晶体管T7写入驱动晶体管T2的栅极，此时第二储能电容Cst2的第一端电压变为Vdata+Vth。Vdata为数据信号的电压，Vth为驱动晶体管T2的阈值电压。可以理解的是，此时第二储能电容Cst2的第二端电压未发生变化，仍为Vref。

在发光阶段，发光控制信号翻转，此时两个发光控制晶体管导通，初始化晶体管T4截止，发光元件2的阳极电位由Vref提升至Voled，在第二储能电容Cst2的耦合下，第二储能电容Cst2的第一端电压抬升，由Vdata+Vth耦合为Voled-Vref+Vdata+Vth。

在发光阶段中，流过驱动晶体管T2的驱动电流可以通过以下公式计算得出：

I＝K(Vgs-Vth)^2

＝K*[(Voled-Vref+Vdata+Vth)-Voled-Vth]^2

＝K*(Vdata-Vref)^2；

即，驱动晶体管T2的驱动电流最终仅与数据信号和初始化信号的信号电压大小有关，与驱动晶体管T2的阈值电压Vth以及第一电源信号VDD的大小无关，从而避免了驱动晶体管T2的栅极电压受到IR压降的影响而导致驱动电流发生变化，保障了驱动电流的稳定性和显示面板的显示均一性。

上述实施例中，驱动晶体管T2、补偿晶体管T7、初始化晶体管T4、复位晶体管T5和数据写入晶体管T6可以设置为氧化物半导体晶体管，例如IGZO晶体管，IGZO晶体管能够降低漏电流，从而避免晶体管产生的漏电流影响到发光元件2的正常发光，保障了显示面板的显示均一性。

本申请实施例还提供一种显示设备，请参见图15，该显示设备可以为PC、电视、显示器、移动终端、平板电脑以及可穿戴设备等，该显示设备可以包括本申请实施例提供的显示面板。

以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路(ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时，本申请的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RF)链路，等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本申请的方法及其核心思想。以上仅是本申请的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将本申请的构思和技术方案直接应用于其它场合的，均应视为本申请的保护范围。

Claims (20)

1.一种显示面板，其特征在于，包括：

像素电路和发光元件；

所述像素电路包括驱动晶体管、发光控制晶体管和初始化晶体管；

所述驱动晶体管用于为所述发光元件提供驱动电流；

所述发光控制晶体管用于选择性地允许所述发光元件进入发光阶段；

所述初始化晶体管用于为所述发光元件提供初始化信号；

所述发光控制晶体管与所述初始化晶体管一者为PMOS型晶体管，另一者为NMOS型晶体管，所述发光控制晶体管的栅极接收发光控制信号，所述初始化晶体管的栅极接收初始化信号；其中，

所述发光控制信号与所述初始化信号为相同的信号。

2.根据权利要求1所述的显示面板，其特征在于，

所述显示面板包括用于提供所述发光控制信号的发光控制信号线，所述发光控制信号线连接于所述发光控制晶体管的栅极，且连接于所述初始化晶体管的栅极。

3.根据权利要求1所述的显示面板，其特征在于，

所述发光控制晶体管与所述初始化晶体管中的PMOS型晶体管包括第一栅极和第一有源层，NMOS型晶体管包括第二栅极、第三栅极和第二有源层，所述第二栅极与所述第三栅极位于所述第二有源层的两侧；其中，

所述显示面板包括用于提供所述发光控制信号的发光控制信号线，所述发光控制信号线包括第一发光控制信号线和第二发光控制信号线，所述第一发光控制信号线与所述第一栅极和/或所述第二栅极连接，所述第二发光控制信号线与所述第三栅极连接。

4.根据权利要求3所述的显示面板，其特征在于，

所述第一栅极与所述第二栅极位于同一层，所述第一发光控制信号线与所述第一栅极和所述第二栅极同层连接。

5.根据权利要求3所述的显示面板，其特征在于，

所述第一栅极与所述第二栅极位于不同层；

所述第一发光控制信号线与所述第一栅极位于同一层，所述第一发光控制信号线与所述第一栅极同层连接，所述第一发光控制信号线与所述第二栅极通过过孔连接；或者，

所述第一发光控制信号线与所述第二栅极位于同一层，所述第一发光控制信号线与所述第二栅极同层连接，所述第一发光控制信号线与所述第一栅极通过过孔连接。

6.根据权利要求3所述的显示面板，其特征在于，

所述第一发光控制信号线与所述第一栅极连接，所述第二发光控制信号线与所述第三栅极连接；

所述第二栅极连接于固定电源信号线，用于接收固定电源信号。

7.根据权利要求3所述的显示面板，其特征在于，

所述显示面板包括第一驱动电路，所述第一驱动电路用于为所述像素电路提供发光控制信号，所述发光控制信号线与所述第一驱动电路的输出端连接；其中，

所述第一发光控制信号线与所述第二发光控制信号线通过第一过孔电连接，所述第一过孔位于所述第一驱动电路与所述显示面板的显示区之间。

8.根据权利要求3所述的显示面板，其特征在于，

所述发光控制晶体管为PMOS型晶体管，所述初始化晶体管为NMOS型晶体管。

9.根据权利要求8所述的显示面板，其特征在于，

所述第一发光控制信号线的电导率小于所述第二发光控制信号线的电导率。

10.根据权利要求8所述的显示面板，其特征在于，

所述第一发光控制信号线的线宽小于所述第二发光控制信号线的线宽；和/或，

所述第一发光控制信号线的长度大于所述第二发光控制信号线的长度。

11.根据权利要求8所述的显示面板，其特征在于，

所述第一发光控制信号线连接第一负载元件，所述第一负载元件用于调整第一发光控制信号线与所述第二发光控制信号线之间的负载差。

12.根据权利要求11所述的显示面板，其特征在于，

所述第一负载元件为电容元件或者电阻元件。

13.根据权利要求8所述的显示面板，其特征在于，

所述显示面板包括初始化信号线，用于传输所述初始化信号；

正投影至平行于所述显示面板表面的平面时，所述第一发光控制信号线与所述初始化信号线之间的间距大于所述第二发光控制信号线与所述初始化信号线之间的间距。

14.根据权利要求3所述的显示面板，其特征在于，

所述第一发光控制信号线与所述第二发光控制信号线沿相同的方向延伸，且至少部分交叠。

15.根据权利要求1所述的显示面板，其特征在于，

所述发光控制晶体管与所述初始化晶体管中的PMOS型晶体管包括第一栅极和第一有源层，NMOS型晶体管包括第二栅极、第三栅极和第二有源层，所述第二栅极与所述第三栅极位于所述第二有源层的两侧；其中，

所述显示面板包括用于提供所述发光控制信号的发光控制信号线，所述发光控制信号线与所述第一栅极和所述第二栅极同层设置，且相互连接，所述第三栅极连接于连接于固定电源信号线，用于接收固定电源信号。

16.根据权利要求1所述的显示面板，其特征在于，

所述像素电路包括复位晶体管，所述复位晶体管连接于复位信号端与所述驱动晶体管的栅极之间，用于为所述驱动晶体管的栅极提供复位信号。

17.根据权利要求16所述的显示面板，其特征在于，

所述驱动晶体管为PMOS型晶体管，所述复位信号为低电平信号；或者，

所述驱动晶体管为NMOS型晶体管，所述复位信号为高电平信号，且，所述发光控制晶体管用于接收第一电源信号，为发光元件在发光阶段提供高电平信号，所述第一电源信号复用为所述复位信号。

18.根据权利要求1所述的显示面板，其特征在于，

所述显示面板还包括数据写入晶体管和第一晶体管；

所述数据写入晶体管连接于所述驱动晶体管的第一极，用于为所述驱动晶体管提供数据信号；

所述第一晶体管连接于所述驱动晶体管的栅极或者第二极与所述发光元件之间；其中，

在至少一帧画面时间的所述前置阶段的至少部分时间段内，所述第一晶体管与所述初始化晶体管同时开启，所述初始化信号写入所述驱动晶体管的栅极。

19.根据权利要求18所述的显示面板，其特征在于，

所述第一晶体管连接于所述驱动晶体管的所述第二极；

所述像素电路还包括补偿晶体管，所述补偿晶体管连接于所述驱动晶体管的栅极和第二极之间，在至少一帧画面时间的所述前置阶段的至少部分时间段内，所述第一晶体管、所述初始化晶体管和所述补偿晶体管同时开启。

20.一种显示装置，其特征在于，包括权利要求1-19任意一项所述的显示面板。

Images