CN114026544B - 数据处理装置、数据处理系统、数据转存方法及记录介质 - Google Patents
数据处理装置、数据处理系统、数据转存方法及记录介质 Download PDFInfo
- Publication number
- CN114026544B CN114026544B CN201980097942.7A CN201980097942A CN114026544B CN 114026544 B CN114026544 B CN 114026544B CN 201980097942 A CN201980097942 A CN 201980097942A CN 114026544 B CN114026544 B CN 114026544B
- Authority
- CN
- China
- Prior art keywords
- data
- storage unit
- volatile
- unit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Abstract
PLC(1)具有易失性存储器(200)、非易失性存储器(300)、ASIC(100)、蓄电电路(410)、非易失性存储器用电源控制电路(430)和易失性存储器用电源控制电路(420)。ASIC(100)取得表示来自主电源的电力的供给停止的信号,与信号的取得相应地,从易失性存储器(200)取得数据,将取得的数据临时存储于临时转存用易失性存储器,将在临时转存用易失性存储器中临时存储的数据储存于非易失性存储器(300)。如果ASIC(100)取得了信号,则易失性存储器用电源控制电路(420)开始电力从蓄电电路(410)向易失性存储器(200)的供给,如果ASIC(100)完成了数据从易失性存储器(200)向临时转存用易失性存储器的临时转存,则易失性存储器用电源控制电路(420)停止电力从蓄电电路(410)向易失性存储器(200)的供给。
Description
技术领域
本发明涉及数据处理装置、数据处理系统、数据转存方法及记录介质。
背景技术
执行高速处理的数据处理装置将处理对象或处理结果的数据储存于易失性存储器,因此在由于某种原因而使电力的供给被切断的情况下,存在数据消失的风险。因此,正在开发对在易失性存储器中储存的数据进行转存的技术。例如,在专利文献1中公开了在发生了意料外的电源消失的事件的情况下,使用从备用电源供给的电力,将在易失性存储器中储存的数据经由控制器的保存部而保存于非易失性存储器的信息处理系统。
专利文献1:日本特开2018-156131号公报
发明内容
在专利文献1所记载的技术中,在从易失性存储器向非易失性存储器转存数据时,从备用电源向易失性存储器、非易失性存储器和包含保存部的控制器持续供给电力,因此,为了增加备用电源的电量,需要使蓄电元件的容量变大或使用昂贵的备用电源,引起数据处理装置的设计的制约,或成本增加。
本发明就是鉴于上述情况而提出的,其目的在于提供能够减小电力的供给被切断的情况下的数据转存所需的备用电源的容量的数据处理装置、数据处理系统、数据转存方法及程序。
为了达成上述目的,本发明的数据处理装置具有易失性数据存储部、转存用非易失性存储部、控制部、备用电源部、第1电源控制部和第2电源控制部。易失性数据存储部被从主电源供给电力而存储数据。转存用非易失性存储部用于对在易失性数据存储部中存储的数据进行转存。控制部包含临时转存用易失性存储部和数据转存控制部,该临时转存用易失性存储部用于对在易失性数据存储部中存储的数据临时进行存储,该数据转存控制部取得表示来自主电源的电力的供给停止的信号,与信号的取得相应地,从易失性数据存储部取得数据,将取得的数据临时存储于临时转存用易失性存储部,将在临时转存用易失性存储部中临时存储的数据储存于转存用非易失性存储部。备用电源部用于在来自主电源的电力的供给已停止的情况下,向易失性数据存储部、转存用非易失性存储部和控制部供给电力。如果控制部取得了信号,则第1电源控制部开始电力从备用电源部向控制部及转存用非易失性存储部的供给。如果控制部取得了信号,则第2电源控制部开始电力从备用电源部向易失性数据存储部的供给,如果控制部完成了数据从易失性数据存储部向临时转存用易失性存储部的临时转存,则第2电源控制部停止电力从备用电源部向易失性数据存储部的供给。
发明的效果
根据本发明,如果完成了从易失性数据存储部向临时转存用易失性存储部的数据的临时转存,则停止电力从备用电源部向易失性数据存储部的供给,由此,能够减小在从易失性数据存储部向转存用非易失性存储部转存数据时所使用的备用电源的容量。
附图说明
图1是本发明的实施方式1涉及的PLC的硬件结构图。
图2是本发明的实施方式1涉及的ASIC的硬件结构图。
图3是本发明的实施方式1涉及的数据转存处理的流程图。
图4是本发明的实施方式2涉及的PLC的硬件结构图。
图5是本发明的实施方式2涉及的ASIC的硬件结构图。
图6是本发明的实施方式2涉及的数据储存处理的流程图。
图7是本发明的实施方式3涉及的ASIC的硬件结构图。
图8是本发明的实施方式3涉及的数据写入处理的流程图。
图9是本发明的实施方式3涉及的数据储存处理的流程图。
图10是本发明的实施方式4涉及的控制系统的硬件结构图。
图11是本发明的实施方式4涉及的可否转存通知处理的流程图。
具体实施方式
(实施方式1)
以下,参照附图,对将本发明的数据处理装置应用于PLC(Programmable LogicController)的实施方式进行说明。
本实施方式涉及的PLC 1是用于对各种设备进行控制的装置。PLC 1取得、存储与各种设备相关的大量的数据,对所存储的数据高速地进行处理。具体地说,PLC 1如图1所示,具有执行数据处理的控制单元10和对电力向控制单元10的供给进行控制的电源单元20。另外,PLC 1也可以还具有用于对伺服放大器、伺服电动机等进行控制的运动单元、用于执行装置的ON/OFF信号的传输的输入输出单元、用于与包含传感器的模拟设备之间对数据进行输入输出的模拟单元、用于与上级信息系统、其它控制系统等连接的网络单元等其它未图示的单元。
控制单元10具有集成了面向特定用途的电子电路的ASIC(Application SpecificIntegrated Circuit)100、易失性的存储介质即易失性存储器200、非易失性的存储介质即非易失性存储器300和供给备用电力的备用电路400。
ASIC 100是集成了面向特定用途的电子电路的集成电路。ASIC
100由从电源单元20经由电线31供给的电力进行驱动,从经由通信线41连接的易失性存储器200取得数据。ASIC 100的内部的硬件结构会在后面叙述。ASIC 100是权利要求书所记载的控制部的一个例子。
易失性存储器200是SRAM(Static Random Access Memory)、DRAM(DynamicRandom Access Memory)等易失性的存储装置。在易失性存储器200中储存有作为ASIC 100的处理对象的各种设备的数据、对ASIC 100所执行的处理进行规定的程序等。经由电线31从电源单元20向易失性存储器200供给电力。易失性存储器200是权利要求书所记载的易失性数据存储部的一个例子。
非易失性存储器300是MRAM(Magnetoresistive Random Access Memory)、PRAM(Phase change Random Access Memory)、ReRAM(Resistive Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、闪存等非易失性的存储装置。非易失性存储器300作为数据的转存目标起作用。非易失性存储器300经由通信线42与ASIC 100连接。非易失性存储器300是权利要求书所记载的转存用非易失性存储部的一个例子。
备用电路400是供给数据转存用电力的电子电路。具体地说,备用电路400具有供给电力的蓄电电路410、对向易失性存储器200供给的电力进行控制的易失性存储器用电源控制电路420和对向非易失性存储器300供给的电力进行控制的非易失性存储器用电源控制电路430。
蓄电电路410是用于供给数据转存用电力的蓄电电路。蓄电电路410经由电线37与电源单元20连接。具体地说,蓄电电路410具有电容器。并且,向蓄电电路410的电容器从电源单元20供给电力而积蓄电荷。蓄电电路410经由电线35而与易失性存储器用电源控制电路420连接。另外,蓄电电路410经由电线36而与非易失性存储器用电源控制电路430连接。蓄电电路410是权利要求书所记载的备用电源部的一个例子。
易失性存储器用电源控制电路420是对向易失性存储器200供给的电力进行控制的电子电路。易失性存储器用电源控制电路420经由信号线51与ASIC 100连接。另外,易失性存储器用电源控制电路420经由电线32与易失性存储器200连接。具体地说,易失性存储器用电源控制电路420具有继电器元件。继电器元件在被从ASIC 100发送来电源控制信号的期间成为ON,在未发送来电源控制信号的期间成为OFF。如果继电器元件成为ON,则电线32与电线35连接,向易失性存储器200供给电力。如果继电器元件成为OFF,则电线32与电线35被切断,不向易失性存储器200供给电力。易失性存储器用电源控制电路420是权利要求书所记载的第2电源控制部的一个例子。
非易失性存储器用电源控制电路430是对向非易失性存储器300及ASIC 100供给的电力进行控制的电子电路。非易失性存储器用电源控制电路430经由信号线52与ASIC100连接。另外,非易失性存储器用电源控制电路430经由电线33与非易失性存储器300连接,经由电线34与ASIC 100连接。具体地说,非易失性存储器用电源控制电路430具有继电器元件。继电器元件在被从ASIC 100发送来电源控制信号的期间成为ON,在未发送来电源控制信号的期间成为OFF。如果继电器元件成为ON,则电线33与电线36连接,并且电线34与电线36连接,向非易失性存储器300及ASIC 100供给电力。如果继电器元件成为OFF,则电线33与电线36被切断,并且电线34与电线36被切断,不向非易失性存储器300及ASIC 100供给电力。非易失性存储器用电源控制电路430是权利要求书所记载的第1电源控制部的一个例子。
电源单元20是向控制单元10供给电力的电源装置。电源单元20具有输入商用电源的电源输入电路21、对停电进行检测的停电检测电路22和在停电时供给电力的蓄电电路23。
电源输入电路21与商用电源连接。并且,电源输入电路21将从商用电源供给来的电力经由电线31供给至控制单元10的ASIC 100及易失性存储器200,经由电线37供给至蓄电电路410。
停电检测电路22与电源输入电路21连接,停电检测电路22对商用电源的电力向电源输入电路21的供给进行监视,如果检测到电力的供给已停止,则经由信号线53向控制单元10的ASIC 100发送表示电力的供给停止的电源断开信号。
蓄电电路23是电池、电容器等对电荷进行积蓄的电路。在蓄电电路23中积蓄有用于临时供给电力的一定量的电荷,蓄电电路23在来自电源输入电路21的电力的供给已停止的情况下,将积蓄的电荷放出,经由电线31而向控制单元10的ASIC 100及易失性存储器200供给电力。由此,ASIC 100及易失性存储器200即使在来自电源输入电路21的电力的供给已停止的情况下,也不会立即停止动作,而是能够进行一定时间的动作。
接下来,参照图2对ASIC 100的硬件结构进行说明。
ASIC 100具有执行数据处理的CPU 110、接收电源断开信号的电源断开信号接收电路120、对数据转存进行控制的数据转存控制电路130、用于临时转存数据的临时转存用易失性存储器140和发送电源控制信号的电源控制信号发送电路150。
CPU 110是执行数据处理的处理器。CPU 110经由通信线41从易失性存储器200读取程序及数据,执行程序所规定的处理。
电源断开信号接收电路120是接收电源断开信号的电子电路。电源断开信号接收电路120与数据转存控制电路130及电源控制信号发送电路150可通信地连接。电源断开信号接收电路120如果从电源单元20的停电检测电路22接收到电源断开信号,则向数据转存控制电路130请求数据转存控制的开始,并且向电源控制信号发送电路150请求电源控制信号的发送的开始。
数据转存控制电路130是对数据转存进行控制的电子电路。具体地说,数据转存控制电路130如果从电源断开信号接收电路120接收到请求数据转存处理的开始的信号,则经由通信线41从易失性存储器200读取数据,向临时转存用易失性存储器140写入读取到的数据。然后,数据转存控制电路130如果完成了数据向临时转存用易失性存储器140的写入,则向电源控制信号发送电路150请求停止电源控制信号向易失性存储器用电源控制电路420的发送。另外,数据转存控制电路130读取在临时转存用易失性存储器140写入的数据而写入至非易失性存储器300。然后,数据转存控制电路130如果完成了数据向非易失性存储器300的写入,则向电源控制信号发送电路150请求停止电源控制信号向非易失性存储器用电源控制电路430的发送。数据转存控制电路130是权利要求书所记载的数据转存控制部的一个例子。
临时转存用易失性存储器140是用于临时转存数据的易失性存储器。临时转存用易失性存储器140与数据转存控制电路130可通信地连接。临时转存用易失性存储器140是权利要求书所记载的临时转存用易失性存储部的一个例子。
电源控制信号发送电路150向易失性存储器用电源控制电路420及非易失性存储器用电源控制电路430发送电源控制信号。具体地说,电源控制信号发送电路150如果被从电源断开信号接收电路120请求电源控制信号的发送的开始,则开始电源控制信号向易失性存储器用电源控制电路420及非易失性存储器用电源控制电路430的发送。另外,电源控制信号发送电路150如果被从数据转存控制电路130请求停止电源控制信号向易失性存储器用电源控制电路420或非易失性存储器用电源控制电路430的发送,则停止电源控制信号向易失性存储器用电源控制电路420或非易失性存储器用电源控制电路430的发送。
接下来,参照附图对PLC 1转存数据的动作进行说明。
电源单元20在正常动作时向ASIC 100、易失性存储器200及蓄电电路410供给电力。ASIC 100的CPU 110由从电源单元20供给来的电力驱动,读取在易失性存储器200储存的数据而执行数据处理。并且,如果产生某种异常而停止电力的供给,则电源单元20的停电检测电路22检测出电源的停止,将电源断开信号发送至ASIC 100。然后,电源单元20的蓄电电路23向ASIC 100及易失性存储器200供给电力。电源单元20是权利要求书所记载的主电源的一个例子。
ASIC 100如果被发送来电源断开信号,则开始图3所示的数据转存处理。另外,ASIC 100在积蓄于蓄电电路23的电荷的范围内以一定时间供给电力。具体地说,ASIC 100的电源断开信号接收电路120从电源单元20接收电源断开信号(步骤S11)。然后,电源断开信号接收电路120向电源控制信号发送电路150请求电源控制信号的发送,并且向数据转存控制电路130请求数据转存处理的开始。接下来,电源控制信号发送电路150开始电源控制信号的发送(步骤S12)。具体地说,电源控制信号发送电路150开始针对易失性存储器用电源控制电路420及非易失性存储器用电源控制电路430各自的电源控制信号的发送。备用电路400的易失性存储器用电源控制电路420和非易失性存储器用电源控制电路430在接收到电源控制信号的期间对易失性存储器200、非易失性存储器300及ASIC 100供给来自蓄电电路410的电力。
ASIC 100在与蓄电电路410连接后由从备用电路400供给的电力驱动。并且,ASIC100的数据转存控制电路130将易失性存储器200的数据写入至临时转存用易失性存储器140(步骤S13)。具体地说,取得对储存有数据的易失性存储器200的数据的储存区域进行确定的存储器地址的一览,读取每个所取得的存储器地址处的数据。然后,将读取到的数据写入至临时转存用易失性存储器140。
接下来,数据转存控制电路130对是否已将易失性存储器200的全部数据都写入至临时转存用易失性存储器140进行判定(步骤S14)。具体地说,如果完成了每个存储器地址的向临时转存用易失性存储器140的写入,则数据转存控制电路130通过判定易失性存储器200的存储器地址的一览的最末尾的存储器地址是否为处理中的存储器地址,从而对是否已将全部数据都写入至临时转存用易失性存储器140进行判定。然后,数据转存控制电路130如果判定为尚未将易失性存储器200的全部数据写入至临时转存用易失性存储器140(步骤S14:No),则返回步骤S13的处理,将在下一个存储器地址处储存的数据写入至临时转存用易失性存储器140。
数据转存控制电路130如果判定为已将易失性存储器200的全部数据都写入至临时转存用易失性存储器140(步骤S14:Yes),则向电源控制信号发送电路150请求停止电源控制信号向易失性存储器用电源控制电路420的发送。然后,电源控制信号发送电路150停止电源控制信号向易失性存储器用电源控制电路420的发送(步骤S15)。备用电路400的易失性存储器用电源控制电路420如果被停止了电源控制信号的发送,则切断针对易失性存储器200的来自蓄电电路410的电力的供给。步骤S14及步骤S15的处理是权利要求书所记载的电源控制步骤的一个例子。
接下来,数据转存控制电路130将临时转存用易失性存储器140的数据写入至非易失性存储器300(步骤S16)。具体地说,取得储存有数据的临时转存用易失性存储器140的存储器地址的一览,读取每个所取得的存储器地址处的数据。然后,将读取到的数据写入至非易失性存储器300。步骤S13及步骤S16的处理是权利要求书所记载的转存步骤的一个例子。
接下来,数据转存控制电路130对是否已将临时转存用易失性存储器140的全部数据都写入至非易失性存储器300进行判定(步骤S17)。具体地说,如果完成了每个存储器地址的向非易失性存储器300的写入,则数据转存控制电路130通过判定临时转存用易失性存储器140的存储器地址的一览的最末尾的存储器地址是否为处理中的存储器地址,从而对是否已将全部数据都写入至非易失性存储器300进行判定。然后,数据转存控制电路130如果判定为尚未将临时转存用易失性存储器140的全部数据写入至非易失性存储器300(步骤S17:No),则返回步骤S16的处理,将在下一个存储器地址处储存的数据写入至非易失性存储器300。
数据转存控制电路130如果判定为已将临时转存用易失性存储器140的全部数据都写入至非易失性存储器300(步骤S17:Yes),则向电源控制信号发送电路150请求停止电源控制信号向非易失性存储器用电源控制电路430的发送。然后,电源控制信号发送电路150停止电源控制信号向非易失性存储器用电源控制电路430的发送(步骤S18)。备用电路400的非易失性存储器用电源控制电路430如果被停止了电源控制信号的发送,则切断针对非易失性存储器300及ASIC100的来自蓄电电路410的电力的供给。
这样,PLC 1在由于某种异常而停止了电力从电源单元20向控制单元10的供给的情况下,能够从备用电路400供给电力而将在易失性存储器200储存的数据储存于非易失性存储器300。
本实施方式涉及的PLC 1如果完成了将在易失性存储器200储存的数据写入至ASIC 100的临时转存用易失性存储器140的处理,则停止电力向易失性存储器200的供给。例如,如果是将转存源即易失性存储器200的数据写入至ASIC 100的临时转存用易失性存储器140,将ASIC 100的临时转存用易失性存储器140的数据写入至非易失性存储器300,在完成了该写入之后停止电力向易失性存储器200的供给的结构,则需要使用较大容量的电容器。但是,本实施方式涉及的PLC 1在完成了将转存源即易失性存储器200的数据写入至ASIC 100的临时转存用易失性存储器140的阶段停止电力向易失性存储器200的供给,因此,能够与现有技术相比,减小备用电路400应具有的电容器的容量。
(实施方式2)
在实施方式1中示出了将易失性存储器200的全部数据储存于非易失性存储器300的例子。在实施方式2中示出将数据储存于用于在运行过程中定期地储存数据的非易失性存储器和用于在发生电源停止时储存数据的非易失性存储器这2个转存目标的例子。在本实施方式中,以与实施方式1的不同点为中心进行说明。
本实施方式涉及的控制单元10如图4所示还具有用于定期地储存数据的定期储存用非易失性存储器310和用于在发生电源停止时转存数据的转存用非易失性存储器320。
定期储存用非易失性存储器310是用于定期地储存数据的非易失性的存储装置。定期储存用非易失性存储器310经由通信线43与ASIC100连接。另外,经由电线31从电源单元20向定期储存用非易失性存储器310供给电力。定期储存用非易失性存储器310是权利要求书所记载的定期储存用非易失性存储部的一个例子。
转存用非易失性存储器320是用于在发生电源停止时转存数据的非易失性的存储装置。转存用非易失性存储器320经由通信线44与ASIC 100连接。另外,转存用非易失性存储器320经由电线38而与非易失性存储器用电源控制电路430连接。转存用非易失性存储器320是权利要求书所记载的转存用非易失性存储部的一个例子。
接下来,参照图5对本实施方式涉及的ASIC 100的硬件结构进行说明。
本实施方式涉及的ASIC 100还具有对定期的数据的储存进行控制的定期储存控制电路160和用于储存表示转存数据的存储器地址的信息的转存地址用易失性存储器161。
定期储存控制电路160是进行将易失性存储器200的数据定期地储存于定期储存用非易失性存储器310的控制的电子电路。具体地说,定期储存控制电路160定期地例如以1日为单位将易失性存储器200的数据储存于定期储存用非易失性存储器310。另外,定期储存控制电路160如果完成了数据向定期储存用非易失性存储器310的储存,则将在转存地址用易失性存储器161储存的信息删除。定期储存控制电路160是权利要求书所记载的定期储存控制部的一个例子。
转存地址用易失性存储器161是用于储存表示转存数据的存储器地址的信息的易失性存储器。CPU 110如果在运行过程中向易失性存储器200写入数据,则将表示写入的数据的存储器地址的信息写入至转存地址用易失性存储器161。
数据转存控制电路130与实施方式1同样地执行将作为转存对象的数据限定为与被写入至转存地址用易失性存储器161的存储器地址对应的数据而将转存用非易失性存储器320设为数据转存目标的转存处理。
接下来,参照附图对本实施方式涉及的PLC 1的动作进行说明。
电源单元20在正常动作时向ASIC 100、易失性存储器200、蓄电电路410及定期储存用非易失性存储器310供给电力。ASIC 100的CPU110由从电源单元20供给来的电力驱动,读取在易失性存储器200储存的数据而执行数据处理。并且,CPU 110如果执行向易失性存储器200写入数据的处理即数据的登记或更新处理,则将表示写入的数据的存储器地址的信息储存于转存地址用易失性存储器161。
另一方面,定期储存控制电路160定期地例如以1日为单位开始图6所示的数据储存处理。定期储存控制电路160如果开始数据储存处理,则将易失性存储器200的数据写入至定期储存用非易失性存储器310(步骤S21)。
接下来,定期储存控制电路160将转存地址用易失性存储器161的信息删除(步骤S22)。然后,定期储存控制电路160结束数据储存处理。
另一方面,数据转存控制电路130将图3所示的数据转存处理的步骤S13及步骤S14中的对象数据设为易失性存储器200的数据中的与在转存地址用易失性存储器161储存的信息所包含的存储器地址对应的数据,而不设为易失性存储器200的全部数据。
根据本实施方式涉及的PLC 1,数据转存处理的对象数据被限定为在易失性存储器200储存的数据中的未储存于定期储存用非易失性存储器310的数据。由此,数据转存处理的处理时间变短,在备用电路400的蓄电电路410应积蓄的电荷变少。并且,与在易失性存储器200储存的数据的更新频率相应地,转存用非易失性存储器320所需的数据容量也变小。另外,定期储存用非易失性存储器310在从电源单元20供给电力的期间储存数据,因此,可以是比转存用非易失性存储器320低速的非易失性存储器。
在本实施方式中,示出了定期地执行数据储存处理的例子,但只要预先规定出执行的定时(timing)即可。例如,可以是以时间单位进行规定,也可以是以CPU 110所执行的程序的执行次数为单位来规定。
(实施方式3)
在实施方式2中示出了将易失性存储器200的数据全部储存于定期储存用非易失性存储器310的例子。在实施方式3中示出对在定期储存用非易失性存储器310储存的数据和在转存用非易失性存储器320储存的数据进行区分的例子。在本实施方式中,以与实施方式2的不同点为中心进行说明。
本实施方式涉及的ASIC 100如图7所示还具有对向易失性存储器200的写入次数进行计数的计数电路170、用于对写入次数进行储存的计数用易失性存储器171、基于写入次数而分配储存目标的储存目标分配电路172、用于储存表示写入频率低的存储器地址的信息的低频地址用易失性存储器173和用于储存表示写入频率高的存储器地址的信息的高频地址用易失性存储器174。
计数电路170是对向易失性存储器200的写入次数进行计数的电子电路。计数电路170与CPU 110及计数用易失性存储器171可通信地连接。具体地说,计数电路170从CPU 110接收表示已进行了写入的存储器地址的信号,将与该存储器地址相关联的写入次数记录于计数用易失性存储器171。
计数用易失性存储器171是用于对写入次数进行储存的易失性存储器。计数用易失性存储器171与计数电路170及储存目标分配电路172可通信地连接。在计数用易失性存储器171储存的信息是由计数电路170写入、将存储器地址与写入次数相关联的信息。计数电路170和计数用易失性存储器171协同地成为权利要求书所记载的次数记录部的一个例子。
储存目标分配电路172是基于计数用易失性存储器171而分配储存目标的电子电路。储存目标分配电路172与计数用易失性存储器171、低频地址用易失性存储器173及高频地址用易失性存储器174可通信地连接。具体地说,储存目标分配电路172将与在计数用易失性存储器171储存的存储器地址相关联的写入次数的值和预先规定的基准值进行比较,针对每个存储器地址而决定数据的储存目标,向低频地址用易失性存储器173及高频地址用易失性存储器174的某一者储存表示存储器地址的信息。
低频地址用易失性存储器173是用于储存表示写入频率低的存储器地址的信息的易失性存储器。低频地址用易失性存储器173与CPU110、储存目标分配电路172及定期储存控制电路160可通信地连接。通过储存目标分配电路172而向低频地址用易失性存储器173储存表示在计数用易失性存储器171储存的写入次数小于基准值的存储器地址的信息。
高频地址用易失性存储器174是用于储存表示写入频率高的存储器地址的信息的易失性存储器。高频地址用易失性存储器174与储存目标分配电路172及数据转存控制电路130可通信地连接。通过储存目标分配电路172而向高频地址用易失性存储器174储存表示在计数用易失性存储器171储存的写入次数大于或等于基准值的存储器地址的信息。
接下来,参照附图对本实施方式涉及的PLC 1的动作进行说明。
本实施方式涉及的PLC 1在CPU 110执行向易失性存储器200写入数据的处理时执行图8所示的数据写入处理。
CPU 110向易失性存储器200写入数据(步骤S31)。于是,CPU 110将表示写入的数据的存储器地址的信号发送至计数电路170。计数电路170从CPU 110接收信号,基于接收到的信号而向由CPU 110写入的存储器地址的写入次数加上1,对计数用易失性存储器171的信息进行更新(步骤S32)。此外,如果未储存表示对应的存储器地址的信息,则新储存将该存储器地址和作为写入次数的值的1关联起来的信息。
接下来,CPU 110对写入的存储器地址是否已储存于低频地址用易失性存储器173进行判定(步骤S33)。然后,CPU 110如果判定为已储存(步骤S33:Yes),则将表示写入的存储器地址的信息写入至转存地址用易失性存储器161(步骤S34)。另外,CPU 110如果判定为未储存(步骤S33:No),则结束数据写入处理。
另外,本实施方式涉及的PLC 1定期地例如以1日为单位执行图9所示的数据储存处理。
如果开始数据储存处理,则定期储存控制电路160将易失性存储器200的数据中的与在低频地址用易失性存储器173储存的信息所包含的存储器地址对应的数据写入至定期储存用非易失性存储器310(步骤S41)。然后,定期储存控制电路160将转存地址用易失性存储器161的信息删除(步骤S42)。
接下来,储存目标分配电路172将低频地址用易失性存储器173的信息更新为表示在计数用易失性存储器171储存的写入次数小于基准值的存储器地址的信息(步骤S43)。然后,储存目标分配电路172将高频地址用易失性存储器174的信息更新为表示在计数用易失性存储器171储存的写入次数大于或等于基准值的存储器地址的信息(步骤S44)。然后,PLC1结束数据储存处理。
另一方面,数据转存控制电路130将图3所示的数据转存处理的步骤S13及步骤S14中的对象数据设为易失性存储器200的数据中的(a)与在转存地址用易失性存储器161储存的信息所包含的存储器地址对应的数据和(b)与在高频地址用易失性存储器174储存的信息所包含的存储器地址对应的数据这两者。
根据本实施方式涉及的PLC 1,写入频率高的数据并未被定期地储存于定期储存用非易失性存储器310,而是在发生了电源停止时转存于转存用非易失性存储器320。另外,写入频率低的数据被定期地储存于定期储存用非易失性存储器310,基本上不转存于转存用非易失性存储器320。但即使是写入频率低的数据,也在储存于定期储存用非易失性存储器310之后,由于在转存地址用易失性存储器161储存表示该数据的存储器地址的信息,所以进行了写入的数据被转存于转存用非易失性存储器320。
因此,特别地,在被例程(routine)化的处理中决定了写入频率高的数据和写入频率低的数据的情况下,仅将在易失性存储器200储存的数据中的写入频率低的数据储存于定期储存用非易失性存储器310,因此,能够节约定期储存用非易失性存储器310的数据容量。另外,不将写入频率高的数据定期地储存于定期储存用非易失性存储器310,从而能够减小定期的储存处理对PLC 1所执行的各种数据的取得、处理等的执行时间带来的影响。
另外,由于在运行过程中进行基于写入频率的分配和写入频率的计数,因此,能够根据使用状况而实现适当的分配。并且,也可以对在计数用易失性存储器171储存的写入次数的信息以预先确定的间隔例如以1月为单位进行初始化。这样,例如,即使CPU 110的被例程化的处理内容在中途被变更,写入频率的倾向发生变化,也能够实现与最新的处理内容对应的分配。
(实施方式4)
在本实施方式中示出对实施方式1涉及的PLC 1的非易失性存储器300的空闲容量进行监视的例子。在本实施方式中,以与实施方式1的不同点为中心进行说明。
本实施方式涉及的控制系统3如图10所示具有用于对各种设备进行控制的PLC 1和用于对各种信息集中地进行处理的主计算机2。
主计算机2是对各种信息集中地进行处理的信息处理装置。具体地说,在主计算机2中安装有用于PLC 1的设计、编程、调试、保养等PLC 1的运行所用的专用软件即工程设计工具。主计算机2接收用户的操作而启动工程设计工具,执行PLC 1的运行所用的各种功能。例如,主计算机2以用户所指定的频率从PLC 1定期地取得运行过程中的信息。主计算机2是权利要求书所记载的信息处理装置的一个例子。
具体地说,主计算机2具有执行各种处理的CPU 201、存储各种信息的存储器202、用于收发信息的通信IF(Interface)203、对信息进行显示的显示器204、接收操作的键盘205和存储各种信息的硬盘驱动器206。
CPU 201通过将在硬盘驱动器206存储的工程设计工具读取至存储器202而执行,从而执行后述的各种处理。CPU 201是权利要求书所记载的判定部的一个例子。
存储器202包含易失性存储器及非易失性存储器,是除了用作CPU 201的作业区域以外,还对为了主计算机2的基本动作而由CPU 201执行的控制程序、BIOS(Basic InputOutput System)等进行存储的主存储装置。
通信IF 203是网卡、网络适配器等用于与PLC 1之间对信息进行通信的通信设备。通信IF 203是权利要求书所记载的信息取得部的一个例子。
显示器204是液晶面板、投影仪等用于对信息进行显示的设备。显示器204对用户为了操作键盘205而输入信息所需的信息、CPU 201的处理结果等进行显示。显示器204是权利要求书所记载的显示部的一个例子。
键盘205是接收用于输入信息的操作的设备。
硬盘驱动器206是对信息进行存储的辅助存储装置。在硬盘驱动器206储存从前述的工程设计工具、PLC 1取得的各种信息等。
PLC 1的控制单元10还具有用于对信息进行通信的通信IF 500。
通信IF 500是用于与主计算机2之间对信息进行通信的通信电路。
接下来,参照附图对本实施方式涉及的控制系统3的动作进行说明。
本实施方式涉及的PLC 1的CPU 110定期地例如以1日为单位经由数据转存控制电路130而取得表示非易失性存储器300的空闲容量的信息,将取得的信息经由通信IF 500发送至主计算机2。并且,CPU 110还取得表示在易失性存储器200储存的数据的数据量的信息,将取得的信息经由通信IF 500发送至主计算机2。
主计算机2如果从PLC 1接收到信息,则开始图11所示的可否转存通知处理。
主计算机2的CPU 201经由通信IF 203而接收表示非易失性存储器300的空闲容量的信息(步骤S51)。接下来,CPU 201经由通信IF 203而接收表示在易失性存储器200储存的数据的数据量的信息(步骤S52)。
接下来,CPU 201基于表示在易失性存储器200储存的数据的数据量的信息而对非易失性存储器300的空闲区域是否小于在易失性存储器200储存的数据的保存所需的区域进行判定(步骤S53)。然后,CPU 201如果判定为非易失性存储器300的空闲区域比在易失性存储器200储存的数据的保存所需的区域小(步骤S53:Yes),则CPU 201在显示器204显示表示无法转存这一情况的消息(步骤S54)。另一方面,CPU 201如果判定为非易失性存储器300的空闲区域并非小于在易失性存储器200储存的数据的保存所需的区域(步骤S53:No),则结束可否转存通知处理。
根据本实施方式涉及的控制系统3,在将易失性存储器200的数据转存于非易失性存储器300的处理中,能够促进避免空闲区域不足这一事态的运行,提高数据的维护性。
(变形例)
本发明不限定于上述实施方式,能够实现其它各种变更。
上述多个实施方式涉及的结构也可以适当地进行组合。
在上述实施方式中示出了如下例子,即,在图3所示的数据转存处理中,ASIC 100的数据转存控制电路130在完成了将易失性存储器200的数据写入至临时转存用易失性存储器140的步骤S13的处理之后,执行将临时转存用易失性存储器140的数据写入至非易失性存储器300的步骤S16的处理。这里,也可以并行地执行步骤S13及其附带的步骤S14及步骤S15的处理、步骤S16及其附带的步骤S17及步骤S18的处理。在这种情况下,也可以是使步骤S13至步骤S15的处理与步骤S16至步骤S18的处理分别由不同的电路执行的结构。这样,能够缩短至完成向非易失性存储器300的数据的转存为止的时间。
上述实施方式涉及的蓄电电路410以电容器为例而示出,但也可以是电池。在非充电式的电池的情况下,不需要用于与电源单元20连接的电线37。
在上述实施方式中,示出了电源单元20具有停电检测电路22的例子,但也可以是控制单元10具有对停电进行检测的电路或装置。并且,也可以是未图示的外部的装置具有对停电进行检测的电路或装置。
在上述实施方式中,示出了使用存储器地址作为表示数据的储存区域的信息的例子,但只要是能够识别储存区域的信息即可,也可以不是存储器地址。
上述实施方式涉及的PLC 1及主计算机2也能够使用通常的计算机实现而非专用的装置。特别地,也可以使用计算机实现与ASIC 100所包含的电子电路相同的功能。例如,也可以通过从储存有用于使计算机执行上述任一功能的程序的记录介质将该程序安装于计算机,从而构成执行上述处理的PLC 1及主计算机2。另外,也可以通过多个服务器、计算机等协同地进行动作或专用的装置与服务器、计算机等协同地进行动作而构成PLC 1及主计算机2。
另外,用于向计算机供给程序的方法是任意的。例如,也可以经由通信线、通信网络、通信系统等而供给。
另外,在由OS(Operating System)提供上述功能的一部分的情况下,只要由程序提供除了OS所提供的功能以外的部分即可。
此外,本发明能够在不脱离本发明的广义的精神和范围的情况下,实现各种实施方式以及变形。另外,上述实施方式用于对本发明进行说明,并不限定本发明的范围。即,本发明的范围不是由实施方式而是由权利要求书示出的。并且,在权利要求书的范围内及与其等同的发明的意义的范围内实施的各种变形被视为处在本发明的范围内。
标号的说明
1 PLC,2主计算机,3控制系统,10控制单元,20电源单元,31、32、33、34、35、36、37、38电线,41、42、43、44通信线,51、52、53信号线,100 ASIC,110 CPU,120电源断开信号接收电路,130数据转存控制电路,140临时转存用易失性存储器,150电源控制信号发送电路,160定期储存控制电路,161转存地址用易失性存储器,170计数电路,171计数用易失性存储器,172储存目标分配电路,173低频地址用易失性存储器,174高频地址用易失性存储器,200易失性存储器,201 CPU,202存储器,203通信IF,204显示器,205键盘,206硬盘驱动器,300非易失性存储器,400备用电路,410蓄电电路,420易失性存储器用电源控制电路,430非易失性存储器用电源控制电路,500通信IF。
Claims (6)
1.一种数据处理装置,其具有:
易失性数据存储部,其被从主电源供给电力而对数据进行存储;
转存用非易失性存储部,其用于对在所述易失性数据存储部中存储的所述数据进行转存;
控制部,其包含临时转存用易失性存储部和数据转存控制部,该临时转存用易失性存储部用于对在所述易失性数据存储部中存储的所述数据临时进行存储,该数据转存控制部取得表示来自所述主电源的所述电力的供给停止的信号,响应于所述信号的取得,从所述易失性数据存储部取得所述数据,将取得的所述数据临时存储于所述临时转存用易失性存储部,将在所述临时转存用易失性存储部中临时存储的所述数据储存于所述转存用非易失性存储部;
备用电源部,其用于在来自所述主电源的所述电力的供给已停止的情况下,向所述易失性数据存储部、所述转存用非易失性存储部和所述控制部供给电力;
第1电源控制部,如果所述控制部取得了所述信号,则该第1电源控制部开始电力从所述备用电源部向所述控制部及所述转存用非易失性存储部的供给;
第2电源控制部,如果所述控制部取得了所述信号,则该第2电源控制部开始电力从所述备用电源部向所述易失性数据存储部的供给,如果所述控制部完成了所述数据从所述易失性数据存储部向所述临时转存用易失性存储部的临时转存,则该第2电源控制部停止所述电力从所述备用电源部向所述易失性数据存储部的供给;
与所述转存用非易失性存储部不同的定期储存用非易失性存储部;以及
次数记录部,其针对所述易失性数据存储部中的所述数据的每个储存区域而对执行了所述数据的写入的次数进行记录,
所述控制部还包含定期储存控制部,该定期储存控制部以预先确定的间隔将在所述易失性数据存储部中储存的所述数据中的在所述次数小于预先确定的基准值的所述储存区域中储存的所述数据储存于所述定期储存用非易失性存储部,
所述数据转存控制部响应于所述信号的取得,取得包含在所述定期储存控制部向所述定期储存用非易失性存储部储存了所述数据之后被写入至所述易失性数据存储部的所述数据和在所述次数大于或等于预先确定的基准值的所述储存区域中储存的所述数据在内的数据,将取得的所述数据临时存储于所述临时转存用易失性存储部,将在所述临时转存用易失性存储部中临时存储的所述数据储存于所述转存用非易失性存储部。
2.根据权利要求1所述的数据处理装置,其中,
所述次数记录部以预先确定的间隔对所述次数的记录进行初始化。
3.根据权利要求1或2所述的数据处理装置,其中,
所述控制部并行地执行从所述易失性数据存储部取得所述数据而临时存储于所述临时转存用易失性存储部的处理和将在所述临时转存用易失性存储部中临时存储的所述数据储存于所述转存用非易失性存储部的处理。
4.一种数据处理系统,其具有:
权利要求1至3中任一项所述的数据处理装置;以及
信息处理装置,
所述信息处理装置具有:
信息取得部,其从所述数据处理装置取得表示在所述易失性数据存储部中储存的数据的数据量和所述转存用非易失性存储部的空闲区域的信息;
判定部,其基于所述信息取得部所取得的所述信息,对所述转存用非易失性存储部的所述空闲区域是否小于在所述易失性数据存储部中储存的数据的保存所需的区域进行判定;以及
显示部,其在所述判定部判定为所述转存用非易失性存储部的所述空闲区域小于在所述易失性数据存储部中储存的数据的保存所需的所述区域的情况下,对无法实现数据转存这一内容的消息进行显示。
5.一种数据转存方法,其从由主电源供给电力而存储数据的易失性数据存储部向转存用非易失性存储部转存所述数据,
该数据转存方法具有以下步骤:
转存步骤,取得表示来自所述主电源的所述电力的供给停止的信号,响应于所述信号的取得,从所述易失性数据存储部取得所述数据,将取得的所述数据临时存储于临时转存用易失性存储部,将在所述临时转存用易失性存储部中临时存储的所述数据储存于所述转存用非易失性存储部;
电源控制步骤,如果取得了所述信号,则开始电力从备用电源向所述易失性数据存储部的供给,如果在所述转存步骤中完成了所述数据从所述易失性数据存储部向所述临时转存用易失性存储部的临时转存,则停止所述电力从所述备用电源向所述易失性数据存储部的供给;
次数记录步骤,针对所述易失性数据存储部中的所述数据的每个储存区域而对执行了所述数据的写入的次数进行记录;以及
定期储存步骤,以预先确定的间隔将在所述易失性数据存储部中储存的所述数据中的在所述次数小于预先确定的基准值的所述储存区域中储存的所述数据储存于与所述转存用非易失性存储部不同的定期储存用非易失性存储部,
在所述转存步骤中,响应于所述信号的取得,取得包含在所述定期储存步骤中向所述定期储存用非易失性存储部储存了所述数据之后被写入至所述易失性数据存储部的所述数据和在所述次数大于或等于预先确定的基准值的所述储存区域中储存的所述数据在内的数据,将取得的所述数据临时存储于所述临时转存用易失性存储部,将在所述临时转存用易失性存储部中临时存储的所述数据储存于所述转存用非易失性存储部。
6.一种储存有程序的记录介质,该程序用于使计算机执行从由主电源供给电力而存储数据的易失性数据存储部向转存用非易失性存储部转存所述数据的处理,
该程序使计算机执行以下步骤:
转存步骤,取得表示来自所述主电源的所述电力的供给停止的信号,响应于所述信号的取得,从所述易失性数据存储部取得所述数据,将取得的所述数据临时存储于临时转存用易失性存储部,将在所述临时转存用易失性存储部中临时存储的所述数据储存于所述转存用非易失性存储部;
电源控制步骤,如果取得了所述信号,则开始电力从备用电源向所述易失性数据存储部的供给,如果在所述转存步骤中完成了所述数据从所述易失性数据存储部向所述临时转存用易失性存储部的临时转存,则停止所述电力从所述备用电源向所述易失性数据存储部的供给;
次数记录步骤,针对所述易失性数据存储部中的所述数据的每个储存区域而对执行了所述数据的写入的次数进行记录;以及
定期储存步骤,以预先确定的间隔将在所述易失性数据存储部中储存的所述数据中的在所述次数小于预先确定的基准值的所述储存区域中储存的所述数据储存于与所述转存用非易失性存储部不同的定期储存用非易失性存储部,
在所述转存步骤中,响应于所述信号的取得,取得包含在所述定期储存步骤中向所述定期储存用非易失性存储部储存了所述数据之后被写入至所述易失性数据存储部的所述数据和在所述次数大于或等于预先确定的基准值的所述储存区域中储存的所述数据在内的数据,将取得的所述数据临时存储于所述临时转存用易失性存储部,将在所述临时转存用易失性存储部中临时存储的所述数据储存于所述转存用非易失性存储部。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/026138 WO2021001892A1 (ja) | 2019-07-01 | 2019-07-01 | データ処理装置、データ処理システム、データ退避方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114026544A CN114026544A (zh) | 2022-02-08 |
CN114026544B true CN114026544B (zh) | 2023-03-24 |
Family
ID=71892505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980097942.7A Active CN114026544B (zh) | 2019-07-01 | 2019-07-01 | 数据处理装置、数据处理系统、数据转存方法及记录介质 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6735938B1 (zh) |
CN (1) | CN114026544B (zh) |
WO (1) | WO2021001892A1 (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107844429A (zh) * | 2016-09-20 | 2018-03-27 | 东芝存储器株式会社 | 存储器控制电路、存储器系统以及处理器系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3550256B2 (ja) * | 1996-08-19 | 2004-08-04 | 富士通株式会社 | 情報処理装置 |
JP4411014B2 (ja) * | 2003-05-26 | 2010-02-10 | 日本電気株式会社 | コンピュータおよびその電源バックアップ方法 |
JP2013061799A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 記憶装置、記憶装置の制御方法およびコントローラ |
CN108701083A (zh) * | 2016-02-26 | 2018-10-23 | 三菱电机株式会社 | 信息处理装置及信息处理方法 |
JP6732684B2 (ja) * | 2017-03-15 | 2020-07-29 | キオクシア株式会社 | 情報処理装置、ストレージデバイスおよび情報処理システム |
WO2018173105A1 (ja) * | 2017-03-21 | 2018-09-27 | 三菱電機株式会社 | プログラマブルロジックコントローラ、メモリモジュールおよびプログラム |
-
2019
- 2019-07-01 WO PCT/JP2019/026138 patent/WO2021001892A1/ja active Application Filing
- 2019-07-01 JP JP2019571376A patent/JP6735938B1/ja active Active
- 2019-07-01 CN CN201980097942.7A patent/CN114026544B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107844429A (zh) * | 2016-09-20 | 2018-03-27 | 东芝存储器株式会社 | 存储器控制电路、存储器系统以及处理器系统 |
Also Published As
Publication number | Publication date |
---|---|
WO2021001892A1 (ja) | 2021-01-07 |
CN114026544A (zh) | 2022-02-08 |
JPWO2021001892A1 (ja) | 2021-09-13 |
JP6735938B1 (ja) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6289510B1 (en) | Online program-updating system and computer-readable recording medium storing a program-updating program | |
US10592143B2 (en) | Data storage device and data storage method thereof | |
JP5814335B2 (ja) | 書込みの削減、及び不揮発性メモリの残り寿命の推定と表示 | |
TWI735918B (zh) | 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置 | |
US20180032283A1 (en) | Storage device, system including the same and method of operating the same | |
US20170269870A1 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method | |
US20160196085A1 (en) | Storage control apparatus and storage apparatus | |
JP4829370B1 (ja) | メモリ制御装置、メモリ装置および停止制御方法 | |
JP2010086009A (ja) | 記憶装置およびメモリ制御方法 | |
US8001314B2 (en) | Storing a driver for controlling a memory | |
CN114026544B (zh) | 数据处理装置、数据处理系统、数据转存方法及记录介质 | |
JP6515462B2 (ja) | 情報処理装置、情報処理装置の設定方法及び設定プログラム | |
KR102422189B1 (ko) | 인쇄 시스템의 에러 발생시 인쇄작업을 관리하는 방법 및 이를 수행하기 위한 장치 | |
US20200073759A1 (en) | Maximum data recovery of scalable persistent memory | |
EP3504627B1 (en) | Read operation redirect | |
JP2021192491A (ja) | 情報処理システム、画像形成装置、情報処理システムの制御方法、画像形成装置の制御方法、及びプログラム | |
CN112783428A (zh) | 包括交换存储器的数据存储设备及其操作方法 | |
US20190196962A1 (en) | Storage system and storage control method | |
CN112631854B (zh) | 存储控制器、存储装置及其控制方法 | |
US10958802B2 (en) | Image forming apparatus, control method of image forming apparatus, and storage medium | |
KR20170133116A (ko) | 전자 장치 및 그것의 동작 방법 | |
US10656843B2 (en) | Systems and methods for wear levelling in a storage array | |
CN114371960A (zh) | 嵌入式设备的参数管理方法以及系统 | |
WO2019193620A1 (ja) | 履歴記憶装置、履歴記憶方法及び履歴記憶プログラム | |
JP2017123017A (ja) | 電子機器およびプログラム更新方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |