CN114019457B - 一种用于随机极化雷达的综合电子系统 - Google Patents

Abstract

本发明属于随机信号雷达和极化雷达数字处理领域，具体涉及一种用于随机极化雷达的综合电子系统，包括：主FPGA芯片、4路模拟数字转换器、4路数字模拟转换器、2路IQ调制器、时钟管理模块、电源管理模块、调试模块、遥测采集模块和接口模块；主FPGA芯片，用于产生各类时序控制信号；产生正交的发射基带波形数据并发送至4路数字模拟转换器；还用于接收量化的基带回波数据发送至地检子系统；4路数字模拟转换器和2路IQ调制器，用于将发射基带波形数据进行数模转换和IQ调制；4路模拟数字转换器，用于对基带回波采样量化发送至主FPGA芯片；调试模块用于对主FPGA芯片调试；遥测采集模块对雷达其他子系统状态遥测进行采集；接口模块提供各个对外接口。

Description

一种用于随机极化雷达的综合电子系统

技术领域

本发明属于随机信号雷达和极化雷达数字处理技术领域，具体地说，涉及一种用于随机极化雷达的综合电子系统。

背景技术

传统分时全极化雷达通常使用两个发射脉冲获得极化散射矩阵。对于复杂雷达目标或高速机动目标，相邻脉冲间的时间去相干会引入测量误差，对散射测量互异性造成破坏。随机极化雷达可在一个脉冲内获得目标极化散射矩阵的四个元素，克服了传统分时极化雷达最大不模糊距离的减小以及时间去相干所引入的测量误差和对散射测量互异性的破坏，可用于实现对复杂雷达目标和高速机动目标的瞬态全极化测量，与传统分时极化雷达相比在目标检测、抗干扰和目标识别等方面具有较大优势。

综合电子设备是随机极化雷达的核心电子学系统，完成雷达的通信遥测、时序控制、回波信号采集、发射波形产生和数据传输等功能。现有技术对于上述功能都是分开设计的，由不同的单机分别实现其中一项或几项功能，导致整体结构重量大、体积大和功耗高。实际应用中随机极化雷达的集成度越来越高，对于综合电子设备提出了重量轻、体积小、功耗低的更高需求。因此，要减少模块之间的电缆连接数，尽量使模块间器件复用，对于综合电子系统需要进行一体化、集成化设计。

随着现场可编程门阵列(Field Programmable Gate Array，FPGA)技术的发展，FPGA的内部资源越来越丰富，性能越来越高。因此，基于高性能的FPGA芯片，结合多路的模拟数字转换(Analog-to-Digital Converter，ADC)、数字模拟转换(Digital-to-AnalogConverter，DAC)、光纤接口、串口等将雷达通信遥测、时序控制、回波信号采集、发射波形产生、数据传输等功能集成化设计变得可行。

另外，现有技术存在数字单机和互联电缆的数量的过多，造成随机极化雷达体积大、功耗高、重量大的问题。

发明内容

为解决现有技术存在的上述缺陷，本发明提出了一种用于随机极化雷达的综合电子系统，该系统包括：

主FPGA芯片、4路模拟数字转换器、4路数字模拟转换器、2路IQ调制器、时钟管理模块、电源管理模块、调试模块、遥测采集模块和接口模块；

所述主FPGA芯片，用于根据接收的通过串口通信接口相连接的地检子系统发送的指令，产生各类时序控制信号发送至其他模块或通过相应的接口发送至随机极化雷达的其他子系统；

还用于产生第一随机信号的I路和Q路波形数据，以及第二随机信号的I路和Q路波形数据；第一随机信号的波形和第二随机信号的波形正交，并将其发送至4路数字模拟转换器；

还用于接收4路模拟数字转换器发送的采样量化后的基带回波数据和接收遥测采集模块发送的采样量化后的遥测数据；将采样量化后的遥测数据和基带回波数据填入科学数据包，通过光纤通信接口将填入后的科学数据包发送至地检子系统；将采样量化后的遥测数据填入遥测数据包，通过串口通信接口将填入后的遥测数据包发送至地检子系统；

所述4路模拟数字转换器，用于分别将射频子系统中的第一接收机输出的基带回波信号I1和Q1，射频子系统中的第二接收机输出的基带回波信号I2和Q2进行采样量化，得到采样量化后的基带回波数据，发送至主FPGA芯片；

所述4路数字模拟转换器，用于将主FPGA芯片发送的第一随机信号的I路和Q路波形数据进行数模转换，得到第一随机信号的I路和Q路模拟信号；第二随机信号的I路和Q路波形数据进行数模转换，得到第二随机信号的I路和Q路模拟信号；并将第一随机信号的I路和Q路模拟信号，第二随机信号的I路和Q路模拟信号分别发送至2路IQ调制器；

所述2路IQ调制器，用于接收4路数字模拟转换器发送的第一随机信号的I路和Q路模拟信号，以及外部频率综合器发送的中频本振信号，进行IQ调制，产生第一路中频随机信号，并将其发送至射频子系统中的第一发射上变频；

接收4路数字模拟转换器发送的第二随机信号的I路和Q路模拟信号，以及外部频率综合器发送的中频本振信号，进行IQ调制，产生第二路中频随机信号，并将其发送至射频子系统中的第二发射上变频；

所述时钟管理模块，用于接收外部频率综合器发送的参考时钟信号，产生综合电子系统所需要的各类工作时钟，其具体包括：主FPGA芯片工作时钟、数模转换器工作时钟、模数转换器工作时钟和光纤通信用时钟；

所述电源管理模块，用于根据外部供电输入，产生综合电子系统正常工作所需要的各个电源；

所述调试模块，用于对主FPGA芯片内的各个单元进行调试；

所述遥测采集模块，用于对随机极化雷达的其他子系统的状态遥测信号进行采样量化，得到采样量化后的遥测数据，并将其发送至主FPGA芯片；

所述接口模块，用于提供所需要的各个对外接口，实现对应的信号输入或输出，科学数据包和遥测数据包的传输，调试以及通信。

作为上述技术方案的改进之一，所述主FPGA芯片包括：指令解析单元、工作模式控制单元、脉冲重复周期控制单元、采样延时控制单元、接收机增益控制单元、工作时序产生单元、发射波形产生单元、遥测数据组包单元和科学数据组包单元；

所述指令解析单元，用于接收串口通信接口配置单元发送的指令，对指令进行解析，然后将解析后的指令发送至对应的控制单元；所述指令包括：工作模式调整指令、脉冲重复周期调整指令、采样延时调整指令、接收机增益调整指令；

所述工作模式控制单元，用于接收指令解析单元发送的工作模式调整指令，生成工作模式参数，然后将该工作模式参数分别输出至脉冲重复周期控制单元、采样延时控制单元和工作时序产生单元，对随机极化雷达的工作模式进行控制和调整；其中，该工作模式参数为均匀脉冲模式、脉冲簇模式或空闲模式；

所述脉冲重复周期控制单元，用于接收指令解析单元发送的脉冲重复周期调整指令和工作模式控制单元发送的工作模式参数，生成当前脉冲所需要的脉冲重复周期参数，将该脉冲重复周期参数发送至工作时序产生单元；其中，该脉冲重复周期参数指相邻两个发射脉冲间的时间间隔；

所述采样延时控制单元，用于接收指令解析单元发送的采样延时指令和工作模式控制单元发送的工作模式参数，产生当前脉冲所需要的采样延时参数，将采样延时参数发送至工作时序产生单元；其中，该采样延时参数指4路模拟数字转换器对基带回波信号采样量化起始时刻相比4路数字模拟转换器对波形数据数模转换起始时刻的时延；

所述工作时序产生单元，用于接收工作模式控制单元发送的工作模式参数、脉冲重复周期控制单元发送的脉冲重复周期参数、采样延时控制单元发送的采样延时参数和接收机增益控制单元发送的接收机增益控制码值，产生各个时序控制信号，并将各个控制信号发送给相应单元或通过接口模块中相应的接口发送至随机极化雷达的其他子系统；

同时将接收的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值分别发送至科学数据组包单元和遥测数据组包单元；

其中，各个时序控制信号包括：发射波形时序控制信号、接收回波时序控制信号、遥测采集时序控制信号、科学数据包发送时序控制信号和遥测数据包发送时序控制信号；

所述发射波形产生单元，用于根据工作时序产生单元发送的发射波形时序控制信号，产生第一随机信号的I路和Q路波形数据，以及第二随机信号的I路和Q路波形数据，并将其发送至数模转换接口配置单元；

所述接收机增益控制单元，用于根据工作时序产生单元发送的接收回波时序控制信号对模数转换接口配置单元发送的量化后的基带回波数据进行计算，同时结合指令解析单元发送的接收机增益调整指令，生成接收机增益控制码值，将接收机增益控制码值发送给工作时序产生单元；

所述遥测数据组包单元，用于将遥测采集接口配置单元发送的采样量化后的遥测数据和工作时序产生单元发送的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值，按照指定的格式，组成遥测数据包，根据工作时序产生单元发送的遥测数据包发送时序控制信号，将遥测数据包发送给串口通信接口配置单元；

所述科学数据组包单元，用于将模数转换接口配置单元发送的采样量化后的基带回波数据、遥测采集接口配置单元发送的采样量化后的遥测数据和工作时序产生单元发送的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值，按照指定的格式，组成科学数据包，根据工作时序产生单元发送的科学数据包发送时序控制信号，将科学数据包发送给光纤通信接口配置单元。

作为上述技术方案的改进之一，所述接口模块设有串口通信接口、数模转换接口、模数转换接口、遥测采集接口和光纤通信接口。

作为上述技术方案的改进之一，所述串口通信接口内设有串口通信接口配置单元；

所述串口通信接口配置单元，用于在完成串口协议的配置之后，接收地检子系统发送的指令，并将其发送至指令解析单元；

还用于将遥测数据组包单元产生的遥测数据包发送至地检子系统。

作为上述技术方案的改进之一，所述数模转换接口内设有数模转换接口配置单元；

所述数模转换接口配置单元，用于完成对4路数字模拟转换器的配置，通过主FPGA芯片上设置的数模转换接口，将发射波形产生单元输出的第一随机信号的I路和Q路波形数据和第二随机信号的I路和Q路波形数据发送给4路数字模拟转换器。

作为上述技术方案的改进之一，所述模数转换接口内设有模数转换接口配置单元；

所述模数转换接口配置单元，用于完成4路模拟数字转换器的配置，通过主FPGA芯片上设置的数模转换接口，将采样量化后的基带回波数据分别发送至科学数据组包单元和接收机增益控制单元。

作为上述技术方案的改进之一，所述遥测采集接口内设有遥测采集接口配置单元；

所述遥测采集接口配置单元，用于完成遥测采集模块的配置，根据工作时序产生单元发送的遥测采集时序控制信号，将遥测采集模块采样量化后的遥测数据发送至科学数据组包单元和遥测数据组包单元。

作为上述技术方案的改进之一，所述光纤通信接口内设有光纤通信接口配置单元；

所述光纤通信接口配置单元，用于完成光纤数传协议配置，将科学数据组包单元产生的科学数据包发送到地检子系统。

本发明与现有技术相比的有益效果是：

本发明的系统将随机极化雷达的通信遥测、时序控制、回波信号采集、发射波形产生和数据传输均集成到综合电子系统，一体化设计，集成度高，有效减少了数字单机和互联电缆的数量，有效实现随机极化雷达体积小、功耗低和重量轻。

附图说明

图1是本发明的一种用于随机极化雷达的综合电子系统的结构示意图；

图2是图1的一种用于随机极化雷达的综合电子系统的主FPGA芯片的结构示意图；

图3是本发明的一种用于随机极化雷达的综合电子系中的随机极化雷达的结构示意图。

具体实施方式

现结合附图和实例对本发明作进一步的描述。

如图3所示，本发明提供了一种用于随机极化雷达的综合电子系统，该随机极化雷达包括：天线子系统、射频子系统、综合电子系统、配电子系统和地检子系统；

所述天线子系统，用于将射频子系统输出的波形正交的两路射频随机信号同时向空间辐射出去，合成随机极化信号；还用于接收两路极化正交的目标回波信号并传导至射频子系统；

所述射频子系统，用于将综合电子系统产生的波形正交的两路中频随机信号分别进行上变频、滤波和放大，得到波形正交的两路射频随机信号，然后输出至天线子系统；还用于将天线子系统接收的两路极化正交的目标回波分别进行下变频、滤波、放大和IQ解调处理，得到两路基带回波信号，输出给综合电子系统进行采样量化；还用于产生系统所需要的本振信号和参考时钟；

所述综合电子系统，用于根据地检子系统发送的控制指令，产生各类工作时序，输出对其他子系统的各类时序控制信号，同时产生波形正交的两路中频随机信号，并将其发送至射频子系统；还用于对射频子系统输出的两路基带回波信号进行采样量化，并将量化后的基带回波数据通过光纤传输至地检子系统；还用于采集其他各子系统的遥测信号，将对应的遥测数据传输至地检子系统；

所述配电子系统，用于对射频子系统和综合电子系统供电；

所述地检子系统，用于人机交互，发送指令至综合电子系统，实现对随机极化雷达系统的控制；并接收综合电子系统输出的量化后的基带回波数据；

其中，如图1所示，该综合电子系统包括：

主FPGA芯片、4路模拟数字转换器、4路数字模拟转换器、2路IQ调制器、时钟管理模块、电源管理模块、调试模块、遥测采集模块和接口模块；

所述主FPGA芯片，用于根据接收的通过串口通信接口相连接的地检子系统发送的指令，产生各类时序控制信号发送至其他模块或通过相应的接口发送至随机极化雷达的其他子系统；

其中，该其他子系统是指除了综合电子系统以外的子系统，例如，天线子系统、射频子系统、综合电子系统、配电子系统和地检子系统。

还用于产生第一随机信号的I路和Q路波形数据，以及第二随机信号的I路和Q路波形数据；第一随机信号的波形和第二随机信号的波形正交，并将其发送至4路数字模拟转换器；

还用于接收4路模拟数字转换器发送的采样量化后的基带回波数据和接收遥测采集模块发送的采样量化后的遥测数据；将采样量化后的遥测数据和基带回波数据填入科学数据包，通过光纤通信接口将填入后的科学数据包发送至地检子系统；将采样量化后的遥测数据填入遥测数据包，通过串口通信接口将填入后的遥测数据包发送至地检子系统；

所述4路模拟数字转换器，用于分别将射频子系统中的第一接收机输出的基带回波信号I1和Q1，射频子系统中的第二接收机输出的基带回波信号I2和Q2进行模数转换和采样量化，得到量化后的基带回波数据，发送至主FPGA芯片；

具体地，如图1所示，通过基带回波I1接口和基带回波Q1接口分别对应地接收接收机1的基带回波I1路和Q1路模拟信号，进入模拟数字转换器1和模拟数字转换器2进行采样量化，得到采样量化后的基带回波I1路和Q1路数字信号；

通过基带回波I2接口和基带回波Q2接口分别对应地接收接收机2的基带回波I2路和Q2路模拟信号，进入模拟数字转换器3和模拟数字转换器4进行采样量化，得到采样量化后的基带回波I2路和Q2路数字信号；

所述4路数字模拟转换器，用于将主FPGA芯片发送的第一随机信号的I路和Q路波形数据进行数模转换，得到第一随机信号的I路和Q路模拟信号；第二随机信号的I路和Q路波形数据进行数模转换，得到第二随机信号的I路和Q路模拟信号；并将第一随机信号的I路和Q路模拟信号，第二随机信号的I路和Q路模拟信号分别发送至2路IQ调制器；

所述2路IQ调制器，用于接收4路数字模拟转换器发送的第一随机信号的I路和Q路模拟信号，以及外部频率综合器发送的中频本振信号，进行IQ调制，产生第一中频随机信号，并将其发送至射频子系统中的第一发射上变频；

具体地，由IQ调制器1接收第一随机信号的I路和Q路模拟信号，同时通过中频本振1接口接收外部频率综合器发送的中频本振信号，将上述信号进行IQ调制，产生第一中频随机信号，并将其通过中频发射信号1接口发送至射频子系统中的第一发射上变频；

接收4路数字模拟转换器发送的第二随机信号的I路和Q路模拟信号，以及外部频率综合器发送的中频本振信号，进行IQ调制，产生第二中频随机信号，并将其发送至射频子系统中的第二发射上变频；

具体地，由IQ调制器2接收第二随机信号的I路和Q路模拟信号，同时通过中频本振2接口接收外部频率综合器发送的中频本振信号，将上述信号进行IQ调制，产生第二中频随机信号，并将其通过中频发射信号2接口发送至射频子系统中的第二发射上变频；

所述时钟管理模块，用于通过参考时钟接口接收外部频率综合器发送的参考时钟信号，产生综合电子系统所需要的各类工作时钟，其具体包括主FPGA芯片工作时钟、数模转换器工作时钟、模数转换器工作时钟和光纤通信用时钟；

所述电源管理模块，用于根据外部供电输入，产生综合电子系统正常工作所需要的各个电源；

所述调试模块，用于通过调试接口，对主FPGA芯片内的各个单元进行调试；

所述遥测采集模块，用于通过遥测采集接口对随机极化雷达的其他子系统的状态遥测信号进行采样量化，得到采样量化后的遥测数据，并将其发送至主FPGA芯片；

所述接口模块，用于提供所需要的各个对外接口，实现对应的信号输入或输出，科学数据包和遥测数据包的传输，调试以及通信。

具体地，接口模块，用于提供各个信号的输入输出接口，串口通信接口及串口驱动，光纤通信接口及光纤驱动，调试接口，各类控制接口及驱动(包括LVDS控制接口及LVDS驱动、LVTTL控制接口及LVTTL驱动、TTL控制接口及TTL驱动、OC控制接口及OC驱动)，负责完成科学数据包和遥测数据包的输出、射频信号的输入或输出、各类时序控制信号的输出、正交后的波形数据的输出、采样量化后的基带回波数据的输出、调试及外部通信。

如图2所示，所述主FPGA芯片包括：指令解析单元、工作模式控制单元、脉冲重复周期控制单元、采样延时控制单元、接收机增益控制单元、工作时序产生单元、发射波形产生单元、遥测数据组包单元和科学数据组包单元；

所述指令解析单元，用于接收串口通信接口配置单元发送的指令，对指令进行解析，然后将解析后的指令发送至对应的控制单元；所述指令包括：工作模式调整指令、脉冲重复周期调整指令、采样延时调整指令、接收机增益调整指令；

所述工作模式控制单元，用于接收指令解析单元发送的工作模式调整指令，生成工作模式参数，然后将该工作模式参数分别输出至脉冲重复周期控制单元、采样延时控制单元和工作时序产生单元，对随机极化雷达的工作模式进行控制和调整；其中，该工作模式参数为均匀脉冲模式、脉冲簇模式或空闲模式；

所述脉冲重复周期控制单元，用于接收指令解析单元发送的脉冲重复周期调整指令和工作模式控制单元发送的工作模式参数，生成当前脉冲所需要的脉冲重复周期参数，将该脉冲重复周期参数发送至工作时序产生单元；其中，该脉冲重复周期参数指相邻两个发射脉冲间的时间间隔；

所述采样延时控制单元，用于接收指令解析单元发送的采样延时指令和工作模式控制单元发送的工作模式参数，产生当前脉冲所需要的采样延时参数，将采样延时参数发送至工作时序产生单元；其中，该采样延时参数指4路模拟数字转换器对基带回波信号采样量化起始时刻相比4路数字模拟转换器对波形数据数模转换起始时刻的时延；

所述工作时序产生单元，用于接收工作模式控制单元发送的工作模式参数、脉冲重复周期控制单元发送的脉冲重复周期参数、采样延时控制单元发送的采样延时参数和接收机增益控制单元发送的接收机增益控制码值，产生各个时序控制信号，并将各个控制信号发送给相应单元或通过接口模块中相应的接口发送至随机极化雷达的其他子系统；

同时将接收的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值分别发送至科学数据组包单元和遥测数据组包单元；

其中，各个时序控制信号包括：发射波形时序控制信号、接收回波时序控制信号、遥测采集时序控制信号、科学数据包发送时序控制信号和遥测数据包发送时序控制信号；

所述发射波形产生单元，用于根据工作时序产生单元发送的发射波形时序控制信号，产生第一随机信号的I路和Q路波形数据，以及第二随机信号的I路和Q路波形数据，并将其发送至数模转换接口配置单元；

所述接收机增益控制单元，用于根据工作时序产生单元发送的接收回波时序控制信号对模数转换接口配置单元发送的量化后的基带回波数据进行计算，同时结合指令解析单元发送的接收机增益调整指令，生成接收机增益控制码值，将接收机增益控制码值发送给工作时序产生单元；

所述遥测数据组包单元，用于将遥测采集接口配置单元发送的采样量化后的遥测数据和工作时序产生单元发送的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值，按照指定的格式组成遥测数据包，根据工作时序产生单元发送的遥测数据包发送时序控制信号，将遥测数据包发送给串口通信接口配置单元；

所述科学数据组包单元，用于将模数转换接口配置单元发送的采样量化后的基带回波数据、遥测采集接口配置单元发送的采样量化后的遥测数据和工作时序产生单元发送的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值，按照指定的格式组成科学数据包，根据工作时序产生单元发送的科学数据包发送时序控制信号，将科学数据包发送给光纤通信接口配置单元。

其中，所述接口模块包括：串口通信接口、数模转换接口、模数转换接口、遥测采集接口和光纤通信接口。

所述串口通信接口内设有串口通信接口配置单元；

所述串口通信接口配置单元，用于在完成串口协议的配置之后，接收地检子系统发送的指令，并将其发送至指令解析单元；

还用于将遥测数据组包单元产生的遥测数据包发送至地检子系统。

所述数模转换接口内设有数模转换接口配置单元；

所述数模转换接口配置单元，用于完成对4路数字模拟转换器的配置，通过主FPGA芯片上设置的数模转换接口，将发射波形产生单元输出的第一随机信号的I路和Q路波形数据和第二随机信号的I路和Q路波形数据发送给4路数字模拟转换器。

所述模数转换接口内设有模数转换接口配置单元；

所述模数转换接口配置单元，用于完成4路模拟数字转换器的配置，通过主FPGA芯片上设置的数模转换接口，将采样量化后的基带回波数据分别发送至科学数据组包单元和接收机增益控制单元。

所述遥测采集接口内设有遥测采集接口配置单元；

所述遥测采集接口配置单元，用于完成遥测采集模块的配置，根据工作时序产生单元发送的遥测采集时序控制信号，将遥测采集模块采样量化后的遥测数据发送至科学数据组包单元和遥测数据组包单元。

所述光纤通信接口内设有光纤通信接口配置单元；

所述光纤通信接口配置单元，用于完成光纤数传协议配置，将科学数据组包单元产生的科学数据包发送到地检子系统。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种用于随机极化雷达的综合电子系统，其特征在于，该系统包括：

主FPGA芯片、4路模拟数字转换器、4路数字模拟转换器、2路IQ调制器、时钟管理模块、电源管理模块、调试模块、遥测采集模块和接口模块；

所述主FPGA芯片，用于根据接收的通过串口通信接口相连接的地检子系统发送的指令，产生各类时序控制信号发送至其他模块或通过相应的接口发送至随机极化雷达的其他子系统；

还用于产生第一随机信号的I路和Q路波形数据，以及第二随机信号的I路和Q路波形数据；第一随机信号的波形和第二随机信号的波形正交，并将其发送至4路数字模拟转换器；

还用于接收4路模拟数字转换器发送的采样量化后的基带回波数据和接收遥测采集模块发送的采样量化后的遥测数据；将采样量化后的遥测数据和基带回波数据填入科学数据包，通过光纤通信接口将填入后的科学数据包发送至地检子系统；将采样量化后的遥测数据填入遥测数据包，通过串口通信接口将填入后的遥测数据包发送至地检子系统；

所述4路模拟数字转换器，用于分别将射频子系统中的第一接收机输出的基带回波信号I1和Q1，射频子系统中的第二接收机输出的基带回波信号I2和Q2进行采样量化，得到采样量化后的基带回波数据，发送至主FPGA芯片；

所述4路数字模拟转换器，用于将主FPGA芯片发送的第一随机信号的I路和Q路波形数据进行数模转换，得到第一随机信号的I路和Q路模拟信号；第二随机信号的I路和Q路波形数据进行数模转换，得到第二随机信号的I路和Q路模拟信号；并将第一随机信号的I路和Q路模拟信号，第二随机信号的I路和Q路模拟信号分别发送至2路IQ调制器；

所述2路IQ调制器，用于接收4路数字模拟转换器发送的第一随机信号的I路和Q路模拟信号，以及外部频率综合器发送的中频本振信号，进行IQ调制，产生第一路中频随机信号，并将其发送至射频子系统中的第一发射上变频；

接收4路数字模拟转换器发送的第二随机信号的I路和Q路模拟信号，以及外部频率综合器发送的中频本振信号，进行IQ调制，产生第二路中频随机信号，并将其发送至射频子系统中的第二发射上变频；

所述时钟管理模块，用于接收外部频率综合器发送的参考时钟信号，产生综合电子系统所需要的各类工作时钟，其具体包括：主FPGA芯片工作时钟、数模转换器工作时钟、模数转换器工作时钟和光纤通信用时钟；

所述电源管理模块，用于根据外部供电输入，产生综合电子系统正常工作所需要的各个电源；

所述调试模块，用于对主FPGA芯片内的各个单元进行调试；

所述遥测采集模块，用于对随机极化雷达的其他子系统的状态遥测信号进行采样量化，得到采样量化后的遥测数据，并将其发送至主FPGA芯片；

所述接口模块，用于提供所需要的各个对外接口，实现对应的信号输入或输出，科学数据包和遥测数据包的传输，调试以及通信。

2.根据权利要求1所述的用于随机极化雷达的综合电子系统，其特征在于，所述主FPGA芯片包括：指令解析单元、工作模式控制单元、脉冲重复周期控制单元、采样延时控制单元、接收机增益控制单元、工作时序产生单元、发射波形产生单元、遥测数据组包单元和科学数据组包单元；

所述指令解析单元，用于接收串口通信接口配置单元发送的指令，对指令进行解析，然后将解析后的指令发送至对应的控制单元；所述指令包括：工作模式调整指令、脉冲重复周期调整指令、采样延时调整指令、接收机增益调整指令；

所述工作模式控制单元，用于接收指令解析单元发送的工作模式调整指令，生成工作模式参数，然后将该工作模式参数分别输出至脉冲重复周期控制单元、采样延时控制单元和工作时序产生单元，对随机极化雷达的工作模式进行控制和调整；其中，该工作模式参数为均匀脉冲模式、脉冲簇模式或空闲模式；

所述脉冲重复周期控制单元，用于接收指令解析单元发送的脉冲重复周期调整指令和工作模式控制单元发送的工作模式参数，生成当前脉冲所需要的脉冲重复周期参数，将该脉冲重复周期参数发送至工作时序产生单元；其中，该脉冲重复周期参数指相邻两个发射脉冲间的时间间隔；

所述采样延时控制单元，用于接收指令解析单元发送的采样延时指令和工作模式控制单元发送的工作模式参数，产生当前脉冲所需要的采样延时参数，将采样延时参数发送至工作时序产生单元；其中，该采样延时参数指4路模拟数字转换器对基带回波信号采样量化起始时刻相比4路数字模拟转换器对波形数据数模转换起始时刻的时延；

所述工作时序产生单元，用于接收工作模式控制单元发送的工作模式参数、脉冲重复周期控制单元发送的脉冲重复周期参数、采样延时控制单元发送的采样延时参数和接收机增益控制单元发送的接收机增益控制码值，产生各个时序控制信号，并将各个控制信号发送给相应单元或通过接口模块中相应的接口发送至随机极化雷达的其他子系统；

同时将接收的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值分别发送至科学数据组包单元和遥测数据组包单元；

其中，各个时序控制信号包括：发射波形时序控制信号、接收回波时序控制信号、遥测采集时序控制信号、科学数据包发送时序控制信号和遥测数据包发送时序控制信号；

所述发射波形产生单元，用于根据工作时序产生单元发送的发射波形时序控制信号，产生第一随机信号的I路和Q路波形数据，以及第二随机信号的I路和Q路波形数据，并将其发送至数模转换接口配置单元；

所述接收机增益控制单元，用于根据工作时序产生单元发送的接收回波时序控制信号对模数转换接口配置单元发送的量化后的基带回波数据进行计算，同时结合指令解析单元发送的接收机增益调整指令，生成接收机增益控制码值，将接收机增益控制码值发送给工作时序产生单元；

所述遥测数据组包单元，用于将遥测采集接口配置单元发送的采样量化后的遥测数据和工作时序产生单元发送的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值，按照指定的格式，组成遥测数据包，根据工作时序产生单元发送的遥测数据包发送时序控制信号，将遥测数据包发送给串口通信接口配置单元；

所述科学数据组包单元，用于将模数转换接口配置单元发送的采样量化后的基带回波数据、遥测采集接口配置单元发送的采样量化后的遥测数据和工作时序产生单元发送的工作模式参数、脉冲重复周期参数、采样延时参数和接收机增益控制码值，按照指定的格式，组成科学数据包，根据工作时序产生单元发送的科学数据包发送时序控制信号，将科学数据包发送给光纤通信接口配置单元。

3.根据权利要求2所述的用于随机极化雷达的综合电子系统，其特征在于，所述接口模块设有串口通信接口、数模转换接口、模数转换接口、遥测采集接口和光纤通信接口。

4.根据权利要求3所述的用于随机极化雷达的综合电子系统，其特征在于，所述串口通信接口内设有串口通信接口配置单元；

所述串口通信接口配置单元，用于在完成串口协议的配置之后，接收地检子系统发送的指令，并将其发送至指令解析单元；

还用于将遥测数据组包单元产生的遥测数据包发送至地检子系统。

5.根据权利要求3所述的用于随机极化雷达的综合电子系统，其特征在于，所述数模转换接口内设有数模转换接口配置单元；

所述数模转换接口配置单元，用于完成对4路数字模拟转换器的配置，通过主FPGA芯片上设置的数模转换接口，将发射波形产生单元输出的第一随机信号的I路和Q路波形数据和第二随机信号的I路和Q路波形数据发送给4路数字模拟转换器。

6.根据权利要求3所述的用于随机极化雷达的综合电子系统，其特征在于，所述模数转换接口内设有模数转换接口配置单元；

所述模数转换接口配置单元，用于完成4路模拟数字转换器的配置，通过主FPGA芯片上设置的数模转换接口，将采样量化后的基带回波数据分别发送至科学数据组包单元和接收机增益控制单元。

7.根据权利要求3所述的用于随机极化雷达的综合电子系统，其特征在于，所述遥测采集接口内设有遥测采集接口配置单元；

所述遥测采集接口配置单元，用于完成遥测采集模块的配置，根据工作时序产生单元发送的遥测采集时序控制信号，将遥测采集模块采样量化后的遥测数据发送至科学数据组包单元和遥测数据组包单元。

8.根据权利要求3所述的用于随机极化雷达的综合电子系统，其特征在于，所述光纤通信接口内设有光纤通信接口配置单元；

所述光纤通信接口配置单元，用于完成光纤数传协议配置，将科学数据组包单元产生的科学数据包发送到地检子系统。