CN114008799A - 半导体发光元件用支承基板的制造方法 - Google Patents

半导体发光元件用支承基板的制造方法 Download PDF

Info

Publication number
CN114008799A
CN114008799A CN202080045610.7A CN202080045610A CN114008799A CN 114008799 A CN114008799 A CN 114008799A CN 202080045610 A CN202080045610 A CN 202080045610A CN 114008799 A CN114008799 A CN 114008799A
Authority
CN
China
Prior art keywords
substrate
semiconductor light
emitting element
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080045610.7A
Other languages
English (en)
Inventor
宋俊午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bozhu Co ltd
Original Assignee
Bozhu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bozhu Co ltd filed Critical Bozhu Co ltd
Publication of CN114008799A publication Critical patent/CN114008799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本公开涉及半导体发光元件用支承基板的制造方法(METHOD OF MANUFAC TURING SUPPORTING SUBSTRATE FOR SEMICONDUCTOR OPTICAL DEVICE)，包括如下步骤：准备形成有槽的基板；将形成通道的物质插入到基板的槽，该通道用作热通道及电通道中的至少一种；及通过施压单元而在槽的两端对上述物质施压。

Description

半导体发光元件用支承基板的制造方法
技术领域
本公开(Disclosure)整体上涉及半导体发光元件用支承基板的制造方法(METHODOF MANUFACTURING SUPPORTING SUBSTRATE FOR SEMICONDU CTOR OPTICAL DEVICE)，特别地，涉及在大功率、高温及高压下进行动作的半导体发光元件用支承基板的制造方法。在此，关于半导体发光元件不作限定，代表性的例子有LED及LD。
背景技术
在此，提供本公开的背景技术，但这些并非一定是公知技术(This sectionprovides background information related to the present disclosure which isnot necessarily prior art)。
图1是表示韩国注册专利公报第10-1432728号中所揭示的半导体元件用基台(submount)或支承基板的一例的图，半导体元件用支承基板具备：硅基材2000，其与半导体元件300结合而进行支承；导电部15，其用于进行导通及散热；及绝缘层1600，其将导电部15和硅基材2000绝缘。近年来，随着半导体元件具有大功率化及/或集成化(小型化)的倾向，要求半导体元件用支承基板耐高温及耐高热。但是，如该例子所示，在使用硅基材2000这样的半导体物质的情况下，在大功率化(使用高电压、高电流)时在导电部15之间产生寄生静电电容，由此可发生电流的泄漏，因此存在必须要使用绝缘层1600的问题。另外，硅的熔点不高，大约为1414℃程度，在高温驱动时，难以保持稳定的物性，因与导电部15之间的热膨胀系数之差而引起裂痕等问题。另外，在该例子中，导电部15通过镀覆而形成，而镀覆金属本身具有热膨胀的问题，在窄长形状的槽14中难以稠密地形成镀覆物质，因此造成不良问题，引起后续工序的复杂性，在制造上导致费用升高，因此有必要对此进行改善。
图2至图6是表示在国际公开专利公报WO/2017/191943号中所揭示的半导体元件用支承基板的例子及半导体装置的制造方法的图。
在图2中，作为半导体元件用支承基板而具备第一基板10，第一基板10包括：第一面11及与第一面11相对的第二面12、从第一面11向第一基板10的内部延伸的槽14、及插入到槽14内而固定的嵌件33。嵌件33被用作热通道或散热通道(the rmal pass or heat-dissipating pass)及/或电通道(electrical pass)，在被用作电通道时，起到与导电部15相同的作用。槽14可通过激光钻孔(Laser Ablation)而形成，此外还可通过湿式蚀刻(Chemical Wet Etching)、干式蚀刻(Dry Etching)、喷砂(Sa nd Blasting)、超声波钻孔(Ultra Sound Drilling)等而形成。关于槽14的形状不作特别限定，可形成为圆形，其宽度优选为500nm～500μm。在宽度小于500nm的情况下，不容易将嵌件33插入，在宽度超过500μm的情况下，存在在制造过程中发生裂痕的可能性变高的问题。关于槽14的数量，在每个半导体元件上形成一个以上则足以，特别地，在被用作电通道的情况下，优选具备与半导体发光元件的电极的数量对应的数量以上的数量，槽14的间隔及深度根据制造在第一基板10上的元件的种类而不同，当然槽14可从第一面11延伸到第二面12而贯通第一基板10。
在图1所示的例子中，导电部15主要通过镀覆而形成，但存在镀覆金属本身热膨胀的问题，并在窄长形状的槽14中难以稠密地形成镀覆物质，因此造成不良问题，由此导致后续工序的复杂性，造成制造费用升高的问题，有必要对此进行改善。以电镀为例，将镀覆物质(例如：铜)放在(+)极，将镀覆对象作为(-)极，在镀覆对象中使镀覆物质进行还原反应，从而形成导电部15，但以这样的方式稠密地形成导电部15是有限的。
在图2所揭示的例子中，利用杆(rod)或导线(wire)形态的物质(substances)形成嵌件33，从而克服这样的问题。市场上出现了μm-尺度的导线(例如：Nickel wi re，CobaltWire，Iron Wire)(对此，可通过Google检索而容易找到)，将这样的导线按照槽14的深度进行切割而制造杆形态的嵌件33。另一方面，镍、钴、铁等为具备铁磁性(ferromagnetism)的金属物质，因此在将杆形状的嵌件33置于第一面11上的状态下，在第二面12侧移动磁铁(省略图示)，从而可将嵌件33插入到槽14。利用磁铁而将嵌件33插入槽14的技术公开于美国注册专利公报第3,736,651号等。在利用磁铁而将嵌件33插入槽14的情况下，嵌件33优选由Ni、Co、Fe这样的铁磁性物质或包括其中的一个的铁磁性合金构成。通过以固体状的杆形成嵌件33、即与通过镀覆而形成的导电部15相比以稠密形成的形态形成嵌件33，从而抑制热膨胀，而且提高导热率及电导率。由此，可消除半导体元件的裂痕、半导体元件与支承基板之间的分离(接合性下降)等。杆形态的嵌件33既可以是其全部由铁磁体构成，也可以是其一部分由铁磁体构成，也可以在表面涂布Ag、Au、Cu这样的顺磁性(par amagnetism)物质而构成。
另外，也可以代替将固体状杆形态的嵌件33直接插入到槽14的情况，而将液体状的连续不断的物质插入槽14来形成嵌件33。为此，如图4及图5所示，可以利用将半导体元件和第一基板10电连接的导线的键合中所利用的引线键合法及引线键合机。引线键合法及引线键合机在半导体领域中被广泛使用，因此省略追加的说明。通过利用引线键合，从而可在稠密地配置的槽14中，以低费用将连续不断的液体状导线形态的嵌件33插入到槽14。这样的形态的嵌件33由适于引线键合的Au、Au合金、Ag、Ag合金、Cu、Cu-合金、Al、Al-合金等构成。
另外，嵌件33可通过将具备高反射性及/或高散热特性的金属粉体及/或合金粉体、具备高散热特性的陶瓷粉体(例如：AlN、BN、SiC、AlSiC)或它们和有机粘合剂的混合物插入到槽14之后进行热处理而形成。在将这样的物质插入到槽14时可利用用于涂布密封材料的分配器(dispenser)。在该情况下，具有无需单独使用后述的固定物质34而能够将嵌件33固定到槽14的优点，也可以省略研磨第一面11的后续工序。作为高反射性及高散热物质，可例举由Al、Ag、Rh、Pt、Pd、Au、Cr、Ni、Mo、Ti、Cu构成的金属或将它们中的至少1种金属结合而成的合金。
在不通过镀覆或PVD法等而形成嵌件33的情况下，需要将嵌件33固定到槽14或将槽14填充(filling)。为此，在将嵌件33插入到槽14之前或之后形成固定物质34。在图24中图示了将嵌件33插入之后形成固定物质34的过程。将固定物质34涂布(例如：旋涂)并进行干燥或热处理，由此可将嵌件33插入及固定到槽14。作为这样的固定物质34，可利用SOC(Spin-on-Glass：旋涂玻璃)、BCB(Benzocyclo butene：苯并环丁烯)、PR(Photoresist：光刻胶)、环氧基聚合物(Epoxy-based Pol ymers)、硅酮(Silicone)、聚对二甲苯(Parylene)、SU-8等有机物类低介电物质(low k dielectric)。另外，作为固定物质34，除了有机物类低介电物质之外，还优选使用为了实现有效的散热而在具有粘性的液态物质中包含传热性高的金属、合金、陶瓷粉末粒子形态在内的浆料(paste)形态的物质。
与此不同地，也可以预先在槽14上形成Al、Ag、Rh、DBR(distributed Bragreflector：分布式布拉格反射器)、ODR(omni directional reflector：全向反射器)这样的高反射性及/或高传热性物质35，将嵌件33和SOG这样的固定物质34插入到槽14之后进行热处理，从而将嵌件33固定到槽14。
另一方面，在大功率、高温及高压环境中与半导体元件(功率元件及半导体发光元件等)一起使用第一基板10的情况下，根据第一基板10的材质而产生寄生静电电容而导致电流的泄漏，并且因第一基板10与嵌件33之间的热膨胀系数(CTE)差异而容易发生第一基板10破裂的现象(Crack)。关于这样的问题，通过作为固定物质34而使用SOC(Spin-on-Glass：旋涂玻璃)、BCB(Benzocyclobutene：苯并环丁烯)、PR(Photoresist：光刻胶)、环氧基聚合物(Epoxy-based Polymers)、硅酮(Silicone)、聚对二甲苯(Parylene)、SU-8等有机物类低介电物质(low k dielectric)而可改善一部分，但通过作为第一基板10的物质而使用在高输出及高温、高压环境下可使用的具备1500℃以上的熔点的电绝缘性氧化物(Oxide；Al2O3、ZnO)、电绝缘性氮化物(Nitride；AlN、Si3N4、GaN、AlGaN)、电绝缘性碳化物(Carbide；SiC、AlSiC)的单晶体(single crystalline)、多结晶(poly crystalline)、通过烧结工序而制作的复合体(sintered composite)，从而通过第一基板10的电绝缘性而防止寄生静电电容的发生及电流的泄漏，并通过较高的熔点而在高温下也能够保持稳定的物性，因此具有作为嵌件33和固定物质34而可使用各种材质的优点。
另外，在利用单晶体或具备透光性的第一基板10的情况下，如图4所揭示，具有将激光照射到第一基板10的内部而进行切割的优点。
如图3所示，在将嵌件33插入槽14之前，也可以将固定物质34预先形成在槽14内。这样的方法的优点在于，可在覆盖通过激光钻孔等而形成的槽14的粗糙的表面的状态下插入嵌件33，能够容易进行嵌件33的插入。之后，将嵌件33插入，通过干燥或热处理而将嵌件33与固定物质34一起固定到槽14。在该情况下，固定物质34可由上述的物质构成，但其中追加具备接合性的金属物质而进行涂布，从而在进行干燥或热处理之前(或省略热处理)容易进行嵌件33的固定及引线键合。也可以将接合性金属物质直接蒸镀。在图3所示的例子中，在形成固定物质34之后，在插入嵌件33之前，可保留形成于槽14的内部的固定物质34而预先去除存在于第一面11上的固定物质34。在该情况下，当然可在插入嵌件33之后通过热处理来强化接合性金属物质和嵌件33的固定。在利用陶瓷粉体的情况下，当然也可以将固定物质34预先插入到槽14，并适当改变接合性金属物质及/或高反射性物质35的蒸镀工序/固定物质34的形成工序/嵌件33的插入工序的顺序(例如：接合性金属物质及/或高反射性物质35的蒸镀工序->嵌件33的插入工序->固定物质34的形成工序)。
具备接合性的物质例如由包括具备300℃以下的熔点的低熔点金属Sn、In、Zn、Ga中的至少1种以上的合金或浆料构成，而且将具备5μm以下的微粒形态的粉末(powder)低熔点金属及/或高熔点金属及/或有机粘合剂(binder)等制造成均匀的粘性混合物之后分配(dispensing)并进行热处理来形成。
预先将固定物质34及/或高反射性物质35插入到槽14，从而与钻孔独立地调节槽14的大小，由此在由μm-尺度单位构成的嵌件33的插入工序中，具有实现精密性的优点。即，与钻孔独立地，通过旋涂、蒸镀等方法来精密地调节槽14的大小。
重新回到图2，将嵌件33和固定物质34插入到槽14而固定之后，根据需要，可在第一面11侧去除第一基板10的一部分。通过这样的去除工序，去除位于第一面11上的固定物质34，使嵌件33和槽14的高度相同。可通过研磨(polishing)来进行这样的去除。
根据需要，在嵌件33具备连接盘16(在用作电通道的情况下为导电连接盘)，以与半导体元件之间进行稳定的电气性及/或物理性接触。同样地，经过研磨，在第二面12侧也具备连接盘19(用作电通道的情况下为导电连接盘)。在之前的各种工序中，当然可在第一面11侧使用如图4至图6所示那样的第2基板17(当然，在第二面12侧也可具备第2基板17)。在没有形成固定物质34的情况下，也可以由连接盘16及/或连接盘19将嵌件33固定到槽14。
作为在图2及图3所揭示的支承基板的材质，特别适合使用可在高输出及高温、高压环境下使用的具备1500℃以上的熔点的电绝缘性氧化物(Oxide；Al2O3、ZnO)、电绝缘性氮化物(Nitride；AlN、Si3N4、GaN、AlGaN)、电绝缘性碳化物(Carbide；SiC、AlSiC)的单晶体(single crystalline)、多结晶(poly crystalline)、经过烧结工序而制造的复合体(sintered composite)，这可取决于被支承的半导体元件的物质结构、热膨胀系数、所要求的电气性及散热性规格等。通过使用在高输出及高温高压环境下可使用的具备1500℃以上的熔点的电绝缘性基板，从而在将嵌件33用作电通道的情况下，通过在嵌件33之间发生的寄生静电电容，在无需担心基板(例如：硅基板)上的漏电等而可制造支承基板。作为参考，硅具备1414℃的熔点，Al2O3具备2040°C的熔点，AlN具备2200℃的熔点，SiC具备2500℃的熔点，Si3N4具备1900℃程度的熔点。
另一方面，以将杆形状的嵌件33和固定物质34一起混合的状态涂布到第一基板10，并通过磁铁而将嵌件33插入到槽14，从而能够可靠地防止嵌件33从第一面11及槽14脱离。例如，在将嵌件33插入到槽14之后，通过旋涂而涂布固定物质34，此时，通过该旋转而可能导致嵌件33从第一面11或槽14脱离，但可防止该情况的发生。
图4中，在第一基板10上作为半导体元件的一例具备倒装芯片即半导体发光元件芯片20和密封材料27。在第一基板10上固定半导体发光元件芯片20之后以包括半导体发光元件芯片20的方式切割第一基板10。优选为，将激光28照射到第一基板10的内部而形成裂痕29，然后通过破断工序而将第一基板10切割，从而在半导体发光元件芯片20及密封材料27上减少机械性、化学性及/或热性损坏而将第一基板10切割。21是生长基板，22是具备第一导电性的第一半导体层，23是通过电子和空穴的复合而发出光的有源层，24是具备与第一导电性不同的第2导电性的第2半导体层，16是连接盘，19是连接盘，25是第一电极。半导体发光元件芯片20包括依次生长在生长基板21上的第一半导体层22、有源层23、第2半导体层24、用于供给电流的第一电极25。
在图5中，以半导体发光元件为例进行说明。利用生长基板21a的垂直型芯片搭载在第一基板10。第2电极26电连接到第2半导体层23，第2电极26通过导线而电连接到连接盘19-1及嵌件15-1，第一半导体层22通过生长基板21a而电连接到连接盘19-2及嵌件15-2。在生长基板21a的下部可另设有电极，生长基板21a和垂直型芯片可通过通常的方法而被固定。省略对相同的符号的说明。附加地，根据工序上的需要，第2基板17通过结合层18而设于第一基板10的连接盘16侧。当然，第2基板17也可以设于第一基板的连接盘19侧。
在图6中，利用生长基板21a的横向芯片搭载于第一基板10。第一电极25电连接到第一半导体层22，第2电极26电连接到第2半导体层23。第一电极25通过导线而电连接到连接盘19-2及嵌件15-2，第2电极26通过导线而电连接到连接盘19-1及嵌件15-1。优选为，追加地具备连接盘19-3及嵌件15-3，用作自半导体芯片的散热通道。在生长基板21a可导通的情况下，在连接盘19-3与生长基板21a之间可另设有绝缘层，也可将连接盘19-3代替为非导电性物质。
但是，在图2至图6所揭示的技术中，代替利用镀覆金属或浆料而形成导电部15的情况，而使用导线、杆(rod)、导线(wire)、液态的连续不断的物质或金属/合金粉体及有机粘合剂，并提供基于沟槽(trench)即下方被堵住的槽14而稠密地形成的嵌件33。
发明内容
技术问题
本公开的目的在于揭示一种在不基于沟槽形态的被堵住的槽14的情况下，也能够消除图1所揭示的形态的导电部15的问题的半导体发光元件用支承基板及其制造方法。
解决问题的手段
在此，提供本公开的整体上的概要(Summary)，这不能被理解为限制本公开的外延(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features)。
根据本公开的一个方式(According to one aspect of the presentdisclosure)，提供一种半导体发光元件用支承基板的制造方法，包括如下步骤：准备形成有槽的基板；将形成通道的物质插入到基板的槽，该通道用作热通道及电通道中的至少一种；及通过施压单元而在槽的两端对上述物质施压。
根据本公开的另一个方式(According to another aspect of the presentdisclosure)，提供一种半导体发光元件用支承基板的制造方法，包括如下步骤：准备形成有槽的基板；将放置在具备牺牲层的辅助基板的形成通道的物质插入到基板的槽，该通道用作热通道及电通道中的至少一种；及以牺牲层为基准，将辅助基板从基板上分离。
发明效果
对此，将在‘具体实施方式’的后段进行记载。
附图说明
图1是表示韩国注册专利公报第10-1432728号中所揭示的半导体元件用基台至支承基板的一例的图。
图2至图6是表示国际公开专利公报WO/2017/191943号中所揭示的半导体元件用支承基板的例子及半导体装置的制造方法的图。
图7及图8是表示本公开的半导体发光元件用支承基板的制造方法的一例的图。
图9是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图。
图10是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图。
图11是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图。
图12是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图。
具体实施方式
下面，参照附图，对本公开进行详细说明(The present disclosure will now bedescribed in detail with reference to the accompanying drawing(s))。
图7及图8是表示本公开的半导体发光元件用支承基板的制造方法的一例的图。
首先，如图7的(a)所示，准备基板10，在基板10上形成通孔140。基板10由Al2O3单晶体(蓝宝石)、AlN烧结体、Al2O3烧结体、SiNx等形成，优选由生长基板21(参照图4)与热膨胀系数之差不大的物质构成。通孔140通过冲孔、激光钻孔、喷砂等方法形成。例如，基板10的厚度为200-800μm，优选为350μm左右。对于通孔140的形状及宽度不作特别限定，在圆形的情况下，直径为50-200μm，直径优选为140μm。
接着，如图7的(b)所示，优选为金属层141形成于基板10的上表面和通孔140内。金属层141可由Ti、Cr、Ni、Au、Ag、Cu等形成，发挥提高粘接力，形成电通道等功能。金属层141可通过溅射、电子束(E-beam)蒸镀等方法形成。所形成的金属层141发挥改善后述的导电球142的粘接力的同时促进被压的导电球144的作业性的功能。
接着，如图7的(c)所示，导电球142置于通孔140中。导电球142可由Au、Ag、Cu这样的金属构成，可利用引线键合机而形成。
接着，如图7的(d)所示，利用施压单元143(例如：研磨的硅晶片(Si wafe r))，将导电球142按压到通孔140内而形成被按压的导电球144。将这样的作业叫做压印(coining)，在论文(ROOM-TEMPERATURE WAFER-LEVEL VACUUM SEA LING BY COMPRESSIONOF HIGH-SPEED WIRE BONDED GOLD BUMPS；M.Antelius，A.C.Fischer，N.Roxhed，G.Stemmeand F.Niklaus；KTH Royal Institute ofTechnology，Stockholm，SWEDEN；https：//wwwresearchgatenet/publication/252024013)等中被揭示。
接着，如图8的(e)所示，在通孔140的一侧通过被按压的导电球144被堵住的状态下，将导电粒子145插入到通孔140而填充通孔140。导电粒子145在通孔140内相对于由非导电性物质构成的基板10而用作热通道及/或电通道。导电粒子145由以Ag、Cu、Sn为主成分的焊料(solder)、浆料(paste)、烧结体(sinter；与焊料及浆料不同地，几乎没有有机物的状态)等构成，虽然根据通孔140的大小会有所不同，但可由纳米尺度的粒子构成。可利用分配器、丝网印刷机等而将导电粒子145插入到通孔140。例如，导电粒子145的大小可以为10nm(纳米)～10(微米)，优选为1μm(微米)左右。优选为，在将导电粒子145插入到通孔140的状态下加热而具备稠密的形态。
接着，如图8的(f)所示，经过图7的(c)及图7的(d)所示的过程，在底部B放置基板10的状态下，通过施压单元143而在通孔140的另一侧形成被按压的导电球146。在这样的过程中，导电粒子145被施压而形成稠密的形态的热通道及/或电通道。在一般情况下，导电球146被按压的工序可与施加常温或热的工序一起执行，可在200℃下与0.67Tm(构成导电球144、146的物质的再结晶温度；Tm为熔点)之间的温度下执行。
最后，如图8的(g)所示，对基板10的两面进行研磨(polishing)。根据需要，将露出到通孔140的外部的被按压的导电球144、146和基板10上表面的金属层141去除，被按压的导电球144、146在通孔140的两端仅设于通孔140内。根据需要，如图2所示，连接盘16、19设于被按压的导电球144、146。当然，被按压的导电球144、146本身可被用作连接盘16、19。
通过这样的结构(通孔140-金属层141-被按压的导电球144、146-导电粒子145)，利用导电球144、146对导电粒子145施压而形成热通道及/或电通道，从而能够形成确保可靠性的热通道及/或电通道。
图9是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图，代替在图7及图8所揭示的方法中使用的导电粒子145而使用镀柱147(Electroplated Pillar)。
如图9的(a)所示，在基板10经过图7的(a)至图7的(d)的过程的状态下，将镀柱147形成于通孔140。被按压的导电球144被用作电解镀覆的电极(E)。如图所示，被按压的导电球144提供在多个通孔140中进行镀覆时一并被用作电极的优点。此时，并非自被按压的导电球144起进行镀覆而填充整个通孔140，而是以杆形态进行镀覆而形成镀柱或杆147。当然，可填充通孔140。镀柱147主要由Cu构成，只要能够进行镀覆，则不作特别限定。此时，金属层141将被用作电镀的电极(E)的被按压的导电球144电连接而对于在通孔140内形成均匀的大小及形状的镀柱或杆147的方面起到重要的作用。
接着，如图9的(b)所示，将固定物质34填充到通孔140与镀柱147之间。固定物质34可通过旋涂而形成，可使用SOG(Spin-on-Glass：旋涂玻璃)、BCB(Ben zocyclobutene：苯并环丁烯)等。
之后的工序与图8的(f)及图8的(g)相同。
通过这样的结构(通孔140-金属层141-被按压的导电球144、146-镀柱147-固定物质34)，虽然利用镀覆，但可在镀覆之后形成固定物质34，在将被按压的导电球144插入通孔140内的状态下进行镀覆，因此可容易进行镀覆，通过以杆或柱(pillar)形态形成镀柱147，从而能够防止镀覆时被通孔140的壁面干扰的情况。
图10是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图。
如图10的(a)所示，与图7至图9所揭示的方法不同地，在经过图7的(a)及图7的(b)的过程之后，在未借助被按压的导电球144、146的情况下，将金属粉体149(例如Cu粉体)施压并插入到通孔140。为了在通孔140的两端将金属粉体149施压而插入到通孔140，可使用向基板10施加振动压力的隔板(diaphragm)或丝网印刷机(screen print)等装置。优选为，将金属层141形成于通孔140。在Cu的情况下，金属粉体149例如具备10nm(纳米)到110μm(微米)的大小，优选具备1μm左右的大小。
接着，如图10的(b)所示，在高温(例如：800℃，N2及Ar气氛)下进行烧结。优选为，在研磨的过程中将金属层141去除。
根据需要，在图10的(a)的过程前后或图10的(b)的过程之后形成图7至图9中所示的被按压的导电球144、146，并执行研磨的过程。
通过这样的结构(通孔140-金属层141-通过通孔140的两端施压并被烧结的金属粉体149)，在未借助镀覆金属的情况下，可在通孔140形成具有可靠性的热通道或电通道。
图11是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图，与图7至图10所揭示的方法不同地，在使用辅助基板151的点上存在差异。
首先，如图11的(a)所示，准备基板10，并在基板10上形成沟槽14。并且，在沟槽14形成接合性物质150。
与此独立地，如图11的(b)所示，准备辅助基板151。在辅助基板151形成有导电杆或导电柱152。辅助基板151可由蓝宝石构成，但只要是透光性基板，则不作特别限定。导电柱152可通过电解或无电解的镀覆等方法而形成，既可以由单一金属(例如：Cu)构成，也可以例如由Cr/Au/Cu这样的复合层结构形成。例如，也可以在辅助基板151的前表面进行镀覆之后通过蚀刻而形成导电柱152或在辅助基板151形成掩模之后进行镀覆而形成导电柱152。并且，在形成导电柱152之前，在辅助基板151形成牺牲层153。如后述，牺牲层153用于去除辅助基板151。在去除辅助基板151时使用激光剥离法(laser lift off；LLO)的情况下，牺牲层153可以由InN、InGaN、GaN、AlGaN等第三族氮化物(group 3nitrides)、ZnO等第二族氧化物(group 2oxide)、SiO2、ITO、PZT、SnO2等氧化物或与具备特定波长(能量)的激光光源反应而产生物质分解反应的有机物(polymer)构成。例如，牺牲层153可由如下的结构构成。即，辅助基板151(Sapphire)/ITO/SiO2、辅助基板151(Sapphire)/GaN、辅助基板151(Sapphire)/ZnO、辅助基板151(Sapphire)/InGaN/ZnO。沟槽14的深度优选为至少100μm以上，宽度可具备50μm以上直径。关于导电柱152的高度和宽度，在由Cu构成的情况下，在考虑到后续的结合工序(即，晶片键合)时，优选为相对于沟槽14的深度和宽度而具备低10％的高度和直径宽度。在导电柱152的形成过程中，能够在没有沟槽14或通孔140(参照图7至图10)的干扰的情况下形成导电柱152，因此能够可靠地形成用作热通道及/或电通道的导电柱152。在这样的观点下，当然可以不使用沟槽14，而是使用图7至图10中所示的形态的通孔140。在利用沟槽14的情况下，在此基础上，通过沟槽14和辅助基板151而对导电柱152施压，由此进一步提高热通道及/或电通道的可靠性。
接着，如图11的(c)所示，将基板10和辅助基板151结合。在该结合中利用晶片键合法。在晶片键合中可使用Ni-Sn、Au-Sn、Cu-Cu、Au-Au这样的物质，在沟槽14中形成接合性物质150时，可一起形成于基板10的前表面10a。即，接合性物质150可由Ni-Sn、Au-Sn、Cu-Cu、Au-Au这样的物质构成。在该过程中，将导电柱152与沟槽14对准而插入，通过接合性物质150进行粘接。
接着，如图11的(d)所示，优选将基板10的背面10b研磨。此时，辅助基板151能够起到防止在研磨的过程中基板10被破裂的作用。如图9的(b)所示，将固定物质34插入到在研磨之后被开放的沟槽14中。从一开始就使用通孔140的情况下，可省略研磨的过程。在利用具备沟槽14的基板10的情况下，可利用比具备槽150的基板10更厚的基板，因此在导电柱152的插入工序等制造工序中能够稳定地保持基板10。当然，可以利用具备足够的深度的通孔140的基板10并进行研磨。
最后，去除辅助基板151。可通过激光剥离法而去除辅助基板151。并且，对去除辅助基板151的基板10的前表面10a侧进行研磨。
通过这样的结构(沟槽14/通孔140-接合性物质150-固定物质34-导电柱152)，在辅助基板151形成导电柱152，然后将此移送到设于基板10的沟槽14/通孔140，从而能够在不受沟槽14或通孔140的干扰的情况下形成可靠性高的热通道及/或电通道。
另一方面，作为通过旋涂等方法来形成固定物质34的对策，当然可以利用图7至图8所揭示的被按压的导电球144或考虑图9所揭示的镀覆的方法。
图12是表示本公开的半导体发光元件用支承基板的制造方法的又一例的图。
首先，如图12的(a)所示，以图7的(b)所揭示的形态准备基板10。此时，在通孔140具备金属层141或接合性物质150。在由金属构成接合性物质150的情况下，这也可以看作金属层141的一种。在金属层141包括接合性金属的情况下，可将此称为接合性物质150。
接着，如图12的(b)所示，将图7的(c)所揭示的导电球142形成于具备牺牲层153的辅助基板151。
接着，如图12的(c)所示，将基板10和辅助基板151彼此施压。此时，优选为，在以具备游动性的方式将导电球142加热的状态下进行处理，以将导电球142插入到通孔140。由此，形成压入有导电球142的导电通道142a。
最后，如图12的(d)所示，经过图11的(d)及图11的(e)所揭示的工序将辅助基板151分离并执行研磨基板10的工序。
下面，对本公开的各种实施形态进行说明。
(1)一种半导体发光元件用支承基板的制造方法，包括如下步骤：准备形成有槽的基板；将形成通道的物质插入到基板的槽，该通道用作热通道及电通道中的至少一种；及通过施压单元而在槽的两端对上述物质施压。在此，槽包括通孔和槽的一端被堵住的沟槽。
(2)在半导体发光元件用支承基板的制造方法中，槽为通孔。
(3)在半导体发光元件用支承基板的制造方法中，槽为一端被堵住的沟槽。
(4)在半导体发光元件用支承基板的制造方法中，在施压的步骤中，利用被按压的导电球。
(5)在半导体发光元件用支承基板的制造方法中，在插入的步骤中，镀柱形成通道。
(6)在半导体发光元件用支承基板的制造方法中，在插入的步骤之后，还包括：在槽与镀柱之间形成固定物质的步骤。
(7)在半导体发光元件用支承基板的制造方法中，在施压的步骤中，通过隔板(Diaphram)在通孔的两端对金属粉体施压。
(8)在半导体发光元件用支承基板的制造方法中，在施压的步骤中，利用辅助基板。
(9)在半导体发光元件用支承基板的制造方法中，在辅助基板形成有牺牲层。
(10)在半导体发光元件用支承基板的制造方法中，在基板的前表面形成有接合性物质。
(11)一种半导体发光元件用支承基板的制造方法，包括如下步骤：准备形成有槽的基板；将放置在具备牺牲层的辅助基板的形成通道的物质插入到基板的槽，该通道用作热通道及电通道中的至少一种；及以牺牲层为基准，将辅助基板从基板上分离。
(12)在半导体发光元件用支承基板的制造方法中，物质为导电柱。
(13)在半导体发光元件用支承基板的制造方法中，物质为导电球。
根据本公开的一个半导体发光元件用支承基板，在不基于沟槽形态的被堵住的槽14的情况下，也能够解决图1所揭示的形态的导电部15的问题。
根据本公开的另一个半导体发光元件用支承基板，在不基于沟槽形态的被堵住的槽14的情况下，也能够解决图1所揭示的形态的导电部15的问题。

Claims (13)

1.一种半导体发光元件用支承基板的制造方法，包括如下步骤：
准备形成有槽的基板；
将形成通道的物质插入到基板的槽，该通道用作热通道及电通道中的至少一种；及
通过施压单元而在槽的两端对上述物质施压。
2.根据权利要求1所述的半导体发光元件用支承基板的制造方法，其中，
槽为通孔。
3.根据权利要求1所述的半导体发光元件用支承基板的制造方法，其中，
槽为一端被堵住的沟槽。
4.根据权利要求2所述的半导体发光元件用支承基板的制造方法，其中，
在施压的步骤中，利用被按压的导电球。
5.根据权利要求2所述的半导体发光元件用支承基板的制造方法，其中，
在插入的步骤中，镀柱形成通道。
6.根据权利要求5所述的半导体发光元件用支承基板的制造方法，其中，
在插入的步骤之后，还包括：在槽与镀柱之间形成固定物质的步骤。
7.根据权利要求2所述的半导体发光元件用支承基板的制造方法，其中，
在施压的步骤中，在通孔的两端对金属粉体施压。
8.根据权利要求3所述的半导体发光元件用支承基板的制造方法，其中，
在施压的步骤中，利用辅助基板。
9.根据权利要求8所述的半导体发光元件用支承基板的制造方法，其中，
在辅助基板形成有牺牲层。
10.根据权利要求8所述的半导体发光元件用支承基板的制造方法，其中，
在基板的前表面形成有接合性物质。
11.一种半导体发光元件用支承基板的制造方法，包括如下步骤：
准备形成有槽的基板；
将放置在具备牺牲层的辅助基板的形成通道的物质插入到基板的槽，该通道用作热通道及电通道中的至少一种；及
以牺牲层为基准，将辅助基板从基板上分离。
12.根据权利要求11所述的半导体发光元件用支承基板的制造方法，其中，
物质为导电柱。
13.根据权利要求11所述的半导体发光元件用支承基板的制造方法，其中，
物质为导电球。
CN202080045610.7A 2019-06-24 2020-06-24 半导体发光元件用支承基板的制造方法 Pending CN114008799A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0075035 2019-06-24
KR1020190075035A KR102227212B1 (ko) 2019-06-24 2019-06-24 반도체 발광소자용 지지 기판을 제조하는 방법
PCT/KR2020/008226 WO2020262957A1 (ko) 2019-06-24 2020-06-24 반도체 발광소자용 지지 기판을 제조하는 방법

Publications (1)

Publication Number Publication Date
CN114008799A true CN114008799A (zh) 2022-02-01

Family

ID=74061858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080045610.7A Pending CN114008799A (zh) 2019-06-24 2020-06-24 半导体发光元件用支承基板的制造方法

Country Status (4)

Country Link
US (1) US20220359784A1 (zh)
KR (1) KR102227212B1 (zh)
CN (1) CN114008799A (zh)
WO (1) WO2020262957A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544323A (zh) * 2023-07-06 2023-08-04 江西兆驰半导体有限公司 一种led芯片的制备方法及led芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900184A (zh) * 2020-09-02 2020-11-06 深圳市华星光电半导体显示技术有限公司 显示装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6213386B1 (en) * 1998-05-29 2001-04-10 Hitachi, Ltd. Method of forming bumps
JP2008159937A (ja) * 2006-12-25 2008-07-10 Kyocera Corp 発光素子用集合基板および発光装置集合基板
CN104508842A (zh) * 2012-06-14 2015-04-08 安相贞 半导体发光器件及其制造方法
US20170250162A1 (en) * 2016-02-26 2017-08-31 Shin-Etsu Chemical Co., Ltd. Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772036B2 (en) 2006-04-06 2010-08-10 Freescale Semiconductor, Inc. Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
JP5532570B2 (ja) * 2008-09-29 2014-06-25 凸版印刷株式会社 リードフレーム型基板とその製造方法ならびに半導体装置
JP5820673B2 (ja) * 2011-09-15 2015-11-24 新光電気工業株式会社 半導体装置及びその製造方法
KR20120039587A (ko) * 2012-03-06 2012-04-25 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지
KR20170124766A (ko) * 2016-05-03 2017-11-13 안상정 반도체 소자용 지지 기판을 제조하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6213386B1 (en) * 1998-05-29 2001-04-10 Hitachi, Ltd. Method of forming bumps
JP2008159937A (ja) * 2006-12-25 2008-07-10 Kyocera Corp 発光素子用集合基板および発光装置集合基板
CN104508842A (zh) * 2012-06-14 2015-04-08 安相贞 半导体发光器件及其制造方法
US20170250162A1 (en) * 2016-02-26 2017-08-31 Shin-Etsu Chemical Co., Ltd. Method for manufacturing semiconductor apparatus, method for manufacturing flip-chip type semiconductor apparatus, semiconductor apparatus, and flip-chip type semiconductor apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544323A (zh) * 2023-07-06 2023-08-04 江西兆驰半导体有限公司 一种led芯片的制备方法及led芯片
CN116544323B (zh) * 2023-07-06 2023-09-01 江西兆驰半导体有限公司 一种led芯片的制备方法及led芯片

Also Published As

Publication number Publication date
KR20210000133A (ko) 2021-01-04
KR102227212B1 (ko) 2021-03-12
WO2020262957A1 (ko) 2020-12-30
US20220359784A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US8211721B2 (en) Methods for making quasi-vertical light emitting diodes
US10170675B2 (en) P—N separation metal fill for flip chip LEDs
US8754439B2 (en) Light-emitting element and the manufacturing method thereof
CN114008799A (zh) 半导体发光元件用支承基板的制造方法
TW201547053A (zh) 形成發光裝置的方法
KR102387087B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
KR100682271B1 (ko) 수직형 발광소자 제조방법
KR20180030490A (ko) 반도체 소자용 지지 기판을 제조하는 방법
US11552213B2 (en) Template for growing group III-nitride semiconductor layer, group III-nitride semiconductor light emitting device, and manufacturing method therefor
KR20170124766A (ko) 반도체 소자용 지지 기판을 제조하는 방법
KR102538039B1 (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
KR102405836B1 (ko) 3족 질화물 반도체층 성장을 위한 템플릿, 3족 질화물 반도체 발광소자 및 이들을 제조하는 방법
WO2010111834A1 (en) Quasi-vertical light emitting diode
KR20170124361A (ko) 반도체 발광소자용 지지 기판을 제조하는 방법
JP5134518B2 (ja) 吸着コレットおよび実装方法
US20160343924A1 (en) LED-Based Light Emitting Devices Having Metal Spacer Layers
KR20140013688A (ko) 반도체 발광소자 및 이의 제조 방법
KR20140013690A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination