CN113994456A - 用于曝光后处理的方法及设备 - Google Patents

用于曝光后处理的方法及设备 Download PDF

Info

Publication number
CN113994456A
CN113994456A CN202080045314.7A CN202080045314A CN113994456A CN 113994456 A CN113994456 A CN 113994456A CN 202080045314 A CN202080045314 A CN 202080045314A CN 113994456 A CN113994456 A CN 113994456A
Authority
CN
China
Prior art keywords
substrate
processing
substrate support
space
seconds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080045314.7A
Other languages
English (en)
Inventor
艾伦·曹
梁奇伟
兰斯洛特·黄
高塔姆·皮莎罗蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN113994456A publication Critical patent/CN113994456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Silver Salt Photography Or Processing Solution Therefor (AREA)

Abstract

本文描述的实施方式涉及用于曝光后处理的方法及设备。更特定而言，本文描述的实施方式涉及场引导的曝光后烘烤(iFGPEB)腔室及处理。在一个实施方式中，将基板传送至曝光后处理腔室中，且接着通过多个升降销将基板抬升至预处理位置。基板支撑件接着被抬升以与基板接合，且在iFGPEB处理之前真空吸附基板于其上。

Description

用于曝光后处理的方法及设备
技术领域
本揭露案的实施方式涉及用于处理基板的方法及设备，且更特定而言，涉及用于改进光刻处理的方法及设备。
背景技术
集成电路已演化成在单一芯片上可包括数百万部件(例如，晶体管、电容器及电阻器)的复杂装置。光刻为可用以在芯片上形成部件的处理。一般而言，光刻的处理牵涉数个阶段。初始，在基板上形成光刻胶层。化学放大光刻胶可包括抗蚀剂树脂及光酸产生剂。在后续曝光阶段中暴露至电磁辐射后，光酸产生剂改变在显影处理中光刻胶的溶解度。电磁辐射可具有任何适合的波长，例如193nm ArF激光、电子束、离子束或其他适合的源。过量的溶剂可接着在预曝光烘烤处理中移除。
在曝光阶段中，光掩模或掩模版可用以将基板的某些区域选择性暴露至电磁辐射。其他曝光方法可为无掩模曝光方法。暴露至光可分解光酸产生剂，而产生酸且在抗蚀剂树脂中产生潜酸图案。在曝光之后，可在曝光后烘烤处理中加热基板。在曝光后烘烤处理期间，由光酸产生剂产生的酸与光刻胶层中的抗蚀剂树脂反应，从而改变光刻胶层的抗蚀剂在后续显影处理期间的溶解度。
在曝光后烘烤之后，可显影并冲洗基板，且特别是光刻胶层。取决于使用的光刻胶类型，暴露至电磁辐射的基板的区域可为耐移除或更易于移除的任一者。在显影并冲洗之后，使用湿式或干式蚀刻处理将掩模的图案转印至基板。
芯片设计的演化需要更快的电路系统及更大的电路密度。对更大电路密度的需求则需要减小集成电路部件的尺寸。随着集成电路部件的尺寸减小，在半导体集成电路上于给定面积中放置更多元件。因此，利用光刻处理以将甚至更小的特征转印至基板上，以适应集成电路部件缩小的尺寸。
精确及精准的光刻主要取决于设置于待图案化的基板上的光刻胶层的分辨率。在目前的发展中，于曝光处理之前或之后，利用电极组件向设置于基板上的光刻胶层提供电场，以便修改光刻胶层所欲部分的化学特性，以用于提高曝光/显影分辨率。然而，还未克服实现这些系统的挑战。
因此，需要改进的方法及设备，以用于改进的浸没场引导的曝光后烘烤处理。
发明内容
本揭露案大致关于用于浸没场引导的曝光后烘烤处理的方法及设备。在一个实施方式中，所述方法包括将基板定位在第一空间内的多个升降销上，且将升降销移动至第一位置。将基板支撑件移动至第一位置以接合基板，且接着移动至与第二空间相邻的第二位置，第二空间部分由基板及电极来界定。将处理流体引入第二空间，且在电极与基板之间产生电场。
在一个实施方式中，所述方法包括将基板定位在处理腔室的第一空间内的多个升降销上。将基板移动至与处理腔室的顶板相邻的预处理位置，之后将基板支撑件移动至预处理位置，以接触基板。将基板真空吸附至基板支撑件，且将基板支撑件移动至处理位置，以在处理腔室中形成第二空间。将处理流体引入第二空间，且在其中产生电场。
在一个实施方式中，所述方法包括将基板定位在设置于处理腔室的第一空间内的第一位置处的多个升降销上，且将多个升降销移动至第二位置。将基板支撑件移动至第二位置以接触且真空吸附基板。将其上吸附有基板的基板支撑件移动至第一空间中的第三位置，将基板支撑件布置于第三位置中会在处理腔室中形成部分由基板界定的第二空间。将处理流体引入第二空间，且在其中产生电场。
附图说明
为了可详细理解本揭露案的以上所记载的特征，可通过参考实施方式而获得以上简要概述的本揭露案的更特定说明，一些实施方式图示于附图中。然而，应注意，附图仅图示示例性实施方式，且因此不应被视为其范围的限制，且可允许其他等效的实施方式。
图1根据本文描述的实施方式图示用于处理基板的方法的操作。
图2根据本文描述的实施方式图示在图1的方法的第一阶段下的处理腔室。
图3根据本文描述的实施方式图示在图1的方法的第二阶段下图2的处理腔室。
图4根据本文描述的实施方式图示在图1的方法的第三阶段下图2的处理腔室。
图5根据本文描述的实施方式图示在图1的方法的第四阶段下图2的处理腔室。
为了促进理解，已尽可能地使用相同的附图标记表示各图共有的相同元件。应设想到，一个实施方式的元件及特征可有益地并入其他实施方式中而无须进一步叙述。
具体实施方式
本文描述的实施方式涉及用于曝光后处理的方法及设备。更特定而言，本文描述的实施方式涉及场引导的曝光后烘烤(iFGPEB)腔室及处理。在一个实施方式中，将基板传送至曝光后处理腔室中，且接着由多个升降销抬升至预处理位置。接着抬升基板支撑件以与基板接合，且在iFGPEB处理之前将基板真空吸附于其上。
图1根据本文描述的实施方式图示用于处理基板的代表性方法100的操作。图2至5图示在方法100的不同阶段下，处理腔室200内的基板201的示意截面视图。因此，当需要时将在图1及方法100的论述中包括对图1至5的引用。用于处理基板201的方法100具有多个操作。这些操作可以任何顺序或同时执行(除非上下文排除其可能性)，且方法100可包括在任何限定的操作之前执行、在两个限定的操作之间执行或在所有限定的操作之后执行的一或更多其他操作(除非上下文排除其可能性)。并非所有实施方式均包括所述的所有操作。
一般而言，在操作110处方法100包括将基板201定位在设置于处理腔室200内传送位置270处的多个升降销266上，且将基板支撑件208加热至所欲温度。在操作120处，将定位在升降销266上的基板201提升至预处理位置272，同时基板支撑件208保持静止。然后，在操作130处，抬升基板支撑件208以接合在预处理位置272中的基板201。在操作140处，将基板支撑件208进一步提升至处理位置274，在此之后于操作150处处理基板201。
图2图示在操作110处的处理腔室200。在一个实施方式中，处理腔室200被配置为用于执行浸没场引导的曝光后烘烤(iFGPEB)处理。如图2中描绘的，腔室200包括腔室主体202，腔室主体202具有至少部分界定空间203的侧壁204及底部206。经尺寸设计以容纳基板201通过的通道的狭缝阀205设置于侧壁204中。在一个实施方式中，腔室主体202具有实质上圆柱形的形状。在另一实施方式中，腔室主体202具有多边形的形状，例如立方体形状或类似形状。腔室主体202由适合用于在其中维持真空压力的材料制成，例如金属材料。举例而言，腔室主体202由铝、不锈钢及合金及其组合制成。或者，腔室主体202由聚合物材料制成，例如聚四氟乙烯(PTFE)或高温塑料，例如聚醚醚酮(PEEK)。
顶板210耦接至腔室主体202且进一步界定空间203。在一个实施方式中，顶板210由金属材料制成，例如铝、不锈钢及合金及其组合。在另一实施方式中，顶板210由聚合物材料制成，例如PTFE、PEEK及类似材料。顶板210可由制成腔室主体202所利用的相同的材料形成。或者，顶板210可由与腔室主体202不同的材料形成。
顶板210耦接至且支撑电极212。在一个实施方式中，电极212可移除地耦接至顶板210。在另一实施方式中，电极212固定地耦接至顶板210。电极212可由导电金属材料形成。此外，电极212所利用的材料可为非氧化性材料。针对电极212选择的材料横跨电极212的表面提供所欲电流均匀性及低电阻。第一O形环214沿着电极212的外径进一步耦接至电极212。第一O形环214亦设置成与顶板210的侧壁216接触。第一O形环214被配置成在处理期间避免处理流体于电极212的后方流动。
热源218、温度感测设备220、电源222及感测设备224耦接至电极212。热源218提供功率至设置于电极212内的一或更多个加热元件(未显示)，例如电阻式加热器。热源218被配置成在iFGPEB处理期间促进处理流体的预加热。除了或不同于预加热处理流体，亦可利用热源218在基板处理期间维持处理流体的所欲温度。在一个实施方式中，热源218被配置成将电极212加热至介于约70℃与约150℃之间的温度，例如介于约90℃与约130℃之间。举例而言，热源218被配置成将电极212加热至介于约100℃与约120℃之间的温度，例如约110℃。
例如热电偶或类似者的温度感测设备220通信地耦接至热源218，以提供温度监测及促进电极212的加热。电源222被配置成供应例如介于约0W与约100W之间，例如介于约25W与约75W之间的功率至电极212。取决于利用的处理流体的类型，由电源222产生的电流可为数十纳安培至数百毫安培的级别。在一个实施方式中，电源222被配置成产生从约0V/mm至约2000V/mm的范围的电场。举例而言，电源222被配置成产生从约100V/mm至约1800V/mm的范围的电场，例如介于约500V/mm与约1200V/mm之间，例如介于约800V/mm与约1000V/mm之间。在一些实施方式中，电源222被配置成以电压受控或电流受控的模式操作。在两个模式中，电源222可输出AC、DC及/或脉冲DC波形。若为所欲的则可利用方形或正弦波。电源222可被配置成提供介于约0.1Hz与约1kHz之间的频率的功率，例如介于约100Hz与约750Hz之间的频率，例如于约250Hz与约500Hz之间。脉冲DC功率或AC功率的占空比可介于约5％与约95％之间，例如介于约25％与约75％之间。
脉冲DC功率或AC功率的上升及下降时间可介于约1纳秒与约1毫秒之间，例如介于约100纳秒与约1毫秒之间。诸如电压计或类似者的感测设备224通信地耦接至电源222，以提供电反馈且促进控制施加至电极212的功率。感测设备224亦可被配置成感测通过电源222施加至电极212的电流。
多个第一流体口226通过侧壁216形成于顶板210中。多个第二流体口228亦形成于侧壁216中且与多个第一流体口226相对。多个第一流体口226经由第一导管234与处理流体源232流体连通。多个第二流体口228经由第二导管238与流体出口236流体连通。处理流体源232单独或与其他设备结合而被配置成在基板201的处理之前将处理流体预加热至介于约70℃与约150℃之间的温度，例如介于约80℃与约140℃之间，且在iFGPEB处理期间传输流体。举例而言，将处理流体加热至介于约100℃与约120℃之间的温度，例如约110℃。
在一个实施方式中，净化气源250亦经由第一导管234与多个第一流体口226流体连通。由净化气源250提供的气体可包括以下一或更多者：氮气、氢气、惰性气体及类似者，以在iFGPEB处理之前、期间或之后净化处理空间290(显示于图5中)。当为所欲时，净化气体可经由流体出口236从处理空间290排出。
基板支撑件208设置于空间203中。在一个实施方式中，基板支撑件208耦接至穿过腔室主体202的底部206中的开口240设置的轴244。基板支撑件208通过耦接至轴244的致动器组件246在空间203内抬升及降低。在一些实施方式中，基板支撑件208还可围绕其中心轴线旋转。
真空吸盘242耦接至基板支撑件208。真空吸盘242可由非金属材料或其他绝缘材料形成，例如陶瓷材料或类似材料。此外，真空吸盘242可由非氧化性材料形成，以实质上减少或避免通过处理流体与真空吸盘242的反应而氧化基板的可能性。类似于电极212，真空吸盘242所利用的材料在基板201的处理期间提供所欲的电流均匀性。具体而言，真空吸盘242所利用的材料经选择以在处理期间对处理腔室200中产生的电场具有可忽略的影响。
真空吸盘242被配置成在处理期间于其上支撑基板201，且具有平面支撑表面242A。支撑表面242A经尺寸设计以适应基板201在其上的附接，且用于邻接于顶板210定位。真空源258与基板支撑表面242A流体连通。一般而言，真空源258通过基板支撑件208耦接至真空吸盘242。真空源258被配置成在处理期间将基板201真空吸附至真空吸盘242的支撑表面242A。
类似于电极212，真空吸盘242耦接至热源248、温度感测设备252及电源254。热源248、温度感测设备252、电源254及感测设备256可类似于热源218、温度感测设备220、电源222及感测设备224而作用。举例而言，热源248提供功率至设置于真空吸盘242内的一或更多个加热元件，例如电阻式加热器或陶瓷加热器。一般而言，热源248被配置成加热真空吸盘242，以促进在iFGPEB处理期间加热基板201及/或处理流体。在一个实施方式中，热源248被配置成将真空吸盘242加热至介于约75℃与约150℃之间的温度，例如介于约100℃与约125℃之间，例如介于约110℃与约120℃之间。诸如热电偶或类似者的温度感测设备252通信地耦接至热源248，以提供温度监测且促进加热真空吸盘242。
在一个实施方式中，第二O形环280在基板支撑表面242A上设置于真空吸盘242中。第二O形环280可在真空吸盘242上定位于当基板设置于其上时从基板201的外径径向向内约1mm与约12mm之间的距离处。举例而言，第二O形环280可在真空吸盘242上定位于从基板201的外径径向向内约2mm与约10mm之间的距离处，例如约4mm与约8mm之间的距离处。应设想到，第二O形环280在处理期间可避免处理流体从处理空间290泄漏至基板201后方的区域。
真空吸盘242进一步包括壁架282，设置在第二O形环280的径向外侧，且将基板支撑表面242A耦接至真空吸盘242的上表面242B。上表面242B设置于壁架282及基板支撑表面242A之下及径向外侧。在一个实施方式中，第三O形环284在上表面242B上设置于真空吸盘242中。顶板210的第一下表面215被成形且经设计尺寸，以当基板支撑件208在处理位置274中时，接触基板201的边缘区域。顶板210的第二下表面217被成形且经设计尺寸以相邻于基板支撑表面242A的外径且从基板支撑表面242A的外径径向向内延伸而接触真空吸盘242。顶板210的第三下表面219被成形且经设计尺寸以接触上表面242B。在一个实施方式中，当基板支撑件208设置于处理位置274中时，第三O形环284接触第三下表面219。应设想到，第三O形环284在处理期间可避免处理流体从处理空间290泄漏超过真空吸盘242的外径。
基板支撑件208及真空吸盘242的各者分别包括多个升降销孔262、264。多个升降销孔262与多个升降销孔264对准。多个升降销266被可移动地设置穿过多个升降销孔262、264且穿过腔室底部206中的多个孔241。多个升降销266耦接至升降销致动器268，升降销致动器268透过腔室底部206、基板支撑件208及真空吸盘242使升降销266在传送位置270、预处理位置272(显示于图3中)及处理位置274(显示于图5中)之间移位。
在操作110处，基板201通过机器叶片或其他适合的传送装置(未显示)传送通过狭缝阀205且至空间203中，且定位在多个升降销266的上端267上。升降销266的上端267设置于传送位置270处，抬升于基板支撑件208上方但些微低于狭缝阀205。具有耦接的真空吸盘242的基板支撑件208定位于降低位置处(例如，抵靠腔室底部206)，使得在操作110期间基板201与基板支撑表面242A之间不会接触。在一个示例中，升降销266的上端267设置于离基板支撑表面242A约10mm与约110mm之间的距离处，例如约30mm与约90mm之间的距离处。在另一示例中，升降销266的上端267设置于离基板支撑表面242A约50mm与约90mm之间的距离处，例如约60mm与约80mm之间的距离处。在将基板201定位于处理腔室200中之后，真空吸盘242被热源248加热至介于约75℃与约150℃之间的温度，例如介于约100℃与约125℃之间，例如约115℃。
在操作120处且于图3中描绘，将设置于升降销266上的基板201提升至预处理位置272。升降销致动器268从传送位置270抬升多个升降销266至预处理位置272。在一个实施方式中，基板201在介于约2秒与约6秒之间的时段中从传送位置270移动至预处理位置272，例如介于约2秒与约4秒，例如约3秒的时段。在一个实施方式中，将基板201提升至离电极212的下表面213具有介于约1mm与约25mm之间的距离的预处理位置272，所述距离例如介于约5mm与约20mm之间。举例而言，预处理位置272具有介于约10mm与约15mm之间的距离，例如约12mm。
在操作130处且于图4中描绘，将基板支撑件208抬升至预处理位置272，使得真空吸盘242的基板支撑表面242A些微高于升降销266的顶端267或实质上与升降销266的顶端267共面。因此，基板支撑件208接合基板201以在其上支撑基板201。接着启动真空源258以将基板201真空吸附至真空吸盘242的支撑表面242A。在一个实施方式中，将基板支撑件208在介于约2秒与约5秒之间的时段中抬升至预处理位置272且接合基板201，所述时段例如介于约2秒与约4秒之间，例如约3秒。通过在操作130之前避免基板支撑件208与基板201之间的接触，可将真空吸盘242加热至所欲温度而无到达基板201的任何直接热传送，且基板201的加热可被延迟到在与iFGPEB处理期间施加电场实质上相同的时间开始。
在操作140处且于图5中描绘，在将基板201吸附至真空吸盘242之后，将基板支撑件208抬升至处理位置274，其中真空吸盘242及基板201接触顶板210。举例而言，基板201的边缘区域接触第一下表面215，基板支撑表面242A的边缘区域接触第二下表面217，且上表面242B及第三O形环284接触第三下表面219。将基板支撑件208放置在处理位置274中导致在基板201与电极212之间形成处理空间290，处理空间290由第一O形环214、第二O形环280及第三O形环284流体密封。
在一个实施方式中，将基板支撑件208在介于约0.1秒与约2秒之间的时段中从预处理位置272抬升至处理位置274，所述时段例如介于约0.5秒与约1.5秒之间。举例而言，将基板支撑件208在介于约0.75秒与约1.25秒之间的时段中从预处理位置272抬升至处理位置274，所述时段例如约1秒。因此，从传送位置270移动基板至处理位置274所需的总时间可为介于约0.1秒与约3秒之间，例如介于约0.5秒与约2.5秒之间。举例而言，从传送位置270移动基板201至处理位置274所需的总时间为介于约1秒与约2秒之间，例如约1.5秒。
在一个实施方式中，处理空间290具有在基板201与电极212的下表面213之间界定的高度292。在一个示例中，处理空间290的高度292为介于约1mm与约10mm之间，例如介于约2mm与约8mm之间。举例而言，处理空间290的高度292为介于约4mm与约6mm之间，例如约5mm。在基板201与电极212之间相对小的距离减小处理空间290的空间，从而能够在iFGPEB处理期间利用减少的处理流体的量。再者，减小的高度292横跨基板201的表面提供实质上更均匀的电场，且因此可改进在iFGPEB处理期间的图案化特征。此外，可减少在iFGPEB期间产生所欲电场及加热处理流体所需的功率。
在将基板支撑件208定位于处理位置274中且形成处理空间290之后，基板201于操作150处暴露至iFGPEB处理。在iFGPEB处理期间，处理空间290由例如气体或液体的处理流体填充，所述处理流体具有源自处理流体源232且行进通过第一导管234的流动路径。处理流体通过多个第一流体口226离开第一导管234至处理空间290中。处理流体至处理空间290中的流率可被调变，以减少在处理空间290内流体的湍流，且减少或消除其中气泡的形成。举例而言，处理流体至处理空间290中的流率可经调变为介于1L/分钟与约12L/分钟之间，例如介于约5L/分钟与约10L/分钟之间。亦可将处理流体在引入处理空间290之前预加热至处理温度。举例而言，处理流体可由处理流体源232预加热至介于约70℃与约170℃之间的温度，例如介于约90℃与约150℃之间。举例而言，将处理流体加热至介于约110℃与约130℃之间的温度，例如约120℃。
一旦处理空间290由处理流体填充之后，则通过电极212施加电场至基板201。在一个实施方式中，可施加电场至基板201达介于约10秒与约90秒之间的时间量，例如介于约25秒与约75秒之间，例如介于约40秒与约60秒之间，例如约50秒。在一些实施方式中，设置于处理空间290中的流体在基板201的处理期间为停滞的。在一些实施方式中，处理空间290的流体体积被循环或替换。在这些实施方式中，在处理空间290经由第一导管234及第一流体口226填充处理流体时，处理流体亦经由第二流体口228及第二导管238离开处理空间290，且最终在流体出口236处从处理腔室200移除。在施加电场之后，处理流体可从处理空间290排泄，且可降低其上吸附有经处理的基板201的基板支撑件208。
以上所描述的方法及设备通过减少在施加电场之前基板暴露至热的时间量而增强iFGPEB处理的效能。通过恰好在施加电场之前将基板与加热的基板支撑件接合，加热的基板支撑件与基板之间非所欲的热传递被最小化。因此，可实质上降低由光刻胶内的光酸产生剂产生的酸的随机热扩散，因此减少热触发的光刻胶脱保护。减少光刻胶的预处理脱保护能够通过增加对光酸产生剂产生的带电物种的扩散的控制来增强光刻胶的显影/曝光分辨率，且因此能够在光刻期间更精确地转印电路特征。
综上所述，提供了用于改进iFGPEB处理的设备及方法。本文描述的处理腔室在iFGPEB操作期间能够有效利用处理流体及改进电场的施加。亦通过减少在施加电场之前基板暴露至提升的温度的时间量，因而减少在iFGPEB处理之前光刻胶化学物种的反应而提高光刻胶分辨率。因此，可通过利用本文描述的设备及方法而改进iFGPEB处理操作。
尽管以上针对本揭露案的实施方式，但可在不背离本揭露案的基本范围的情况下设计本揭露案的其他及进一步实施方式，且其范围由随附的权利要求书来确定。

Claims (20)

1.一种基板处理方法，包含：
将基板定位在第一空间内的多个升降销上，所述多个升降销设置于第一位置中；
将其上定位有所述基板的所述多个升降销移动至所述第一空间内的第二位置；
将设置于所述第一空间内的基板支撑件移动至所述第二位置以接合所述基板；
将具有与其接合的所述基板的所述基板支撑件移动至与第二空间相邻的第三位置；及
在所述第二空间内处理所述基板。
2.如权利要求1所述的方法，其中当在所述第一位置中时，所述升降销的上端设置于离所述基板支撑件约10mm与约100mm之间的距离处。
3.如权利要求1所述的方法，其中在被移动至所述第二位置之前，将所述基板支撑件加热至约75℃与约150℃之间的温度。
4.如权利要求3所述的方法，其中在被加热之后，所述基板支撑件在约2秒与约5秒之间的时段中移动至所述第二位置。
5.如权利要求1所述的方法，其中所述基板支撑件通过将所述基板真空吸附至所述基板支撑件的上表面而接合所述基板。
6.如权利要求1所述的方法，其中所述基板支撑件在约0.1秒与约2秒之间的时段中从所述第二位置移动至所述第三位置。
7.如权利要求1所述的方法，其中从所述第一位置移动所述基板至所述第三位置的总时间为约0.1秒与约3秒之间。
8.如权利要求1所述的方法，其中处理所述基板的步骤进一步包含：
将处理流体引入所述第二空间；及
在所述第二空间内产生电场。
9.如权利要求8所述的方法，其中当所述基板设置于所述第三位置中时，所述第二空间的高度界定于所述基板与设置于所述处理腔室的顶板中的电极之间。
10.如权利要求9所述的方法，其中所述第二空间的所述高度为约1mm与约10mm之间。
11.一种基板处理方法，包含：
将基板定位在处理腔室的第一空间内的多个升降销上；
将所述基板移动至与所述处理腔室的顶板相邻的预处理位置；
将基板支撑件移动至所述预处理位置以接触所述基板；
将所述基板真空吸附至所述基板支撑件；
将其上真空吸附有所述基板的所述基板支撑件移动至处理位置，将所述基板支撑件移动至所述处理位置的步骤导致在所述处理腔室中形成第二空间；
将处理流体引入所述第二空间；及
在所述第二空间内产生电场。
12.如权利要求11所述的方法，其中在移动至所述预处理位置之前，所述升降销的上端设置于离所述基板支撑件约30mm与约90mm之间的传送位置处。
13.如权利要求12所述的方法，其中所述基板支撑件在约0.5秒与约1.5秒之间的时段中从所述预处理位置移动至所述处理位置。
14.如权利要求13所述的方法，其中将所述基板从所述传送位置移动至所述处理位置的总时间为约0.5秒与约2.5秒之间。
15.如权利要求11所述的方法，其中在被移动至所述预处理位置之前，所述基板支撑件被加热至约100℃与约125℃之间的温度。
16.如权利要求15所述的方法，其中在加热之后，于约2秒与约4秒之间的时段中将所述基板支撑件移动至所述预处理位置。
17.如权利要求11所述的方法，其中当所述基板设置于所述处理位置中时，所述第二空间部分由所述基板及设置于所述处理腔室的顶板中的电极来界定。
18.如权利要求17所述的方法，其中所述第二空间由设置于所述基板支撑件或电极中的一或更多个O形环而流体密封。
19.如权利要求18所述的方法，其中将处理流体以1L/分钟与12L/分钟之间的流率引入所述第二空间中。
20.一种基板处理方法，包含：
将基板定位在设置于处理腔室的第一空间内第一位置处的多个升降销上；
将所述多个升降销移动至所述处理腔室的所述第一空间内的第二位置；
将基板支撑件移动至所述第二位置以接触且真空吸附所述基板；
将其上吸附有所述基板的所述基板支撑件移动至所述处理腔室的所述第一空间中的第三位置，将所述基板支撑件设置于所述第三位置中会在所述处理腔室中形成第二空间，所述第二空间部分由所述基板界定；
将处理流体引入所述第二空间；及
在所述第二空间内产生电场。
CN202080045314.7A 2019-07-17 2020-06-25 用于曝光后处理的方法及设备 Pending CN113994456A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962875300P 2019-07-17 2019-07-17
US62/875,300 2019-07-17
PCT/US2020/039508 WO2021011166A1 (en) 2019-07-17 2020-06-25 Methods and apparatus for post exposure processing

Publications (1)

Publication Number Publication Date
CN113994456A true CN113994456A (zh) 2022-01-28

Family

ID=74210974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080045314.7A Pending CN113994456A (zh) 2019-07-17 2020-06-25 用于曝光后处理的方法及设备

Country Status (6)

Country Link
EP (1) EP3999912A4 (zh)
JP (1) JP7498257B2 (zh)
KR (1) KR20220020961A (zh)
CN (1) CN113994456A (zh)
TW (2) TW202347567A (zh)
WO (1) WO2021011166A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11815816B2 (en) 2021-02-15 2023-11-14 Applied Materials, Inc. Apparatus for post exposure bake of photoresist
JP2024509727A (ja) 2021-02-15 2024-03-05 アプライド マテリアルズ インコーポレイテッド フォトレジストの露光後ベークのための装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602348B1 (en) * 1996-09-17 2003-08-05 Applied Materials, Inc. Substrate cooldown chamber
US20020011216A1 (en) * 1999-06-04 2002-01-31 Tue Nguyen Integral susceptor-wall reactor system and method
JP3479771B2 (ja) 2000-06-02 2003-12-15 東京エレクトロン株式会社 熱処理装置
JP2003060012A (ja) * 2001-08-08 2003-02-28 Asm Japan Kk 半導体処理用反応チャンバ
US20100184290A1 (en) * 2009-01-16 2010-07-22 Applied Materials, Inc. Substrate support with gas introduction openings
US20130333616A1 (en) * 2012-06-18 2013-12-19 Tel Solar Ag Plasma processing system with movable chamber housing parts
KR101541392B1 (ko) * 2014-01-06 2015-08-03 에이피티씨 주식회사 반도체 제조장치 및 이를 이용한 반도체소자 제조방법
US9377692B2 (en) * 2014-06-10 2016-06-28 Applied Materials, Inc. Electric/magnetic field guided acid diffusion
US9823570B2 (en) * 2015-04-02 2017-11-21 Applied Materials, Inc. Field guided post exposure bake application for photoresist microbridge defects
KR102615853B1 (ko) * 2015-10-15 2023-12-21 어플라이드 머티어리얼스, 인코포레이티드 기판 캐리어 시스템
US10203604B2 (en) * 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
JP6242933B2 (ja) * 2016-03-31 2017-12-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US9958782B2 (en) * 2016-06-29 2018-05-01 Applied Materials, Inc. Apparatus for post exposure bake

Also Published As

Publication number Publication date
EP3999912A4 (en) 2023-08-02
TWI813889B (zh) 2023-09-01
TW202109732A (zh) 2021-03-01
WO2021011166A1 (en) 2021-01-21
KR20220020961A (ko) 2022-02-21
JP7498257B2 (ja) 2024-06-11
EP3999912A1 (en) 2022-05-25
TW202347567A (zh) 2023-12-01
JP2022540650A (ja) 2022-09-16

Similar Documents

Publication Publication Date Title
CN106814556B (zh) 用于光刻胶晶片的曝光后处理的方法和装置
JP7089010B2 (ja) 露光後ベークのための装置
CN113994456A (zh) 用于曝光后处理的方法及设备
CN110114854B (zh) 用于光刻胶层中场引导酸轮廓控制的设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination