CN113992221B - 一种高数据率的毫米波超再生接收机 - Google Patents

Abstract

本发明公开了一种高数据率的毫米波超再生接收机，涉及新一代信息技术的毫米波收发技术。针对现有技术中存在动态范围小，超再生振荡器SILO残留、前级电路码间串扰等问题提出本方案。采用低噪声放大器直连射频输入信号；超再生振荡器采用交叉耦合振荡结构，且在谐振腔处并联对称MOS管开关，对称MOS管开关由淬灭信号控制实现。优点在于，能够工作在高码元速率的情况；具有较大的动态范围；能够实现高阶数字调制；防止接收机的频谱泄露；相对简单且具有较强的灵活性。

Description

一种高数据率的毫米波超再生接收机

技术领域

本发明涉及新一代信息技术的毫米波收发技术，尤其涉及一种高数据率的毫米波超再生接收机。

背景技术

随着对高数据率无线通信需求的增长，以及毫米波频段宽带电路，如宽带低噪声放大器LNA、PA的发展，人们越来越关注具有中等频谱效率的毫米波频段超高速通信。近年来，有许多CMOS工艺高数据率毫米波接收机被提出。然而，高数据率的实现需要更高的功耗，因为毫米波频段单级放大器的增益十分有限，需要多级放大器级联才能达到足够增益，而宽带毫米波放大器的问题更加严重，因为其为实现超宽带牺牲了部分增益。这些因素也使得设计变得复杂，此外，毫米波频段较大的传播损耗使得这些系统变得低效，实现更高的灵敏度可以一定程度上解决这一问题。

工作在200GHz以上的接收机受限于上述的低增益困扰，不得不将下变频混频器作为接收链路的第一个有源电路，以降低后级电路的工作频率，这种接收机称为IQ双路混频器Mixer-first接收机[1], [2]。然而这种架构只是去掉了功耗较高、增益和噪声性能较差的前级放大电路，IQ双路混频器Mixer-first接收机仍受到较大的混频器损耗的困扰。电路的混频器损耗、噪声，增益限制了接收机的最小输入功率。

毫米波相控阵技术已经被广泛采用，其通过将接收机组成阵列以及波束控制，增大了接收机的增益并改善SNR，较大提高接收机的整体性能。但这也意味着以阵列规模成比例增加的芯片面积与功耗[3]。

接收机的目标是以更小的功耗、复杂度接收与放大输入信号并还原出信号中的信息和减少错误的发生，超再生放大器是一种利用振荡电路起振时的瞬态特性实现放大功能来处理信号的电路。超再生接收机在信号链路中加入超再生电路来放大与处理信号，实现通信功能，具有低功耗、结构简单的特点。在高数据率毫米波接收机中，其不失为一种好的选择。

如图1所示，超再生放大器可采用周期开关的注入锁定振荡器实现，通过淬灭信号Quench（或称为开关信号），控制振荡器周期起振与关闭，对输入信号进行采样。通过改变尾电流源M3的栅极电压控制振荡器的间歇性振荡。作为动态电路，超再生振荡器SILO在振荡建立过程中对相位和幅度信息进行采样。振荡幅度以指数形式增长到其稳态水平，并保留相位信息。注入的信号越强，起振越快，反之则越慢。为了接收下一个符号，超再生振荡器SILO的关闭周期必须足够长，以使振荡信号有足够的时间衰减到可以忽略的值，否则前周期的振荡信号影响下一周期的起振，超再生振荡器SILO的可能锁定在前一个码元，从而造成超再生振荡器SILO灵敏度的退化及误码率的提升。图2所示的结构中，开关是通过改变尾电流源的栅极电压来实现的。这种方式带来的问题是，每次打开和关闭振荡器时，尾电流源晶体管的栅极与地之间的寄生电容必须完成充电和放电，此过程所需的时间限制了超再生振荡器SILO的通断速度[4]。

依据超再生电路的输入信号与输出信号是否维持线性特征将超再生接收机的工作状态分为线性模式与饱和模式。饱和模式具有更大的增益，但起振所需时间长，速度较慢。线性模式输入信号与输出信号大小近似为线性关系，易于实现复杂的调制方式，且其起振时间短，易实现更高的通信速率。

现有超再生接收机并不适用于高数据率通信场景。目前的发明多采用检波器检测信号包络，此种结构仅适用于幅度调制，如OOK。虽然这种电路结构简单，但频谱利用效率低，难以实现高数据率通信，常应用于医疗、WSN等低功耗场景[5], [6]。采用超再生振荡器SILO级联可以实现更高灵敏度与更大增益[7]，但依然无法应用于数据通信场景，此电路存在控制信号复杂、难以实现相位还原的问题。此外现有技术存在动态范围（Dynamic Range）小的问题，因为输入信号功率过小时，振荡器无法通过信号建立足够大的振荡，而接收信号功率过大时，振荡器过早的进入饱和状态，即达到最大振幅。较小的动态范围限制了接收机的幅度信息检测能力，同时降低了通信链路的稳定性和可靠性。

此外，现有技术在高码元速率的情况下易受到码间串扰问题的影响，这是由两方面因素带来的，一是振荡器开关时间变短使得残留问题变得更加严重，在超再生振荡器SILO随开关时间减小的限制下，这一问题更加严重。然而，将系统的数据率限制在更低水平的可能是超再生振荡器SILO的前级电路引起的，由于放大器不可能实现无穷大的带宽，其总是会受到码间串扰问题的影响，同样表现为前一码元的减幅振荡残留，叠加在后续码元上影响解调。

综上所述，现有技术存在动态范围小，超再生振荡器SILO残留问题、前级电路码间串扰问题，这些因素限制了超再生接收机增益与数据率的提高，目前缺少适用于高数据率通信场景的完整超再生接收机发明。

[1]S. Kang, S. V. Thyagarajan, and A. M. Niknejad, “A 240 GHz FullyIntegrated Wideband QPSK Transmitter in 65 nm CMOS,” IEEE J. Solid-StateCircuits, vol. 50, no. 10, pp. 2256–2267, Oct. 2015, doi: 10.1109/JSSC.2015.2467179.

[2]S. Lee et al., “An 80-Gb/s 300-GHz-Band Single-Chip CMOSTransceiver,” IEEE J. Solid-State Circuits, vol. 54, no. 12, pp. 3577–3588,Dec. 2019, doi: 10.1109/JSSC.2019.2944855.

[3]A. Chakrabarti, C. Thakkar, S. Yamada, D. Choudhury, J. Jaussi,and B. Casper, “4.5 A 64Gb/s 1.4pJ/b/element 60GHz 2×2-Element Phased-ArrayReceiver with 8b/symbol Polarization MIMO and Spatial InterferenceTolerance,” in 2020 IEEE International Solid- State Circuits Conference -(ISSCC), Feb. 2020, pp. 84–86. doi: 10.1109/ISSCC19947.2020.9062894.

[4]A. Ferschischi, H. Ghaleb, Z. Tibenszky, C. Carta, and F.Ellinger, “A Power Efficient 60-GHz Super-Regenerative Oscillator with 10-GHzSwitching Rate in 22-nm FD-SOI CMOS,” in 2020 IEEE/MTT-S InternationalMicrowave Symposium (IMS), Aug. 2020, pp. 349–352. doi: 10.1109/IMS30576.2020.9223780.

[5]M. Ärlelid, L.- Wernersson, M. Egard, and E. Lind, “A 60 GHzsuper-regenerative oscillator for implementation in an impulse radioreceiver,” in 2010 IEEE International Conference on Ultra-Wideband, Sep.2010, vol. 1, pp. 1–4. doi: 10.1109/ICUWB.2010.5615630.

[6]A. Raghunathan and T. H. Lee, “A 125 pJ/hit 5 mW 28 GHzSuperregenerative Receiver with Automatic Gain Control and Energy EfficientStartup for Burst Mode IoE Applications,” in ESSCIRC 2018 - IEEE 44thEuropean Solid State Circuits Conference (ESSCIRC), Sep. 2018, pp. 70–73.doi: 10.1109/ESSCIRC.2018.8494304.

[7]A. Tang, Z. Xu, Q. J. Gu, Y. Wu, and M. C. F. Chang, “A 144 GHz2.5mW multi-stage regenerative receiver for mm-Wave imaging in 65nm CMOS,” in2011 IEEE Radio Frequency Integrated Circuits Symposium, Jun. 2011, pp. 1–4.doi: 10.1109/RFIC.2011.5940688.

发明内容

本发明目的在于提供一种高数据率的毫米波超再生接收机，以解决上述现有技术存在的问题。

本发明所述一种高数据率的毫米波超再生接收机，包括依次电性连接的低噪声放大器、超再生振荡器、IQ双路混频器和两并行中频放大器，还包括用于对所述IQ双路混频器提供正交本振信号的正交耦合器；

所述低噪声放大器输入端连接射频输入信号；

所述超再生振荡器采用交叉耦合振荡结构，且在谐振腔处并联对称MOS管开关，所述对称MOS管开关由淬灭信号控制；

所述淬灭信号与输入的射频信号码元频率相同。

所述交叉耦合振荡结构的两相输出端分别通过调谐电容外接第一调谐电压。

调谐电容为可变电容。

所述低噪声放大器与所述超再生振荡器共用一淬灭信号。

所述低噪声放大器包括四NMOS管、一电容、三电感和一输入巴伦；

第十一电容的一极板为信号输入端，另一极板分别通过第三电感外接第二偏置电压和通过第四电感连接第八NMOS管的栅极；

VDD依次通过第一变压器的输入级、第七NMOS管、第八NMOS管和第五电感后接地，第七NMOS管的栅极连接VDD；

第一变压器的输出级一端为正相输出端，另一端为反相输出端，输出级还外接第一偏置电压；

第二十二NMOS管的漏极与第九NMOS管的源极共点后连接同相输出端，第二十二NMOS管的源极与第九NMOS管的漏极共点后连接反相输出端，第二十二NMOS管的栅极与第九NMOS管的栅极共点后连接所述淬灭信号。

所述超再生振荡器包括六NMOS管、两电容、两电感和两PMOS管；

第二NMOS管的栅极为同相输入端，第六NMOS管的栅极为反相输入端；

第三NMOS管的漏极为同相输出端，第四NMOS管的漏极为反相输出端；

第一NMOS管的源极连接第二NMOS管漏极，漏极连接同相输出端，栅极连接VDD；

第二NMOS管的源极接地；

第三NMOS管的源极接地、漏极经过第一电感连接VDD、栅极连接反相输出端；

第四NMOS管的源极接地、漏极经过第二电感连接VDD、栅极连接同相输出端；

第五NMOS管的源极连接第六NMOS管漏极，漏极连接反相输出端，栅极连接VDD；

第六NMOS管的源极接地；

第一PMOS管的源极和第二PMOS管的漏极共点后连接反相输出端，第一PMOS管的漏极和第二PMOS管的源极共点后连接同相输出端，栅极共点后连接所述淬灭信号；

同相输出端经过第一电容外接第一调谐电压，反相输出端经过第二电容外接第一调谐电压。

所述IQ双路混频器包括十NMOS管、四电感和四电阻；

第十NMOS管和第十二NMOS管的漏极共点为I路反相输出端，经过第一电阻后连接VDD；

第十一NMOS管和第十三NMOS管的漏极共点为I路同相输出端，经过第二电阻后连接VDD；

第十四NMOS管和第十六NMOS管的漏极共点为Q路反相输出端，经过第三电阻后连接VDD，

第十五NMOS管和第十七NMOS管的漏极共点为Q路同相输出端，经过第四电阻后连接VDD；

第十NMOS管、第十一NMOS管、第十四NMOS管和第十五NMOS管的源极共点后依次经过第六电感、第十八NMOS管和第八电感后接地；第十八NMOS管的栅极作为IQ双路混频器的同相输入端，连接于所述超再生振荡器的同相输出端；

第十二NMOS管、第十三NMOS管、第十六NMOS管和第十七NMOS管的源极共点后依次经过第七电感、第十九NMOS管和第九电感后接地；第十九NMOS管的栅极作为IQ双路混频器的反相输入端，连接于所述超再生振荡器的反相输出端；

第十NMOS管和第十三NMOS管的栅极共点连接正交耦合器的Q路反相本振信号输出端；

第十一NMOS管和第十二NMOS管的栅极共点连接正交耦合器的Q路同相本振信号输出端；

第十四NMOS管和第十七NMOS管的栅极共点连接正交耦合器的I路反相本振信号输出端；

第十五NMOS管和第十六NMOS管的栅极共点连接正交耦合器的I路同相本振信号输出端。

所述两并行中频放大器结构相同，分别包括两电阻、三PMOS管和两NMOS管；

VDD依次经过第三PMOS管、第二十NMOS管后接地；

VDD依次经过第四PMOS管、第二十一NMOS管后接地；

VDD依次经过第五PMOS管、第六电阻后接地；

第三PMOS管和第四PMOS管栅极共点后连接第二十NMOS管的漏极；

第五PMOS管的栅极连接第二十一NMOS管的漏极；第五电阻并联在第二十一NMOS管的源漏两端；

第二十NMOS管的栅极为同相输入端，第二十一NMOS管的栅极为反相输入端。

第三PMOS管与第二十NMOS管的宽度比例以及第四PMOS管与第二十一NMOS管的宽度比例均为1.2:1。

所述正交耦合器包括四PMOS管、四电阻、八电容和一输入巴伦；

第二变压器的输入级并联在本振输入信号与地之间，输出级一端分别连接第六PMOS管漏极、第三电容上极板、第七PMOS管漏极和第四电容上极板，输出级另一端分别连接第八PMOS管漏极、第五电容上极板、第九PMOS管漏极和第六电容上极板；输出级还外接第三偏置电压；

第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管的栅极共点后外接第二调谐电压；

第六PMOS管源极分三条支路：连接第六电容下极板，经过第七电容连接Q路反相本振信号输出端，经过第七电阻作为I路同相本振信号输出端；

第七PMOS管源极分三条支路：连接第三电容下极板，经过第八电容连接I路反相本振信号输出端，经过第八电阻作为Q路反相本振信号输出端；

第八PMOS管源极分三条支路：连接第四电容下极板，经过第九电容连接Q路同相本振信号输出端，经过第九电阻作为I路反相本振信号输出端；

第九PMOS管源极分三条支路：连接第五电容下极板，经过第十电容连接I路同相本振信号输出端，经过第十电阻作为Q路同相本振信号输出端。

本发明所述一种高数据率的毫米波超再生接收机，其优点在于，

（1）能够工作在高码元速率的情况

所述超再生振荡器SILO实现了快速起振与关闭，有效抑制了超再生接收机已有技术发明中棘手的残留问题，同时所述低噪声放大器LNA有较低的码间串扰，能够实现较高数据率的通信。

（2）具有较大的动态范围

所述低噪声放大器LNA可实现增益调节，且接收机本身具有较高灵敏度，接收机具有较大的动态范围，适用于更广泛的应用。

（3）本发明能够实现高阶数字调制

可以实现对幅度与相位信息的精确采样，同时具有较高的灵敏度，可实现QPSK、QAM等高阶数字调制，对高阶数字调制的支持也提高了本发明的通信速率。

（4）本发明能够防止接收机的频谱泄露

本发明在超再生振荡器SILO前加入了低噪声放大器LNA，不仅起到放大信号与提高动态范围的作用，还增大了隔离度，防止振荡器的振荡信号从天线发射出去。

（5）本发明结构相对简单且具有较强的灵活性

本发明可根据输入信号对淬灭信号Quench的频率、直流偏置进行调节，电路可以在不同的码元速率下工作，对于低码元速率的情况，电路具有极高增益。

附图说明

图1是现有技术中超再生振荡器SILO的结构示意图。

图2是本发明所述一种高数据率的毫米波超再生接收机的结构示意图；

图3是本发明所述低噪声放大器LNA的结构示意图；

图4是本发明所述超再生振荡器SILO的结构示意图；

图5是本发明所述IQ双路混频器Mixer的结构示意图；

图6是本发明所述中频放大器的结构示意图；

图7是本发明所述正交耦合器Hybrid的结构示意图。

图8是本发明所述一种高数据率的毫米波超再生接收机的瞬态仿真波形图。

附图标记：

RFin～射频输入信号、LO～本振输入信号、Iout～I路中频输出信号、Qout～Q路中频输出信号、Quench～淬灭信号、I+～I路同相本振信号、I-～I路反相本振信号、Q+～Q路同相本振信号、Q-～Q路反相本振信号；

LNA～低噪声放大器、SILO～超再生振荡器、Mixer～IQ双路混频器、Hybrid～正交耦合器、AMP1～第一中频放大器、AMP2～第二中频放大器；

R01-R10～第一电阻至第十电阻；

L1-L9～第一电感至第九电感；

C01-C11～第一电容至第十一电容；

N01-N22～第一NMOS管至第二十二NMOS管；

P01-P09～第一PMOS管至第九PMOS管；

B1～第一变压器、B2、第二变压器；

Vtune1～第一调谐电压、Vtune2～第二调谐电压；

Vbias1-Vbias3～第一偏置电压至第三偏置电压。

具体实施方式

如图2所示，本发明所述一种高数据率的毫米波超再生接收机，包括低噪声放大器LNA、超再生振荡器SILO、IQ双路混频器Mixer、第一中频放大器AMP1、第二中频放大器AMP2和正交耦合器Hybrid。

射频输入信号RFin连接至低噪声放大器LNA的信号输入端。低噪声放大器LNA的两相输出端分别连接至超再生振荡器SILO的两相输入端。所述正交耦合器Hybrid将本振输入信号LO耦合生成互相正交的IQ本振信号。所述的IQ双路混频器Mixer将超再生振荡器SILO输出的信号和正交耦合器Hybrid输出的IQ本振信号进行混频，得到I路中频信号并经第一中频放大器AMP1进行放大输出，以及得到Q路中频信号并经第二中频放大器AMP2进行放大输出。

本发明所述一种高数据率的毫米波超再生接收机核心模块是低噪声放大器LNA和超再生振荡器SILO。其中低噪声放大器在接收链路中发挥双重作用，一方面对接收的信号进行低噪声放大，另一方面通过自身的反向隔离作用防止超再生振荡器SILO频谱泄漏产生干扰。接收的毫米波信号经过低噪声放大器LNA的放大后，注入到超再生振荡器SILO并通过其进行超再生放大。在超再生振荡器SILO达到最大振幅前，通过外部淬灭信号Quench使其快速停振，为接收下一个码元做准备。淬灭信号Quench的开关频率需与码元速率同步，以实现对接收信号的正确解调。通过调节低噪声放大器的增益，增强接收机检测信号的动态范围：1)在接收信号功率较低时，使用高增益模式，提升注入信号的强度，实现超再生振荡器SILO的注入与信号放大功能；2)在接收信号功率较高时，使用低增益模式，避免因注入信号功率太高致使超再生振荡器SILO过早进入饱和状态，即达到最大振幅，导致对接收信号幅度信息检测能力的退化。在发射功率或通信距离发生变化的情况下，通过调节低噪声放大器增益，保持通信链路的稳定性与可靠性。

a、所述的低噪声放大器LNA结构如图3所示：主要包括四NMOS管、一电容、三电感和一输入巴伦。

第十一电容C11的一极板为信号输入端，另一极板分别通过第三电感L3外接第二偏置电压Vbias2和通过第四电感L4连接第八NMOS管N08的栅极。

VDD依次通过第一变压器B1的输入级、第七NMOS管N07、第八NMOS管N08和第五电感L5后接地，第七NMOS管N07的栅极连接VDD。

第一变压器B1的输出级一端为正相输出端，另一端为反相输出端，输出级还外接第一偏置电压Vbias1。

第二十二NMOS管N22的漏极与第九NMOS管N09的源极共点后连接同相输出端，第二十二NMOS管N22的源极与第九NMOS管N09的漏极共点后连接反相输出端，第二十二NMOS管N22的栅极与第九NMOS管N09的栅极共点后连接所述淬灭信号Quench。

所述低噪声放大器LNA是一种宽带、低码间串扰的可变增益放大器。本发明采用负载调节的方式实现增益调节与降低码间串扰。要让接收机能够实现高码元速率通信，所述低噪声放大器LNA需要减小码间串扰问题。本发明通过并联工作在线性区的NMOS来降低谐振腔Q值，实现快速的瞬态响应。为了不过多降低增益，本发明将码间串扰减小到不影响信号解调的程度。此线性区NMOS由淬灭信号Quench控制，因此其等效电阻是周期变化的：在码元中部，等效电阻大，低噪声放大器LNA输出信号幅度大，此时为超再生振荡器SILO灵敏度较高的区间，在码元前部与后部，等效电阻小，减小了信号残留。低噪声放大器LNA与超再生振荡器SILO共用淬灭信号Quench，此方法在不增加复杂度的情况下进一步降低了码间串扰的影响。通过调节此线性区NMOS淬灭信号Quench的直流偏置，可实现增益调节的效果。

采用共源共栅结构，可提供更高的隔离度，其由输入匹配网络、源退化电感、共源共栅极晶体管、变压器、对称NMOS开关组成。源退化电感与输入匹配网络提供了宽带阻抗匹配，共源共栅极晶体管需要选择较小的栅指宽度和合适的电流密度以减小噪声。变压器作为共源共栅极的负载。同时将单端信号转换为差分信号并提高了频率响应的带宽。并联在变压器次级线圈的NMOS对称开关起到调节增益以及减小码间串扰的作用，其栅极为控制端，由淬灭信号Quench控制，并有单独的偏置。当输入信号较小时，控制端偏置较小，NMOS对称开关等效电阻较大，电路具有较大的增益。为了减小码间串扰，电路偏置不能过小，其最小值将随着码元速率减小而减小。当输入信号较大时，控制端偏置较大，NMOS对称开关等效电阻较小，电路增益减小。防止后级电路饱和。受到与码元同步的淬灭信号Quench控制，NMOS对称开关等效电阻在一码元周期里是时变的，在码元中部输入信号电压幅度较大，这降低了低噪声放大器LNA的码间串扰。

为了防止输入信号过大导致超再生振荡器SILO进入饱和，需要在输入信号较大时降低低噪声放大器LNA增益，这样可以提高接收机能接收的输入信号功率的上限，提高了接收机的动态范围。此外，由于超再生振荡器SILO在低淬灭信号Quench频率与码元速率相同的情况下具有更大的增益，因此在低码元速率情况下超再生接收机更容易进入饱和，更加需要提高动态范围的办法。在应用上，可在不同码元速率情况下提高接收机动态范围，尤其是在码元速率相对低的工作状态。低噪声放大器LNA增益通过调节低噪声放大器LNA处淬灭信号Quench直流偏置来实现，该偏置与输入信号的关系是当输入信号较小时，淬灭信号Quench偏置较小，NMOS对称开关等效电阻较大，电路具有较大的增益。为了减小码间串扰，电路偏置不能过小，其最小值将随着码元速率减小而减小。当输入信号较大时，淬灭信号Quench偏置较大，NMOS对称开关等效电阻较小，电路增益减小，防止后级电路饱和。

b、所述的超再生振荡器SILO结构如图4所示：主要包括六NMOS管、两电容、两电感和两PMOS管。

第二NMOS管N02的栅极为同相输入端，第六NMOS管N06的栅极为反相输入端。

第三NMOS管N03的漏极为同相输出端，第四NMOS管N04的漏极为反相输出端。

第一NMOS管N01的源极连接第二NMOS管N02漏极，漏极连接同相输出端，栅极连接VDD。

第二NMOS管N02的源极接地。

第三NMOS管N03的源极接地、漏极经过第一电感L1连接VDD、栅极连接反相输出端。

第四NMOS管N04的源极接地、漏极经过第二电感L2连接VDD、栅极连接同相输出端。

第五NMOS管N05的源极连接第六NMOS管N06漏极，漏极连接反相输出端，栅极连接VDD。

第六NMOS管N06的源极接地。

第一PMOS管P01的源极和第二PMOS管P02的漏极共点后连接反相输出端，第一PMOS管P01的漏极和第二PMOS管P02的源极共点后连接同相输出端，栅极共点后连接所述淬灭信号Quench。

同相输出端经过第一电容C01外接第一调谐电压Vtune1，反相输出端经过第二电容C02外接第一调谐电压Vtune1。

所述超再生振荡器SILO是超再生接收机的核心，区别于现有技术，本发明的超再生振荡器SILO采用交叉耦合结构，不再采用尾电流控制，而是在振荡器输出节点间并联由淬灭信号Quench控制的对称PMOS组成的MOS开关，避免了超再生接收机每次打开和关闭振荡器时，尾电流源晶体管的栅极与地之间的寄生电容必须完成充电和放电的问题。这一改进可提高超再生振荡器SILO起振与停振速度，以减小残留现象的影响，因而可以实现更高的开关速率。在所述超再生振荡器SILO中，信号由一对差分共源共栅极电路注入谐振腔，结合由淬灭信号Quench控制的MOS开关，实现超再生放大。为了调节振荡器的工作频率，在振荡器输出节点间并联了变容器。

c、所述的IQ双路混频器Mixer结构如图5所示：主要包括十NMOS管、四电感和四电阻。

第十NMOS管N10和第十二NMOS管N12的漏极共点为I路反相输出端，经过第一电阻R01后连接VDD。

第十一NMOS管N11和第十三NMOS管N13的漏极共点为I路同相输出端，经过第二电阻R02后连接VDD。

第十四NMOS管N14和第十六NMOS管N16的漏极共点为Q路反相输出端，经过第三电阻R03后连接VDD，

第十五NMOS管N15和第十七NMOS管N17的漏极共点为Q路同相输出端，经过第四电阻R04后连接VDD。

第十NMOS管N10、第十一NMOS管N11、第十四NMOS管N14和第十五NMOS管N15的源极共点后依次经过第六电感L6、第十八NMOS管N18和第八电感L8后接地。第十八NMOS管N18的栅极作为IQ双路混频器的同相输入端，连接于所述超再生振荡器的同相输出端。

第十二NMOS管N12、第十三NMOS管N13、第十六NMOS管N16和第十七NMOS管N17的源极共点后依次经过第七电感L7、第十九NMOS管N19和第九电感L9后接地。第十九NMOS管N19的栅极作为IQ双路混频器的反相输入端，连接于所述超再生振荡器的反相输出端。

第十NMOS管N10和第十三NMOS管N13的栅极共点连接正交耦合器Hybrid的Q路反相本振信号输出端。

第十一NMOS管N11和第十二NMOS管N12的栅极共点连接正交耦合器Hybrid的Q路同相本振信号输出端。

第十四NMOS管N14和第十七NMOS管N17的栅极共点连接正交耦合器Hybrid的I路反相本振信号输出端。

第十五NMOS管N15和第十六NMOS管N16的栅极共点连接正交耦合器Hybrid的I路同相本振信号输出端。

所述IQ双路混频器Mixer为共用跨导管的IQ双平衡混频器，通过在跨导管与开关管间加入峰化电感以及在两跨导管源极加入源退化电感提高增益和线性度，以实现高级数字调制信号的解调。IQ双路混频器Mixer的负载为电阻负载，有助于在较低电源电压是实现更高的线性度和带宽。IQ两路混频器的正交本振信号由正交耦合器Hybrid产生，本振频率与射频信号频率一致，与超再生振荡器SILO放大的射频信号混频后，产生差分的零中频信号。

d、所述的第一中频放大器AMP1和第二中频放大器AMP2结构相同，其中任一中频放大器结构如图6所示：主要包括两电阻、三PMOS管和两NMOS管。

VDD依次经过第三PMOS管P03、第二十NMOS管N20后接地。

VDD依次经过第四PMOS管P04、第二十一NMOS管N21后接地。

VDD依次经过第五PMOS管P05、第六电阻R06后接地。

第三PMOS管P03和第四PMOS管P04栅极共点后连接第二十NMOS管N20的漏极。

第五PMOS管P05的栅极连接第二十一NMOS管N21的漏极。第五电阻R05并联在第二十一NMOS管N21的源漏两端。

第二十NMOS管N20的栅极为同相输入端，第二十一NMOS管N21的栅极为反相输入端。

IQ双路混频器Mixer与中频放大器间的连接无隔直电容，中频放大器的偏置由混频器的输出提供。中频放大器使用有源电流镜电路将差分信号转换为单端信号。

e、所述的正交耦合器Hybrid结构如图6所示：主要包括四PMOS管、四电阻、八电容和一输入巴伦。

第二变压器B2的输入级并联在本振输入信号与地之间，输出级一端分别连接第六PMOS管P06漏极、第三电容C03上极板、第七PMOS管P07漏极和第四电容C04上极板，输出级另一端分别连接第八PMOS管P08漏极、第五电容C05上极板、第九PMOS管P09漏极和第六电容C06上极板。输出级还外接第三偏置电压Vbias3。

第六PMOS管P06、第七PMOS管P07、第八PMOS管P08和第九PMOS管P09的栅极共点后外接第二调谐电压Vtune2。

第六PMOS管P06源极分三条支路：连接第六电容C06下极板，经过第七电容C07连接Q路反相本振信号输出端，经过第七电阻R07作为I路同相本振信号输出端。

第七PMOS管P07源极分三条支路：连接第三电容C03下极板，经过第八电容C08连接I路反相本振信号输出端，经过第八电阻R08作为Q路反相本振信号输出端。

第八PMOS管P08源极分三条支路：连接第四电容C04下极板，经过第九电容C09连接Q路同相本振信号输出端，经过第九电阻R09作为I路反相本振信号输出端。

第九PMOS管P09源极分三条支路：连接第五电容C05下极板，经过第十电容C10连接I路同相本振信号输出端，经过第十电阻R10作为Q路同相本振信号输出端。

所述正交耦合器Hybrid通过电阻电容多相位滤波器实现，通过尾电流源M3的偏置来控制其等效电阻，从而调节耦合器的相位差。在合适的偏置下，耦合器能够产生与输入本振频率相同，幅度大小接近且正交的IQ两路本振信号。

本实施例中，将零中频正交解调发明应用于超再生接收机，各部分信号的时域关系的简单模型如下：

射频输入信号RFin：

其中

与

分别为其幅度信号与相位信息，这里

=60GHz，与超再生振荡器SILO自由振荡频率一致。

淬灭信号Quench：

其中

、

与

分别表示淬灭信号Quench的幅度、频率与初始相位。

超再生振荡器SILO输出信号：

其中

、

分别表示单位信号包络、超再生增益。需要注意

在输入信号较小时才可以代替电路增益，此时超再生电路工作在线性模式。

将

表示为正交的两路信号：

IQ混频器本振信号：

其中

为本振信号幅度。相比本振信号变换慢，由ENV(t)表示的信号包络变换较慢，在准静态的近似下可得到混频器输出的中频信号:

其中

为混频器增益。上述两式说明，本发明超再生接收机的输出波形为原始IQ信号与超再生振荡器SILO包络的乘积。系统仿真瞬态波形如图8所示，其中曲线从上至下分别对应为：射频输入信号RFin、低噪声放大器LNA输出信号Vout of LNA、超再生振荡器SILO输出信号Vout of SILO、本振输入信号LO、I路基带信号I_baseband、I路中频输出信号I_out、Q路基带信号Q_baseband、Q路中频输出信号Q_out。

传统超再生振荡器SILO电路如图1所示，由负阻晶体管，直接注入晶体管，电感以及尾电流源M3组成，其相当于在常规LC振荡器的基础上加入尾电流源M3来控制起振与停止振荡，并在信号输出端口向谐振器注入信号。控制尾电流源M3的信号可以是正弦波或其它波形，需与码元速率同步。当尾电流源M3栅极上的电压较大时，通过负阻晶体管的电流较大，其提供的负阻抗也较大，电路起振，对输入信号进行采样；当尾电流源M3栅极上的电压较小时，流过负阻晶体管的电流较小，其提供的负阻抗也较小，振荡器不能维持振荡，振荡幅度减小。

超再生振荡器SILO作为一种动态电路，其建立的振荡波形与电路初始状态有关，起关键作用的是注入信号的相位与幅度。注入信号与振荡器自由振荡频率接近时，振荡器可以工作在注入锁定的状态下，即振荡频率与注入信号的频率一致。事实上，振荡器输出信号与输入信号维持恒定相位差，这是超再生放大器允许相关调制解调的基础条件。振荡器振荡的幅度与注入信号的大小有关，注入信号越大，振荡器起振越快，在相同的时间内能够达到更大的摆幅。若注入信号过大或振荡开启时间过长，振荡器将达到最大摆幅，此时超再生振荡器SILO工作在饱和模式。传统超再生振荡器SILO不适用于高数据率的超再生接收机，其主要的原因是其不能提供足够小的阻抗使电路快速停止振荡，时间常数较大。若码元速率较大，将受到残留问题的严重影响，即前一码元信号残留叠加在后续码元上，中频输出端表现为码间串扰，电路无法正常工作。

而本发明所述超再生振荡器SILO电路如图4所示，其中第一NMOS管N01结合第二NMOS管N02，以及第五NMOS管N05结合第六NMOS管N06分别组成注入共源共栅极晶体管，第三NMOS管N03和第四NMOS管N04分别为振荡器的负阻晶体管，第一PMOS管P01和第二PMOS管P02组成PMOS对称开关。经过低噪声放大器LNA放大的射频信号连接至注入共源共栅极，将射频信号转换成电流信号并注入谐振腔。相比于共源极，共源共栅极进一步提高了隔离度，并提高了增益。电路不再采用尾电流开关的方式控制振荡器的起振与熄灭，而是在交叉耦合振荡器的谐振腔处并联所述PMOS对称开关。淬灭信号Quench处于高电压时，其等效电阻较大，电路起振，放大注入的射频信号。相反，淬灭信号Quench处于低电压时，其等效电阻较小，电路快速停止振荡，信号衰减，准备放大下一码元信号。

特别提出，本发明超再生振荡器SILO的采用PMOS对称开关，而所述低噪声放大器LNA采用NMOS对称开关，使得超再生振荡器SILO的高灵敏度区间将出现在低噪声放大器LNA输出摆幅较大的范围内。相比于采用尾电流开关控制，使用PMOS对称开关大幅减小了电路停止振荡时谐振器的等效并联阻抗，使得信号快速衰减。所述超再生振荡器SILO可通调节第一电容C01和第二电容C02的控制端电压来调节振荡器的中心频率。

IQ双路混频器Mixer中，第十八NMOS管N18和第十九NMOS管N19为跨导管，第十NMOS管N10至第十七NMOS管N17为开关管，第六电感L6和第七电感L7为峰化电感，第八电感L8和第九电感L9为源退化电感，第一电阻R01至第四电阻R04为负载电阻。跨导管工作在饱和区，将输入信号电压转换成电流信号，本振信号通过开关管对电流信号进行调制，产生中频电流，负载电阻将中频电流转换为中频电压。通过共用跨导管，本发明只需要一个IQ双路混频器Mixer就可以实现IQ两路中频信号的产生。相比于使用独立的IQ两路混频器，本发明减小了功耗。引入的峰化电感可在射频频带内与寄生电容谐振，提高电路增益与噪声性能，而引入源退化电感可提高混频器的线性度。传统设计中，在较低的电源电压下如采用PMOS作为混频器负载，较大尺寸的晶体管才能使得混频器正常工作，较大的电容将减小中频带宽。本发明采用电阻作为负载，在实现较大增益的同时避免的带宽的减小，并提高了电路在低电源电压下的可靠性。

中频放大器如图6所示，由有源电流镜与PMOS共源放大器组成，其中有源电流镜将差分信号转换成单端信号，有源电流镜输入晶体管的偏置由所述IQ双路混频器Mixer输出提供，不需隔直电容，以实现零中频信号的放大。类似的，中频放大器中PMOS共源极放大器栅极的偏置由有源电流镜输出提供，这需要在有源电流镜电路中选择合适的PMOS尺寸，在本实施例中给出一个较为理想的比值：有源电流镜的P型晶体管与N型晶体管宽度比例为1.2:1。根据公知常识可知，第三PMOS管P03、第四PMOS管P04、第二十NMOS管N20和第二十一NMOS管N21共同组成所述有源电流镜，第五PMOS管P05为PMOS共源极放大器。

正交耦合器Hybrid如图7所示，其由输入巴伦，多相位滤波器组成。本振信号从巴伦的输入端输入，经其转换为差分的本振信号。输入巴伦的输出端与多相位滤波器的输入端连接，所述多相位滤波器由两级RC型滤波器组成，其中第二级采用固定的电阻与电容。而第一级采用工作在线性区的NMOS代替电阻，并利用其等效电阻随栅极电压变化的特点调节其阻值，起到调节多相位滤波器工作频点的作用。此外，相比单级多相位滤波器，采用两级多相位滤波器可以减小正交本振信号的幅度与相位失配。

对于本领域的技术人员来说，可根据以上描述的技术发明以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (10)

1.一种高数据率的毫米波超再生接收机，包括依次电性连接的低噪声放大器、超再生振荡器、IQ双路混频器和两并行中频放大器，还包括用于对所述IQ双路混频器提供正交本振信号的正交耦合器；

其特征在于，

所述低噪声放大器输入端连接射频输入信号；

所述超再生振荡器采用交叉耦合振荡结构，且在谐振腔处并联对称MOS管开关，所述对称MOS管开关由淬灭信号控制；

所述淬灭信号与输入的射频信号码元频率相同。

2.根据权利要求1所述一种高数据率的毫米波超再生接收机，其特征在于，所述交叉耦合振荡结构的两相输出端分别通过调谐电容外接第一调谐电压。

3.根据权利要求2所述一种高数据率的毫米波超再生接收机，其特征在于，调谐电容为可变电容。

4.根据权利要求1所述一种高数据率的毫米波超再生接收机，其特征在于，所述低噪声放大器与所述超再生振荡器共用一淬灭信号。

5.根据权利要求1所述一种高数据率的毫米波超再生接收机，其特征在于，所述低噪声放大器包括四NMOS管、一电容、三电感和一输入巴伦；

第十一电容的一极板为信号输入端，另一极板分别通过第三电感外接第二偏置电压和通过第四电感连接第八NMOS管的栅极；

VDD依次通过第一变压器的输入级、第七NMOS管、第八NMOS管和第五电感后接地，第七NMOS管的栅极连接VDD；

第一变压器的输出级一端为正相输出端，另一端为反相输出端，输出级还外接第一偏置电压；

第二十二NMOS管的漏极与第九NMOS管的源极共点后连接同相输出端，第二十二NMOS管的源极与第九NMOS管的漏极共点后连接反相输出端，第二十二NMOS管的栅极与第九NMOS管的栅极共点后连接所述淬灭信号。

6.根据权利要求1所述一种高数据率的毫米波超再生接收机，其特征在于，所述超再生振荡器包括六NMOS管、两电容、两电感和两PMOS管；

第二NMOS管的栅极为同相输入端，第六NMOS管的栅极为反相输入端；

第三NMOS管的漏极为同相输出端，第四NMOS管的漏极为反相输出端；

第一NMOS管的源极连接第二NMOS管漏极，漏极连接同相输出端，栅极连接VDD；

第二NMOS管的源极接地；

第三NMOS管的源极接地、漏极经过第一电感连接VDD、栅极连接反相输出端；

第四NMOS管的源极接地、漏极经过第二电感连接VDD、栅极连接同相输出端；

第五NMOS管的源极连接第六NMOS管漏极，漏极连接反相输出端，栅极连接VDD；

第六NMOS管的源极接地；

第一PMOS管的源极和第二PMOS管的漏极共点后连接反相输出端，第一PMOS管的漏极和第二PMOS管的源极共点后连接同相输出端，栅极共点后连接所述淬灭信号；

同相输出端经过第一电容外接第一调谐电压，反相输出端经过第二电容外接第一调谐电压。

7.根据权利要求1所述一种高数据率的毫米波超再生接收机，其特征在于，所述IQ双路混频器包括十NMOS管、四电感和四电阻；

第十NMOS管和第十二NMOS管的漏极共点为I路反相输出端，经过第一电阻后连接VDD；

第十一NMOS管和第十三NMOS管的漏极共点为I路同相输出端，经过第二电阻后连接VDD；

第十四NMOS管和第十六NMOS管的漏极共点为Q路反相输出端，经过第三电阻后连接VDD，

第十五NMOS管和第十七NMOS管的漏极共点为Q路同相输出端，经过第四电阻后连接VDD；

第十NMOS管、第十一NMOS管、第十四NMOS管和第十五NMOS管的源极共点后依次经过第六电感、第十八NMOS管和第八电感后接地；第十八NMOS管的栅极作为IQ双路混频器的同相输入端，连接于所述超再生振荡器的同相输出端；

第十二NMOS管、第十三NMOS管、第十六NMOS管和第十七NMOS管的源极共点后依次经过第七电感、第十九NMOS管和第九电感后接地；第十九NMOS管的栅极作为IQ双路混频器的反相输入端，连接于所述超再生振荡器的反相输出端；

第十NMOS管和第十三NMOS管的栅极共点连接正交耦合器的Q路反相本振信号输出端；

第十一NMOS管和第十二NMOS管的栅极共点连接正交耦合器的Q路同相本振信号输出端；

第十四NMOS管和第十七NMOS管的栅极共点连接正交耦合器的I路反相本振信号输出端；

第十五NMOS管和第十六NMOS管的栅极共点连接正交耦合器的I路同相本振信号输出端。

8.根据权利要求1所述一种高数据率的毫米波超再生接收机，其特征在于，所述两并行中频放大器结构相同，分别包括两电阻、三PMOS管和两NMOS管；

VDD依次经过第三PMOS管、第二十NMOS管后接地；

VDD依次经过第四PMOS管、第二十一NMOS管后接地；

VDD依次经过第五PMOS管、第六电阻后接地；

第三PMOS管和第四PMOS管栅极共点后连接第二十NMOS管的漏极；

第五PMOS管的栅极连接第二十一NMOS管的漏极；第五电阻并联在第二十一NMOS管的源漏两端；

第二十NMOS管的栅极为同相输入端，第二十一NMOS管的栅极为反相输入端。

9.根据权利要求8所述一种高数据率的毫米波超再生接收机，其特征在于，第三PMOS管与第二十NMOS管的宽度比例以及第四PMOS管与第二十一NMOS管的宽度比例均为1.2:1。

10.根据权利要求1所述一种高数据率的毫米波超再生接收机，其特征在于，所述正交耦合器包括四PMOS管、四电阻、八电容和一输入巴伦；

第二变压器的输入级并联在本振输入信号与地之间，输出级一端分别连接第六PMOS管漏极、第三电容上极板、第七PMOS管漏极和第四电容上极板，输出级另一端分别连接第八PMOS管漏极、第五电容上极板、第九PMOS管漏极和第六电容上极板；输出级还外接第三偏置电压；

第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管的栅极共点后外接第二调谐电压；

第六PMOS管源极分三条支路：连接第六电容下极板，经过第七电容连接Q路反相本振信号输出端，经过第七电阻作为I路同相本振信号输出端；

第七PMOS管源极分三条支路：连接第三电容下极板，经过第八电容连接I路反相本振信号输出端，经过第八电阻作为Q路反相本振信号输出端；

第八PMOS管源极分三条支路：连接第四电容下极板，经过第九电容连接Q路同相本振信号输出端，经过第九电阻作为I路反相本振信号输出端；

第九PMOS管源极分三条支路：连接第五电容下极板，经过第十电容连接I路同相本振信号输出端，经过第十电阻作为Q路同相本振信号输出端。

Images