CN113990986A - 垂直结构的微型发光二极管芯片及其制备方法 - Google Patents
垂直结构的微型发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN113990986A CN113990986A CN202111154723.3A CN202111154723A CN113990986A CN 113990986 A CN113990986 A CN 113990986A CN 202111154723 A CN202111154723 A CN 202111154723A CN 113990986 A CN113990986 A CN 113990986A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon oxide
- transparent conductive
- conductive film
- film layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 175
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 142
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 238000001039 wet etching Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 80
- 230000008021 deposition Effects 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000000872 buffer Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 22
- 239000000243 solution Substances 0.000 description 15
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了垂直结构的微型发光二极管芯片及其制备方法，属于发光二极管制作领域。先在透明导电膜层上正常依次生长一层第一氧化硅层，在第一氧化硅层上涂覆一层光刻胶并图形化，干法刻蚀配合湿法腐蚀依次得到面积依次减小的第二氧化硅层、氧化硅掩膜层，灵活控制由第二氧化硅层腐蚀得到的氧化硅掩膜层的尺寸。去除未被氧化硅掩膜层覆盖的透明导电膜层，得到尺寸较小的透明导电层。干法刻蚀配合湿法腐蚀得到的氧化硅掩膜层可以有效控制透明导电层加工图形的尺寸，成本较低且可以保证最终得到的透明导电层的稳定制备。能够降低微型发光二极管的制备成本并提高微型发光二极管的成品率。
Description
技术领域
本发明涉及发光二极管制作领域，特别涉及垂直结构的微型发光二极管芯片及其制备方法。
背景技术
发光二极管是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源。微型发光二极管是指边长在10～100微米的超小发光二极管，常应用于需要较高分辨率、高对比度的发光设备中。垂直结构的微型发光二极管芯片则是制备微型发光二极管的基础设备，垂直结构的微型发光二极管芯片包括外延片与p、n电极，外延片包括支撑衬底及依次层叠在支撑衬底上的n型层、发光层、p型层与透明导电层，p型层的边缘具有延伸至n型层的环形凹槽，透明导电层位于p型层上且透明导电层在支撑衬底上的正投影面积小于p型层在支撑衬底上的正投影面积，p电极与n电极分别连通至透明导电层与n型层。
由于微型发光二极管本身的面积较小，在p型层上覆盖的透明导电层的体积更小，在制备透明导电层的过程中需要使用分辨率非常高的光刻机来进行透明导电层的制备，而光刻机的价格会随着精度的提高快速的上升，光刻机的购买成本以及光刻机的使用成本的提高会大幅度提高微型发光二极管芯片制备成本，且处理不当也容易造成得到的微型发光二极管难以使用。
发明内容
本公开实施例提供了垂直结构的微型发光二极管芯片及其制备方法，能够降低微型发光二极管的制备成本并提高微型发光二极管的成品率。所述技术方案如下：
本公开实施例提供了一种垂直结构的微型发光二极管芯片，所述垂直结构的微型发光二极管芯片的制备方法包括：
提供微型发光二极管外延片，所述外延片包括支撑衬底及依次层叠在所述支撑衬底上的n型层、发光层、p型层与透明导电膜层，所述透明导电膜层覆盖所述p型层远离所述衬底的表面；
在所述透明导电膜层上生长第一氧化硅层；
在所述第一氧化硅层远离所述支撑衬底的一面涂覆光刻胶；
干法刻蚀所述第一氧化硅层得到柱状的第二氧化硅层，所述第二氧化硅层在所述支撑衬底的正投影面积小于所述第一氧化硅层在所述支撑衬底的正投影面积；
湿法腐蚀所述第二氧化硅层并使所述第二氧化硅层的直径减小，以得到氧化硅掩膜层；
去除所述光刻胶；
去除未被所述氧化硅掩膜层覆盖的透明导电膜层，得到透明导电层；
刻蚀未被所述氧化硅掩膜覆盖的p型层并延伸至所述n型层，得到由所述p型层延伸至所述n型层的环形凹槽图形；
去除覆盖所述透明导电层的远离所述衬底的表面的所述氧化硅掩膜层；
去除所述支撑衬底后，在所述n型层远离所述p型层的一面形成n电极。
可选地，随着所述第一氧化硅层的沉积厚度的增加，所述第一氧化硅层的沉积温度逐渐增加。
可选地，所述第一氧化硅层的沉积温度的温度阶梯型增加，且所述第一氧化硅层的沉积厚度每增长0.5～0.7um，所述沉积温度增加25度。
可选地，所述第二氧化硅层的半径为3.8～7.2um，所述氧化硅掩膜层的半径为1.8～5.2。
可选地，所述透明导电膜层的材料包括氧化铟锡，在所述透明导电膜层的生长过程中，所述透明导电膜层的沉积速率为1.0～1.5埃/秒。
可选地，所述去除未被所述氧化硅掩膜层覆盖的透明导电膜层，得到透明导电层，包括：
湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层，直至未被所述氧化硅掩膜层覆盖的所述透明导电膜层变成较薄的颗粒状透明导电材料；
等离子刻蚀粗化覆盖有所述颗粒状透明导电材料的区域以粗化所述p型层远离所述衬底的表面。
可选地，所述湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层的腐蚀溶液中酸的体积比浓度为1/10～1/5，湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层的时长为2～3min。
可选地，湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层的腐蚀溶液包括HF、水与缓冲液。
可选地，所述垂直结构的微型发光二极管芯片的制备方法还包括：
去除覆盖所述透明导电层的远离所述衬底的表面的所述氧化硅掩膜层之后；去除所述支撑衬底前，
在所述外延片的表面形成钝化膜层；
湿法腐蚀覆盖所述透明导电层的所述钝化膜层以暴露所述透明导电层，并得到钝化层。
可选地，所述n电极包括依次层叠的第三Cr子层、第二Al子层、第四Cr子层、第二Au子层与InSn子层。
本公开实施例提供的技术方案带来的有益效果是：
制备透明导电层时，提供微型发光二极管外延片，外延片包括支撑衬底及依次层叠在支撑衬底上的n型层、发光层、p型层与透明导电膜层，透明导电膜层覆盖p型层远离衬底的表面，先在透明导电膜层上正常依次生长一层第一氧化硅层，在第一氧化硅层上涂覆一层光刻胶并图形化，得到直径较大的柱状光刻胶图形，然后光刻胶不去除的情况下，干法刻蚀第一氧化硅层，初步减小第一氧化硅层的面积与体积，得到面积与体积较小的第二氧化硅层。再通过湿法腐蚀第二氧化硅层，从而得到直径更小的氧化硅掩膜层，可以灵活控制由第二氧化硅层腐蚀得到的氧化硅掩膜层的尺寸。然后去除光刻胶，利于氧化硅掩膜层作为掩膜进一步去除未被氧化硅掩膜层覆盖的透明导电膜层，得到尺寸较小的透明导电层，且透明导电层的外周壁与p型层远离衬底的表面之间形成台阶。不需要使用价格非常昂贵的光刻机来进行透明导电层的制备。干法刻蚀配合湿法腐蚀得到的氧化硅掩膜层可以有效控制透明导电层加工图形的尺寸，成本较低且可以保证最终得到的透明导电层的稳定制备。能够降低微型发光二极管的制备成本并提高微型发光二极管的成品率。刻蚀未被氧化硅掩膜覆盖的p型层并延伸至n型层，得到由p型层延伸至n型层的环形凹槽图形，则可以便于后续钝化层的附着与制备。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种垂直结构的微型发光二极管芯片及其制备方法流程图；
图2～图4是本公开实施例提供的微型发光二极管芯片的制备过程示意图；
图5是本公开实施例提供的微型发光二极管芯片的透明导电层制备过程示意图；
图6是本公开实施例提供的另一种微型发光二极管芯片的制备方法流程图；
图7是本公开实施例提供的垂直结构的微型发光二极管芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种垂直结构的微型发光二极管芯片及其制备方法流程图，参考图1可知，本公开实施例提供了一种垂直结构的微型发光二极管芯片，垂直结构的微型发光二极管芯片的制备方法包括：
S101：提供微型发光二极管外延片，外延片包括支撑衬底及依次层叠在支撑衬底上的n型层、发光层、p型层与透明导电膜层，透明导电膜层覆盖p型层远离衬底的表面。
S102：在透明导电膜层上生长第一氧化硅层。
S103：在第一氧化硅层远离支撑衬底的一面涂覆光刻胶。
S104：干法刻蚀第一氧化硅层得到柱状的第二氧化硅层，第二氧化硅层在支撑衬底的正投影面积小于第一氧化硅层在支撑衬底的正投影面积。
S105：湿法腐蚀第二氧化硅层并使第二氧化硅层的直径减小，以得到氧化硅掩膜层。
S106：去除光刻胶。
S107：去除未被氧化硅掩膜层覆盖的透明导电膜层，得到透明导电层。
S108：刻蚀未被氧化硅掩膜覆盖的p型层并延伸至n型层，得到由p型层延伸至n型层的环形凹槽图形。
S109：去除覆盖透明导电层的远离衬底的表面的氧化硅掩膜层。
S110：去除支撑衬底后，在n型层远离p型层的一面形成n电极。
制备透明导电层时，提供微型发光二极管外延片，外延片包括支撑衬底及依次层叠在支撑衬底上的n型层、发光层、p型层与透明导电膜层，透明导电膜层覆盖p型层远离衬底的表面，先在透明导电膜层上正常依次生长一层第一氧化硅层，在第一氧化硅层上涂覆一层光刻胶并图形化，得到直径较大的柱状光刻胶图形，然后光刻胶不去除的情况下，干法刻蚀第一氧化硅层，初步减小第一氧化硅层的面积与体积，得到面积与体积较小的第二氧化硅层。再通过湿法腐蚀第二氧化硅层，从而得到直径更小的氧化硅掩膜层，可以灵活控制由第二氧化硅层腐蚀得到的氧化硅掩膜层的尺寸。然后去除光刻胶，利于氧化硅掩膜层作为掩膜进一步去除未被氧化硅掩膜层覆盖的透明导电膜层，得到尺寸较小的透明导电层，且透明导电层的外周壁与p型层远离衬底的表面之间形成台阶。不需要使用价格非常昂贵的光刻机来进行透明导电层的制备。干法刻蚀配合湿法腐蚀得到的氧化硅掩膜层可以有效控制透明导电层加工图形的尺寸，成本较低且可以保证最终得到的透明导电层的稳定制备。能够降低微型发光二极管的制备成本并提高微型发光二极管的成品率。刻蚀未被氧化硅掩膜覆盖的p型层并延伸至n型层，得到由p型层延伸至n型层的环形凹槽图形，则可以便于后续钝化层的附着与制备。
需要说明的是，柱状的第二氧化硅层的轴线垂直于支撑衬底的表面，氧化硅掩膜层同样为柱状且轴线垂直于支撑衬底的表面。支撑衬底的表面为支撑衬底的用于层叠n型层的面。本公开中所提到的依次层叠的方向均为由支撑衬底指向p型层的方向上。本公开中所涉及到的结构的厚度均指该结构在垂直于支撑衬底的表面的方向上的厚度。本公开中所提供的实现方式中，透明导电层可用于走线连接p电极。
可选地，步骤S105中，湿法腐蚀第二氧化硅层并使第二氧化硅层的直径减小，包括：将腐蚀溶液旋涂在第二氧化硅层的周壁上，以使第二氧化硅层的直径减小。易于实现。
示例性地，腐蚀溶液可包括HF、水与缓冲液。能够保证对第二氧化硅层的稳定腐蚀。
可选地，腐蚀溶液的腐蚀时间为2～3min。
腐蚀溶液的腐蚀时间在以上范围内，可以实现对第二氧化硅层的充分腐蚀。
为便于理解，此处提供图2～图4，图2～图4是本公开实施例提供的微型发光二极管芯片的制备过程示意图，参考图2～图4，可知支撑衬底11上依次层叠有n型层12、发光层13与p型层14，图2中p型层上生长有第一氧化硅层100，图3中第一氧化硅层100经过干法刻蚀得到第二氧化硅层200，图4中第二氧化硅层200经过湿法腐蚀得到氧化硅掩膜层300。图2～图4中还显示了光刻胶400，在制备氧化硅掩膜层300的过程中，光刻胶400并未去除以对氧化硅掩膜层300的表面进行保护。图2中还显示了透明导电膜层600与支撑衬底11。
可选地，第二氧化硅层的半径为3.8～7.2um，氧化硅掩膜层的半径为1.8～5.2。
第二氧化硅层的半径与氧化硅掩膜层的半径在以上范围内，可以控制所使用的光刻机的使用成本较为合理，氧化硅掩膜层的半径在以上范围内，可以保证得到的电极孔以及p电极的尺寸较为合理，且p电极也不会遮挡较多的光线，提高微型发光二极管的出光率。
示例性地，第二氧化硅层与氧化硅掩膜层的厚度均为2～3um。可以保证得到的电极孔以及透明导电层的质量较好。
图6是本公开实施例提供的另一种微型发光二极管芯片的制备方法流程图，参考图6可知，垂直结构的微型发光二极管芯片的制备方法还可包括：
S201：提供微型发光二极管外延片，外延片包括支撑衬底及依次层叠在支撑衬底上的n型层、发光层、p型层与透明导电膜层，透明导电膜层覆盖p型层远离衬底的表面。
步骤S201可包括，提供一支撑衬底；在支撑衬底上依次生长n型层、发光层、p型层与透明导电膜层，以得到外延片。可以便于外延片的获取。
在本公开所提供的一种实现方式中，支撑衬底可为蓝宝石衬底。便于或缺且透光率较高。
示例性地，在支撑衬底上生长n型层之前，步骤S201还可包括：在氢气气氛下，处理支撑衬底表面的时长为6～10min。
示例性地，处理支撑衬底表面时，反应腔的温度可为1000～1200℃，反应腔的压力可为200～500Torr。
示例性地，n型层、发光层及p型层均可采用氮化镓材料进行制备。便于制备且应用较广。
可选地，n型层、发光层及p型层均可采用氮化镓材料制备的前提下，各层的生长温度及生长压力的范围可分别为750～1100℃。
在本公开所提供的其他实现方式中，n型层、发光层及p型层也可采用铝镓砷或铝镓铟磷作为主要材料进行制备，本公开对此不做限制。
需要说明的是，在本公开实施例中，采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)设备实现发光二极管的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为N源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂。
示例性地，透明导电膜层的材料为氧化铟锡，透明导电膜层可通过物理气相沉积的方式进行生长。可以得到质量较好的透明导电膜层，以保证后续得到的透明导电层的质量较好。
可选地，透明导电膜层的沉积温度与沉积压力可分别为250～350℃、1e-4Torr～2e-4Torr。能够提高得到的透明导电膜层的质量。
示例性地，透明导电膜层的材料包括氧化铟锡，在透明导电膜层的生长过程中，透明导电膜层的沉积速率为1.0～1.5埃/秒。
在透明导电膜层的材料包括氧化铟锡的前提下，透明导电膜层的沉积速率在以上范围，可以控制得到的透明导电膜层的颗粒较大，后续处理时，可以在p型层的表面残留较大的氧化铟锡的颗粒，提高透明导电层的表面粗糙度，增加出光并提高与钝化层的粘合度。
S202：在透明导电膜层上生长第一氧化硅层。
示例性地，第一氧化硅层采用物理气相沉积的方式进行生长。能够得到质量较好的第一氧化硅层。
步骤S202中，第一氧化硅层的沉积温度的范围为200～300℃，第一氧化硅层的沉积压力的范围为1e-3Torr～5e-3Torr。
第一氧化硅层的沉积温度与沉积压力分别在以上范围内，可以提高最终得到的第一氧化硅层的质量，以提高最终得到的氧化硅掩膜层的质量，提高p电极的质量。
示例性地，随着所述第一氧化硅层的沉积厚度的增加，所述第一氧化硅层的沉积温度逐渐增加。
第一氧化硅层的沉积温度随第一氧化硅层的沉积厚度的增加而增加，可以使得第一氧化硅层的密度在由支撑衬底指向p型层的方向上减小，控制后续第一氧化硅层在进行腐蚀时，第一氧化硅层远离支撑衬底的一面更容易被腐蚀，抵消腐蚀溶液受重力影响累积在第一氧化硅层下方导致下方腐蚀效率的增加，使得最终得到的第一氧化硅层的周壁的垂直度较高。得到的电极孔的形状较好。
可选地，第一氧化硅层的沉积温度的温度阶梯型增加，且第一氧化硅层的沉积厚度每增长0.5～0.7um，沉积温度增加25度。
腐蚀溶液的温度每间隔以上范围内的沉积厚度则增加一次，可以保证腐蚀溶液对第二氧化硅层进行了充分的腐蚀，且腐蚀时间较为合理，也不会出现对第二氧化硅层过度腐蚀的情况，提高最终得到的发光二极管芯片的质量。
S203：在第一氧化硅层远离支撑衬底的一面涂覆光刻胶。
需要说明的是，步骤S203中，涂覆的光刻胶依次经过了曝光与显影的操作。保证光刻胶处于固化装填。
本公开所提供的实现方式中，光刻胶可为正胶或者负胶。本公开对此不做限制。
S204：干法刻蚀第一氧化硅层得到柱状的第二氧化硅层，第二氧化硅层在支撑衬底的正投影面积小于第一氧化硅层在支撑衬底的正投影面积。
步骤S204中，干法刻蚀可通过等离子体刻蚀实现。得到的第二氧化硅层的质量较好。
S205：湿法腐蚀第二氧化硅层并使第二氧化硅层的直径减小，以得到氧化硅掩膜层。
步骤S205可参考图1中所示的步骤S105，因此此处不再赘述。
S206：去除光刻胶。
光刻胶可通过溶液溶解去除。
S207：去除未被氧化硅掩膜层覆盖的透明导电膜层，得到透明导电层。
可选地，去除未被氧化硅掩膜层覆盖的透明导电膜层，得到透明导电层，包括：
湿法腐蚀未被氧化硅掩膜层覆盖的透明导电膜层，直至未被氧化硅掩膜层覆盖的透明导电膜层变成较薄的颗粒状透明导电材料；等离子刻蚀粗化覆盖有颗粒状透明导电材料的区域以粗化p型层远离衬底的表面。
去除部分透明导电膜层可以留出有机溶液去除氧化硅掩膜层的空间，同时保留一层较薄的颗粒状透明导电材料，可以提高p型层的表面的粗糙度，便于与钝化层的连接附着。进一步通过等离子刻蚀粗化覆盖有颗粒状透明导电材料的区域，在具有颗粒状透明导电材料的前提下，p型层远离衬底的表面的粗糙度会被较大程度地提高，有效提高光反射以及与钝化层之间的附着连接。
可选地，湿法腐蚀未被氧化硅掩膜层覆盖的透明导电膜层的腐蚀溶液中酸的体积比浓度为1/10～1/5，湿法腐蚀未被氧化硅掩膜层覆盖的透明导电膜层的时长为2～3min。
酸浓度与腐蚀时长分别在以上范围内，可以有效提高得到的p型层的表面粗糙度。
示例性地，步骤S207中所使用的腐蚀溶液包括HF、水与缓冲液。能够保证对透明导电膜层的稳定腐蚀。
在本公开所提供的一种实现方式中，若p型层的边缘具有延伸至n型层的环形凹槽，n型层被环形凹槽暴露的表面也可进行粗化，以提高与钝化层之间的附着力。
示例性地，透明导电层的厚度为100～200nm。可以保证得到的芯片质量较好。
图5是本公开实施例提供的微型发光二极管芯片的透明导电层制备过程示意图，参考图4与图5，透明导电膜层600经过腐蚀与刻蚀得到透明导电层15。
S208：刻蚀未被氧化硅掩膜覆盖的p型层并延伸至n型层，得到由p型层延伸至n型层的环形凹槽图形。
S209：去除氧化硅掩膜层；在p型层外侧制作刻穿图形。
S210：在外延片的表面形成钝化膜层；湿法腐蚀覆盖透明导电层的钝化膜层以暴露透明导电层，并得到图形化钝化层。
示例性地，钝化层的厚度为200～300unm。可以起到保护作用。
S211：将p型层远离支撑衬底的一面键合到临时衬底上。
步骤S211的增加可以使p型层远离支撑衬底的一面得到支撑，以去除支撑衬底和生长n电极。去除支撑衬底可通过湿法腐蚀完成。
需要说明的是，步骤S211中的临时衬底，可根据后续芯片的制备过程判断是否要保留或去除，本公开对此不做限制。
S212：去除支撑衬底后，在n型层远离p型层的一面形成n电极，n电极包括依次层叠的第三Cr子层、第二Al子层、第四Cr子层、第二Au子层与InSn子层。
n电极为上述结构，n电极具有良好硬度，稳定性较好。
可选地，InSn子层中Sn的占比为18～22％。硬度较为合理。
在本公开所提供的一种实现方式中，第三Cr子层的厚度、第二Al子层的厚度、第四Cr子层的厚度、第二Au子层的厚度与InSn子层的厚度可分别为100nm、3000nm、500nm、10000nm与4000nm。整体质量较好。
需要说明的是，以上位芯片的一种获取方式，若在本公开所提供的其他实现方式中，n型层、发光层与p型层所生长的生长衬底与支撑衬底不是同一衬底，需要将生长衬底上的外延层键合至支撑衬底上，再去除生长衬底之后，再进行电极的生长。本公开在此不做赘述。
图7是本公开实施例提供的垂直结构的微型发光二极管芯片的结构示意图，参考图7可知，制备完成之后的微型发光二极管芯片包括外延片1、n电极3，外延片1包括n型层12及依次层叠的发光层13、p型层14、透明导电层15与钝化层16，n电极3设置在n型层12远离p型层14的一面。图7中p型层14的边缘具有延伸至n型层12的环形凹槽500，n型层12被环形凹槽500暴露的表面也可进行粗化，以提高与钝化层之间的附着力。
以上所述，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。
Claims (10)
1.一种垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述垂直结构的微型发光二极管芯片的制备方法包括：
提供微型发光二极管外延片，所述外延片包括支撑衬底及依次层叠在所述支撑衬底上的n型层、发光层、p型层与透明导电膜层，所述透明导电膜层覆盖所述p型层远离所述衬底的表面；
在所述透明导电膜层上生长第一氧化硅层；
在所述第一氧化硅层远离所述支撑衬底的一面涂覆光刻胶；
干法刻蚀所述第一氧化硅层得到柱状的第二氧化硅层，所述第二氧化硅层在所述支撑衬底的正投影面积小于所述第一氧化硅层在所述支撑衬底的正投影面积；
湿法腐蚀所述第二氧化硅层并使所述第二氧化硅层的直径减小，以得到氧化硅掩膜层；
去除所述光刻胶；
去除未被所述氧化硅掩膜层覆盖的透明导电膜层，得到透明导电层；
刻蚀未被所述氧化硅掩膜覆盖的p型层并延伸至所述n型层，得到由所述p型层延伸至所述n型层的环形凹槽图形；
去除覆盖所述透明导电层的远离所述衬底的表面的所述氧化硅掩膜层；
去除所述支撑衬底后，在所述n型层远离所述p型层的一面形成n电极。
2.根据权利要求1所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，随着所述第一氧化硅层的沉积厚度的增加，所述第一氧化硅层的沉积温度逐渐增加。
3.根据权利要求2所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述第一氧化硅层的沉积温度的温度阶梯型增加，且所述第一氧化硅层的沉积厚度每增长0.5～0.7um，所述沉积温度增加25度。
4.根据权利要求1～3任一项所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述第二氧化硅层的半径为3.8～7.2um，所述氧化硅掩膜层的半径为1.8～5.2。
5.根据权利要求1～3任一项所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述透明导电膜层的材料包括氧化铟锡，在所述透明导电膜层的生长过程中，所述透明导电膜层的沉积速率为1.0～1.5埃/秒。
6.根据权利要求5所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述去除未被所述氧化硅掩膜层覆盖的透明导电膜层，得到透明导电层，包括：
湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层，直至未被所述氧化硅掩膜层覆盖的所述透明导电膜层变成较薄的颗粒状透明导电材料；
等离子刻蚀粗化覆盖有所述颗粒状透明导电材料的区域以粗化所述p型层远离所述衬底的表面。
7.根据权利要求6所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层的腐蚀溶液中酸的体积比浓度为1/10～1/5，湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层的时长为2～3min。
8.根据权利要求7所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，湿法腐蚀未被所述氧化硅掩膜层覆盖的所述透明导电膜层的腐蚀溶液包括HF、水与缓冲液。
9.根据权利要求6所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述垂直结构的微型发光二极管芯片的制备方法还包括：去除覆盖所述透明导电层的远离所述衬底的表面的所述氧化硅掩膜层之后；去除所述支撑衬底前，
在所述外延片的表面形成钝化膜层；
湿法腐蚀覆盖所述透明导电层的所述钝化膜层以暴露所述透明导电层，并得到钝化层。
10.根据权利要求1～3任一项所述的垂直结构的微型发光二极管芯片的制备方法，其特征在于，所述n电极包括依次层叠的第三Cr子层、第二Al子层、第四Cr子层、第二Au子层与InSn子层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111154723.3A CN113990986B (zh) | 2021-09-29 | 2021-09-29 | 垂直结构的微型发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111154723.3A CN113990986B (zh) | 2021-09-29 | 2021-09-29 | 垂直结构的微型发光二极管芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113990986A true CN113990986A (zh) | 2022-01-28 |
| CN113990986B CN113990986B (zh) | 2023-10-13 |
Family
ID=79737295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111154723.3A Active CN113990986B (zh) | 2021-09-29 | 2021-09-29 | 垂直结构的微型发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113990986B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070221954A1 (en) * | 2006-03-15 | 2007-09-27 | Hitachi Cable, Ltd. | Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same |
| CN101656284A (zh) * | 2009-09-17 | 2010-02-24 | 山东大学 | 一种利用ito颗粒掩膜粗化红光发光二极管的方法 |
| CN102087960A (zh) * | 2009-12-03 | 2011-06-08 | 无锡华润上华半导体有限公司 | 有源区的形成方法 |
| WO2013039003A1 (ja) * | 2011-09-12 | 2013-03-21 | 三菱化学株式会社 | 発光ダイオード素子 |
| CN103715324A (zh) * | 2014-01-02 | 2014-04-09 | 厦门乾照光电股份有限公司 | 一种新型结构的发光二极管及其制造方法 |
| CN103824914A (zh) * | 2014-03-12 | 2014-05-28 | 合肥彩虹蓝光科技有限公司 | 一种GaN基外延层表面粗化的LED芯片制作方法 |
| CN105023984A (zh) * | 2015-06-23 | 2015-11-04 | 北京大学 | 一种基于GaN厚膜的垂直结构LED芯片及其制备方法 |
| CN107068810A (zh) * | 2017-02-16 | 2017-08-18 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片的制备方法 |
| US10923630B1 (en) * | 2019-09-18 | 2021-02-16 | Facebook Technologies, Llc | P—GaN-down micro-LED on semi-polar oriented GaN |
| CN112885932A (zh) * | 2021-01-19 | 2021-06-01 | 江西壹创军融光电科技有限公司 | 一种微型led显示芯片制作方法 |
-
2021
- 2021-09-29 CN CN202111154723.3A patent/CN113990986B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070221954A1 (en) * | 2006-03-15 | 2007-09-27 | Hitachi Cable, Ltd. | Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same |
| CN101656284A (zh) * | 2009-09-17 | 2010-02-24 | 山东大学 | 一种利用ito颗粒掩膜粗化红光发光二极管的方法 |
| CN102087960A (zh) * | 2009-12-03 | 2011-06-08 | 无锡华润上华半导体有限公司 | 有源区的形成方法 |
| WO2013039003A1 (ja) * | 2011-09-12 | 2013-03-21 | 三菱化学株式会社 | 発光ダイオード素子 |
| CN103715324A (zh) * | 2014-01-02 | 2014-04-09 | 厦门乾照光电股份有限公司 | 一种新型结构的发光二极管及其制造方法 |
| CN103824914A (zh) * | 2014-03-12 | 2014-05-28 | 合肥彩虹蓝光科技有限公司 | 一种GaN基外延层表面粗化的LED芯片制作方法 |
| CN105023984A (zh) * | 2015-06-23 | 2015-11-04 | 北京大学 | 一种基于GaN厚膜的垂直结构LED芯片及其制备方法 |
| CN107068810A (zh) * | 2017-02-16 | 2017-08-18 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片的制备方法 |
| US10923630B1 (en) * | 2019-09-18 | 2021-02-16 | Facebook Technologies, Llc | P—GaN-down micro-LED on semi-polar oriented GaN |
| CN112885932A (zh) * | 2021-01-19 | 2021-06-01 | 江西壹创军融光电科技有限公司 | 一种微型led显示芯片制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113990986B (zh) | 2023-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2698796B2 (ja) | ３族窒化物半導体発光素子 | |
| CN1080453C (zh) | 制备发光器件晶片的方法及其发光器件 | |
| CN107452839B (zh) | 一种发光二极管外延片及其制作方法 | |
| JP2626431B2 (ja) | 窒素−３族元素化合物半導体発光素子 | |
| CN103178179B (zh) | 一种双面图形的硅化物复合衬底GaN基LED芯片及其制作方法 | |
| CN106025012A (zh) | 一种led芯片的制备方法及采用该方法制备的led芯片 | |
| CN112397621B (zh) | 紫外发光二极管的外延片及其制备方法 | |
| CN102263173A (zh) | 发光二极管及其制造方法 | |
| CN104393131B (zh) | 制备光泵浦白光led的方法及光泵浦白光led | |
| CN113990986B (zh) | 垂直结构的微型发光二极管芯片及其制备方法 | |
| JPH07131068A (ja) | 窒素−３族元素化合物半導体発光素子 | |
| CN112993112B (zh) | 发光二极管芯片制备方法 | |
| CN112993101B (zh) | 发光二极管外延片制备方法 | |
| CN112820808A (zh) | 发光二极管芯片制备方法及发光二极管芯片 | |
| CN113161459A (zh) | 图形化衬底、发光二极管外延片及其制备方法 | |
| CN108155271B (zh) | 一种发光二极管的芯片及制备方法 | |
| US9178113B2 (en) | Method for making light emitting diodes | |
| CN113690352B (zh) | 具有电流阻挡层的发光二极管芯片及其制备方法 | |
| CN113345990B (zh) | 垂直结构的发光二极管芯片及其制备方法 | |
| JPH08125222A (ja) | ３族窒化物半導体の製造方法 | |
| US20130256724A1 (en) | Light emitting diodes | |
| JPH06151962A (ja) | 窒素−３属元素化合物半導体発光素子及び製造方法 | |
| CN113284999B (zh) | 发光二极管芯片及其制备方法 | |
| CN112786762B (zh) | 发光二极管外延片及其制备方法 | |
| US20210210656A1 (en) | Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |