CN113986818A

CN113986818A - 芯片的地址重构方法、芯片、电子设备以及存储介质

Info

Publication number: CN113986818A
Application number: CN202111637642.9A
Authority: CN
Inventors: 田佩佳; 蔡凯; 张雨生
Original assignee: Sunlune Technology Beijing Co Ltd
Current assignee: Shenglong Singapore Pte Ltd
Priority date: 2021-12-30
Filing date: 2021-12-30
Publication date: 2022-01-28
Anticipated expiration: 2041-12-30
Also published as: CN113986818B

Abstract

本申请提供了一种芯片的地址重构方法、芯片、电子设备以及存储介质，涉及半导体芯片技术领域，方法包括：获取地址请求，地址请求用于请求访问目标存储控制单元所管理的存储空间，该地址请求包括第一地址；对第一地址进行解析，得到第一路由信息和寻址地址；确定与第一路由信息对应的目标路由信息，目标路由信息用于表征芯片内有效存储控制单元的路由信息；基于目标路由信息和寻址地址，确定目标地址，该目标地址用于访问目标存储控制单元所管理的存储空间；本申请提供的方法能够保证芯片即使在内存修复后，仍然存在有损坏的存储控制单元的情况时，芯片也能可靠工作，从而提升芯片量产的良率。

Description

芯片的地址重构方法、芯片、电子设备以及存储介质

技术领域

本申请实施例涉及半导体芯片技术领域，并且更具体地，涉及一种芯片的地址重构方法、芯片、电子设备以及存储介质。

背景技术

随着半导体制造和计算机技术的发展，对越来越多的芯片设计提出高带宽的、大容量的和近内存计算（Near Memory Computing，NMC）的要求。目前，拥有大容量的芯片，采用的设计路径有：1）大量使用静态随机存储器（static random access memory，SRAM）；2）采用先进封装工艺，比如高带宽内存（High Bandwidth Memory，HBM）,3DIC。由于该类芯片具有共同的特点是：存储控制单元数量多，存储密度大。所以它们面临的相同的问题是：受到工艺制造限制，存储控制单元的良率低，导致芯片良率低，且存储控制单元的数量和密度越大，良率越低。为了解决存储良率问题，一般选择的通用方案是，采用内存修复（memoryrepair），其方法是在存储控制单元中设计冗余的行和列，当测试存储控制单元存在损坏的行或列时，以冗余部分来代替。但这种方案的缺点是：memory repair所能增加的冗余部分有限，若部分存储控制单元损坏的数量比较多，超过了memory repair所能修复的极限，则该存储控制单元即使修复后，也非全好，在对内存错误率低容忍度的应用场景中，这种情况的芯片被归为坏片，且存储控制单元的数量越多，出现坏存储控制单元的概率越高。假设每个存储控制单元的良率为98%, 整个芯片集成的存储控制单元的数量为N,则芯片的良率Y= 0.98N。当N等于20时，Y=0.9820=66.76%，已经是一个难以接收的结果，且N越大，Y值越低。

因此，本领域急需一种能够保证芯片即使在内存修复后，仍然存在有损坏存储控制单元的情况时，芯片也能可靠工作，从而提升芯片量产的良率的方案。

发明内容

本申请提供了一种芯片的地址重构方法、芯片、电子设备以及存储介质，能够保证芯片即使在内存修复后，仍然存在有损坏存储控制单元的情况时，芯片也能可靠工作，从而提升芯片量产的良率。

一方面，本申请提供了一种芯片的地址重构方法，包括：

获取地址请求，该地址请求用于请求访问目标存储控制单元所管理的存储空间，该地址请求包括第一地址；

对该第一地址进行解析，得到第一路由信息和寻址地址；

确定与该第一路由信息对应的目标路由信息，所述目标路由信息为该芯片内有效存储控制单元的路由信息；

基于该目标路由信息和该寻址地址，确定目标地址，该目标地址用于访问该目标存储控制单元所管理的存储空间。

另一方面，本申请提供了一种芯片，包括：

获取单元，用于获取地址请求，该地址请求用于请求访问目标存储控制单元所管理的存储空间，该地址请求包括第一地址；

解析单元，用于对该第一地址进行解析，得到第一路由信息和寻址地址；

第一确定单元，用于确定与该第一路由信息对应的目标路由信息，所该目标路由信息为该芯片内有效存储控制单元的路由信息；

第二确定单元，用于基于该目标路由信息和该寻址地址，确定目标地址，该目标地址用于访问该目标存储控制单元所管理的存储空间。

另一方面，本申请实施例提供了一种电子设备，包括：

处理器，适于执行计算机程序；

计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，该计算机程序被该处理器执行时，实现上述芯片的地址重构方法。

另一方面，本申请实施例提供一种计算机可读存储介质，该计算机可读存储介质存储有计算机指令，该计算机指令被计算机设备的处理器读取并执行时，使得计算机设备执行上述芯片的地址重构方法。

基于以上技术方案，首先，通过对第一地址进行解析，得到第一路由信息和寻址地址，相当于，对第一地址进行解析，得到存储控制单元的路由信息和目标存储控制单元内的寻址地址；其次，确定与该第一路由信息对应的目标路由信息，相当于，将第一路由信息转化为芯片内有效存储控制单元的路由信息，能够使芯片即使在内存修复后，仍然存在损坏的存储控制单元的情况时，内存访问可以跳过损坏的存储控制单元，访问有效存储控制单元；最后，基于该目标路由信息和该寻址地址，确定目标地址，能够使芯片基于目标地址在内存访问时所命中的目标存储控制单元是完好的，进而保证芯片的内存访问是可靠的。

此外，由于该类芯片即使在内存修复后，仍然存在损坏的存储控制单元的情况时，基于目标地址进行内存访问，使得芯片也能可靠工作，即保证了芯片的功能性和稳定性，所以，该类芯片也不会归类为坏片，从而提升了芯片量产的良率。

简言之，本申请提供的芯片的地址重构方法，通过将第一地址转换为目标地址，能够保证芯片即使在内存修复后，仍然存在有损坏的存储控制单元的情况时，芯片的内存访问也是可靠的，即在保证芯片的功能性和稳定性的基础上，提升了芯片量产的良率。

附图说明

图1是本申请实施例提供的集成大容量存储的芯片的结构框图的示例。

图2是本申请实施例提供的集成大容量存储和地址重构的芯片的结构框图的示例。

图3是本申请实施例提供的芯片的地址重构方法的示意性流程图。

图4是本申请实施例提供的芯片的示意性框图。

图5是本申请实施例提供的电子设备的示意性结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

例如，本申请提供的芯片的地址重构的方案可涉及人工智能技术。

其中，人工智能（Artificial Intelligence, AI）是利用数字计算机或者数字计算机控制的机器模拟、延伸和扩展人的智能，感知环境、获取知识并使用知识获得最佳结果的理论、方法、技术及应用系统。换句话说，人工智能是计算机科学的一个综合技术，它企图了解智能的实质，并生产出一种新的能以人类智能相似的方式做出反应的智能机器。人工智能也就是研究各种智能机器的设计原理与实现方法，使机器具有感知、推理与决策的功能。

应理解，人工智能技术是一门综合学科，涉及领域广泛，既有硬件层面的技术也有软件层面的技术。人工智能基础技术一般包括如传感器、专用人工智能芯片、云计算、分布式存储、大数据处理技术、操作/交互系统、机电一体化等技术。人工智能软件技术主要包括计算机视觉技术、语音处理技术、自然语言处理技术以及机器学习/深度学习等几大方向。

随着人工智能技术研究和进步，人工智能技术在多个领域展开研究和应用，例如常见的智能家居、智能穿戴设备、虚拟助理、智能音箱、智能营销、无人驾驶、自动驾驶、无人机、机器人、智能医疗、智能客服等，近些年随着大数据的积聚、理论算法的革新、计算能力的提升及网络设施的发展，使得持续积累了半个多世纪的人工智能产业，又一次迎来革命性的进步，人工智能的研究和应用进入全新的发展阶段。

实际上，人工智能产业得以快速发展，都离不开目前唯一的物理基础，即芯片，可以说，“无芯片不AI”。AI芯片因其创新变革性，被视为构筑企业价值和竞争力的关键，成为当前突围困局的利器，顶级芯片企业正在展开AI之争，2015年开始，AI芯片的相关研发逐渐成为学术界和工业界研发的热点。到目前为止，在云端和终端已经有很多专门为AI应用设计的芯片和硬件系统。

下边将对通用的集成大容量存储的芯片的结构进行举例说明。

图1是本申请实施例提供的集成大容量存储的芯片的结构框图100的示例。

如图1所示，该芯片的结构框图100可包括三种单元，计算单元0~计算单元M-1、存储控制单元0~存储控制单元N-1、交叉开关；其中，M和N均为大于或等于1的整数。

计算单元0~计算单元M-1表示该芯片集成了M个计算单元，其中，M个计算单元中的每个计算单元有访问内存的需求。

存储控制单元0~存储控制单元N-1表示该芯片集成了N个存储控制单元，其中，N个存储控制单元中的每个存储控制单元管理了芯片内的一段存储空间；若每段存储空间的地址深度均为D，则整个芯片最大的可寻址的地址范围为0 ~（N*D-1）。

交叉开关, 是一个Mx N的数据通路互联结构，其作用是，根据计算单元发出的地址请求，将请求路由到目标存储控制单元。需要说明的是，计算单元0~计算单元M-1中的任意一个计算单元，都可以访问0 ~(N*D-1)范围内的地址。

示例性的，计算单元0向交叉开关发送内存的访问请求，交叉开关接收到该计算单元0发送的访问请求后，基于该访问请求中的地址，将该地址请求路由到目标存储控制单元，进而基于该访问请求中的地址访问目标存储控制单元所管理的存储空间中的内存。

由于受到制造工艺的制约，尽管采用内存修复等方式，可以对存储控制单元进行修复，但是对于集成大容量存储的芯片来说，由于存储控制单元数量大，密度高，芯片diesize大，即使进行内存修复之后，仍有部分存储控制单元是损坏的，而针对所有的计算单元，对存在损坏的存储控制单元的访问是不可靠的，所以，导致芯片的良率仍然难以提升。

基于上述芯片的结构框图100，本申请提出了一种地址重构方法，在计算单元与交叉开关的路径上，增加一个查找表单元，实现内存的可靠访问。

下边将对基于图1增加查找表单元后的芯片的结构进行举例说明。

图2是本申请实施例提供的集成大容量存储和地址重构的芯片的结构框图200的示例。

如图2所示，该芯片的结构框图200可包括四种单元，计算单元0~计算单元M-1，存储控制单元0~存储控制单元N-1、交叉开关、查找表单元0~查找表单元M-1；其中，M和N均为大于或等于1的整数。

需要说明的是，该芯片的结构框图200和芯片的结构框图100的区别为增加查找表单元0~查找表单元M-1，其他单元均等同。需要说明的是，该查找表单元0~查找表单元M-1为M个完全相同的查找表单元，其中，每个计算单元配套1个查找表单元，通过配套的查找表单元对计算单元发出的地址进行地址转换。

通过查找表单元接收计算单元发送的地址请求，并将该地址请求中的地址转换为可访问有效存储控制单元的目标地址，由于基于转换后的目标地址在访问内存时，会跳过损坏的存储控制单元，保证最终所命中的目标存储控制单元是完好的，从而保证计算单元0~计算单元M-1，对目标存储控制单元中内存的访问是可靠的。

图3是本申请实施例提供的芯片的地址重构方法300的示意性流程图。该方法可由例如图2所示的芯片执行。

如图3所示，该方法300可包括以下中的部分或全部内容：

S301，获取地址请求，该地址请求用于请求访问目标存储控制单元所管理的存储空间，该地址请求包括第一地址；

S302，对该第一地址进行解析，得到第一路由信息和寻址地址；

S303，确定与该第一路由信息对应的目标路由信息，该目标路由信息为该芯片内有效存储控制单元的路由信息；

S304，基于该目标路由信息和该寻址地址，确定目标地址，该目标地址用于访问该目标存储控制单元所管理的存储空间。

换言之，芯片获取地址请求，通过对地址请求中的地址进行解析，得到第一路由信息和寻址地址，再确定与该第一路由信息对应的，用于表征芯片内有效存储控制单元的目标路由信息，最后将目标路由信息和该寻址地址重新组合，得到目标地址，并基于该目标地址访问目标存储控制单元管理的内存。

示例性的，该芯片可通过计算单元发出地址请求，通过查找表单元接收该地址请求，并对该地址请求中的第一地址进行解析，得到解析后的第一路由信息和寻址地址；再通过查找表单元确定与第一路由信息对应的用于表征该芯片内有效存储控制单元的目标路由信息，并对目标路由信息和寻址地址进行重新组合，得到目标地址；最后，通过查找表单元将目标地址发送给交叉开关，通过交叉开关将目标地址路由到目标存储控制单元访问内存。需要说明的是，该计算单元、查找表单元和交叉开关分别可以是图2所示的任意一个计算单元、和该任意一个计算单元对应的查找表单元以及交叉开关。

当然，在本申请其他可替代的实施例中，该查找表单元也可以集成在交叉开关中，作为一个子单元，实现上述第一地址到目标地址的转换过程，本申请对此不做具体限制。示例性的，该芯片通过计算单元发出地址请求后，通过交叉开关接收到该地址请求，并对该地址请求进行解析，得到解析后的第一路由信息和寻址地址；再通过交叉开关确定与该第一路由信息对应的用于表征该芯片内有效存储控制单元的目标路由信息，并对目标路由信息和寻址地址进行重新组合，得到目标地址；最后，通过交叉开关将目标地址路由到目标存储控制单元访问内存。

需要说明的是，该第一路由信息用于表征存储控制单元的路由信息，该寻址地址为目标存储控制单元内的地址。

在本申请的一些实施例中，该S302可包括：

若该第一地址未超过该芯片的有效寻址范围，则基于第一寻址方式对该第一地址进行解析，得到该第一路由信息和该寻址地址。

换言之，若该第一地址未超过该芯片的有效寻址范围，则按照既定的第一寻址方式将第一地址拆分成两段A和B，其中，A表示第一路由信息，B表示寻址地址。

示例性的，若该芯片共有N个存储控制单元，且无损坏的存储控制单元，其中，N个存储控制单元中的每个存储控制单元管理的存储空间的地址深度为D，则该芯片的有效寻址范围是0~（N*D-1）。

下边将结合表1，当寻址方式为横向寻址、且芯片内无损坏的存储控制单元时，芯片内的有效寻址范围进行示意性说明。

表1

存储控制单元0自身地址

全局地址

存储控制单元1自身地址

全局地址

存储控制单元2自身地址

全局地址

存储控制单元N-1自身地址

全局地址

0

0+0*N

0

1+0*N

0

2+0*N

0

（N-1）+0*N

1

0+1*N

1

1+1*N

1

2+1*N

1

（N-1）+1*N

2

0+2*N

2

1+2*N

2

2+2*N

2

（N-1）+2*N

3

0+3*N

3

1+3*N

3

2+3*N

3

（N-1）+3*N

4

0+4*N

4

1+4*N

4

2+4*N

4

（N-1）+4*N

5

0+5*N

5

1+5*N

5

2+5*N

5

（N-1）+5*N

6

0+6*N

6

1+6*N

6

2+6*N

6

（N-1）+6*N

…

D-1

0+（D-1）*N

D-1

1+（D-1） *N

D-1

2+（D-1） *N

D-1

（N-1）+（D-1）*N

如表1所示，每两列为1个存储控制单元自身的地址和其所在全局地址的对应关系，按照横向寻址，该芯片最小的有效地址是0，最大的有效地址是（（N-1）+（D-1）*N），即该芯片的有效寻址范围是0~（N*D-1）。

示例性的，若该芯片共有N个存储控制单元，且 N个存储控制单元中存在Z个损坏的存储控制单元，其中，N个存储控制单元中的每个存储控制单元管理的存储空间的地址深度为D，则芯片会将（N-Z）个有效存储控制单元，按照0~（D*(N-Z)-1）地址重新编码，即该芯片最大的有效寻址范围是0~（D*（N-Z）-1）。

下边将结合表2，当寻址方式为横向寻址、且对芯片内存在Z个损坏的存储控制单元时，芯片内的有效寻址范围进行示意性说明。

表2

存储控制单元0自身地址

全局地址

存储控制单元1自身地址

全局地址

存储控制单元2自身地址

全局地址

存储控制单元N -1自身地址

全局地址

0

0+0*（N-Z）

0

1+0*（N-Z）

0

（N-Z-1）+0*（N-Z）

1

0+1*（N-Z）

1

1+1*（N-Z）

1

（N-Z-1）+1*（N-Z）

2

0+2*（N-Z）

2

1+2*（N-Z）

2

（N-Z-1）+2*（N-Z）

3

0+3*（N-Z）

3

1+3*（N-Z）

3

（N-Z-1）+3*（N-Z）

4

0+4*（N-Z）

4

1+4*（N-Z）

4

（N-Z-1）+4*（N-Z）

5

0+5*（N-Z）

5

1+5*（N-Z）

5

（N-Z-1）+5*（N-Z）

6

0+6*（N-Z）

6

1+6*（N-Z）

6

（N-Z-1）+6*（N-Z）

…

D-1

0+（D-1）*（N-Z）

D-1

1+（D-1） *（N-Z）

D-1

（N-Z-1）+（D-1）*（N-Z）

如表2所示，每两列为1个存储控制单元自身的地址和其所在全局地址的对应关系。按照横向寻址，该芯片的最小有效地址是0，最大有效地址是（N-Z-1）+（D-1）*（N-Z），即该芯片最大的有效寻址范围是0~（D*(N-Z)-1）。

需要说明的是，芯片的有效寻址范围用于表征该芯片内有效存储控制单元所管理的存储空间的范围。需要说明的是，该第一寻址方式可包括横线寻址或纵向寻址。

在本申请的一些实施例中，该第一寻址方式为横向寻址；其中，该S302可包括：

将该第一地址对第一数值取余，得到该第一路由信息，该第一数值为该芯片内有效存储控制单元的数量。

换言之，若第一寻址方式为横向寻址，则芯片将第一地址对芯片内有效存储控制单元的数量进行取余，得到第一路由信息。

示例性的，若该芯片共有N个存储控制单元，且无损坏的存储控制单元时，则芯片内有效存储控制单元的数量为N，当第一地址为addr_ori，则第一路由信息A=addr_ori %N，由于A的值为addr_ori对N取余，所以A的值为0,1,2,3,……,N-1。

示例性的，若该芯片共有N个存储控制单元，且 N个存储控制单元中存在Z个损坏的存储控制单元，则芯片内有效存储控制单元的数量为N-Z，当第一地址为addr_ori，则第一路由信息A=addr_ori %（N-Z），由于A的值为addr_ori对（N-Z）取余，所以A的值为0,1,2,3,……,N-Z-1。

通过将第一地址对N-Z取余得到第一路由信息，相当于，考虑到N个存储控制单元中有效存储控制单元的个数为N-Z个，通过将N个存储控制单元的路由信息转换为N-Z个存储控制单元的路由信息，能够降低第一路由信息和目标路由信息之间的对应关系的设计复杂度。

在本申请的一些实施例中，该第一寻址方式为纵向寻址；其中，该S302可包括：

基于该芯片的芯片位宽，在该第一地址中确定用于表征该第一路由信息的第一比特位；

将该第一比特位对应的数值，确定为该第一路由信息。

换言之，若第一寻址方式为纵向寻址，则芯片基于存储控制单元的位宽，对第一地址所在的内存区间进行判断，在第一地址中确定用于表征该第一路由信息的第一比特位，并将第一比特位对应的数值，确定为第一路由信息。

示例性的，若芯片内每个存储空间的地址深度的取值范围是0 ~ 1023，则该芯片的芯片位宽为10bit，且当第一地址为16bit时，则第一地址的高6bit即为第一路由信息。

需要说明的是，若该芯片共有N个存储控制单元，且 N个存储控制单元中存在Z个损坏的存储控制单元，则对于纵向寻址的方式，相当于所有存储控制单元的地址，按照0~N-Z-1的顺序，首尾相接且连续。

在本申请的一些实施例中，该S302可包括：

将该第一地址与第一数值的比值，确定为该寻址地址，该第一数值为该芯片内有效存储控制单元的数量。

示例性的，若该芯片共有N个存储控制单元，且无损坏的存储控制单元时，当第一地址为addr_ori时，则寻址地址B=addr_ori / N。

示例性的，若该芯片共有N个存储控制单元，且 N个存储控制单元中存在Z个损坏的存储控制单元时，当第一地址为addr_ori，则寻址地址B=addr_ori /（N-Z）。

在本申请的一些实施例中，该S303可包括：

将第一映射关系中与该第一路由信息对应的第三路由信息，确定为该目标路由信息；

其中，该第一映射关系包括至少一个第二路由信息和该至少一个第二路由信息中的每一个第二路由信息对应的第三路由信息，该至少一个第二路由信息包括该第一路由信息，该第三路由信息为该芯片内有效存储控制单元的路由信息，该每一个第二路由信息对应的第三路由信息互不相同。

换言之，芯片基于第一映射关系，将第一映射关系中与该第一路由信息对应的第三路由信息，确定为目标路由信息。

可选的，该第一映射关系可以以词表文件的方式集成在芯片中，也可以以对应关系图的方式集成在芯片中，本申请对第一映射关系的集成方式不作具体限制。

通过第一映射关系确定与该第一路由信息对应的第三路由信息，并将该第三路由信息，确定为目标路由信息，相当于，利用第一映射关系，将第一路由信息转化为芯片内有效存储控制单元的路由信息，能够使芯片即使在内存修复后，仍然存在损坏的存储控制单元的情况时，内存访问也可以跳过损坏的存储控制单元，保证内存访问时所命中的目标存储控制单元是完好的，进而保证芯片的内存访问是可靠的。

下边将结合表3至表4对芯片内集成的第一映射关系进行示意性说明。

表3为芯片共有N个存储控制单元、且芯片内无损坏的存储控制单元时，芯片内第一映射关系的示例。

表3

第二路由信息	第三路由信息
		0	0
1	1
		2	2
3	3
		4	4
…	…
		N-1	N-1

如表3所示，由于该芯片内共有N个存储控制单元，且无损坏的存储控制单元，所以表3中的每一个第二路由信息和每一个第二路由信息对应的第三路由信息的均相同，即第一路由信息和目标路由信息相同。

当然，在其他可替代的实现方式中，当芯片共有N个存储控制单元，且无损坏的存储控制单元时，表3中的第二路由信息和第二路由信息对应的第三路由信息也可以不同，只需满足每一个第二路由信息对应的第三路由信息互不相同即可，本申请对此不作具体限制。

表4为芯片共有N个存储控制单元、且芯片内存在Z个损坏的存储控制单元时，芯片内第一映射关系的示例。

示例性的，若第一路由信息为第一地址对（N-Z）取余得到的，则第一路由信息的数值范围可以是0 ~ N-Z-1，即在通过第一映射关系确定第一路由信息对应的目标路由信息时，第一映射关系中(N-Z) ~ (N-1)范围内的第二路由信息不会被访问到，所以对(N-Z) ~(N-1) 范围内的第二路由信息分别对应的第三路由信息也并不关心，无需在第一映射关系中体现(N-Z) ~ (N-1) 范围内的第二路由信息分别对应的第三路由信息，能够降低第一路由信息和目标路由信息之间的对应关系的设计复杂度。

简言之，在设计第一映射关系时只需将0 ~ N-Z-1范围内的第二路由信息分别对应的第三路由信息，确定为有效存储控制单元的路由信息、且0 ~ N-Z-1范围内的每一个第二路由信息分别对应的第三路由信息互不相同。

下边将结合表4,以第一路由信息为第一地址对（N-Z）取余得到的，且该Z个损坏的存储控制单元分别为1,4,5,100,…时，对一映射关系进行举例说明。

表4

第二路由信息	第三路由信息
		0	0
1	2
		2	3
3	6
		…	…
96	99
		97	101
…	…
		N -Z -1	N -1
N -（Z -1）-1
		…
N -1

如表4所示，由于该芯片内的存储控制单元1,4,5,100,…，是损坏的，所以从N 个存储控制单元中去除损坏的存储控制单元1,4,5,100,…，得到有效的存储控制单元0,2,3,6…99,101,…,N-1，又由于第一路由信息为第一地址对（N-Z）取余得到的，则第一映射关系中(N-Z) ~ (N-1)范围内的第二路由信息不会被访问到，所以将0 ~ N-Z-1范围内的第二路由信息分别对应有效存储控制单元的路由信息0,2,3,6…99,101,…,N-1。

需要说明的是，表4中的第二路由信息和第三路由信息之间的对应关系，仅仅为本申请的示例，不应为本申请的限制，在其他可替代的实现方式中，只需将表4中的每一个第二路由信息对应的第三路由信息，确定为有效控制单元的路由信息、且互不相同即可。

通过将第一地址对（N-Z）取余，得到第一路由信息，再基于第一映射关系，确定与第一路由信息对应的目标路由信息，能够在保证内存访问时所命中的目标存储控制单元是完好的基础上，降低第一映射关系的设计复杂度。

在本申请的一些实施例中，该第一路由信息和该目标路由信息的对应关系是在获取该地址请求前配置的。

示例性的，在芯片通过计算单元发送内存访问需求前，配置第一路由信息和该目标路由信息的对应关系。

以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。例如，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。又例如，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所公开的内容。

还应理解，在本申请的各种方法实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

上文对本申请实施例提供的方法进行了说明，下面对本申请实施例提供的装置进行说明。

图4是本申请实施例提供的芯片400的示意性框图。

如图4所示，该芯片400可包括：

获取单元410，用于获取地址请求，该地址请求用于请求访问目标存储控制单元所管理的存储空间，该地址请求包括第一地址；

解析单元420，用于对该第一地址进行解析，得到第一路由信息和寻址地址；

第一确定单元430，用于基于该第一路由信息，确定与该第一路由信息对应的目标路由信息，该目标路由信息用于表征该芯片内有效存储控制单元的路由信息；

第二确定单元440，用于基于该目标路由信息和该寻址地址，确定目标地址，该目标地址用于访问该目标存储控制单元所管理的存储空间。

在本申请的一些实施例中，解析单元420可具体用于：

在本申请的一些实施例中，该第一寻址方式为横向寻址；解析单元420还可具体用于：

在本申请的一些实施例中，该第一寻址方式为纵向寻址；解析单元420还可具体用于：

将该第一比特位对应的数值，确定为该第一路由信息。

在本申请的一些实施例中，解析单元420还可具体用于：

在本申请的一些实施例中，第一确定单元430可具体用于：

应理解，装置实施例与方法实施例可以相互对应，类似的描述可以参照方法实施例。为避免重复，此处不再赘述。具体地，该芯片400可以对应于执行本申请实施例的方法300的相应主体，并且该芯片400中的各个模块的前述和其它操作和/或功能分别为了实现图3所示的方法中的相应流程，为了简洁，在此不再赘述。

还应当理解，本申请实施例涉及的该芯片400中的各个单元可以分别或全部合并为一个或若干个另外的单元来构成，或者其中的某个（些）单元还可以再拆分为功能上更小的多个单元来构成，这可以实现同样的操作，而不影响本申请的实施例的技术效果的实现。上述单元是基于逻辑功能划分的，在实际应用中，一个单元的功能也可以由多个单元来实现，或者多个单元的功能由一个单元实现。在本申请的其它实施例中，该芯片400也可以包括其它单元，在实际应用中，这些功能也可以由其它单元协助实现，并且可以由多个单元协作实现。根据本申请的另一个实施例，可以通过在包括例如中央处理单元（CPU）、随机存取存储介质（RAM）、只读存储介质（ROM）等处理元件和存储元件的通用计算机的通用计算设备上运行能够执行相应方法所涉及的各步骤的计算机程序（包括程序代码），来构造本申请实施例涉及的该芯片400，以及来实现本申请实施例的芯片的地址重构方法。其中，计算机程序可以记载于例如计算机可读存储介质上，并通过计算机可读存储介质装载于电子设备中，并在其中运行，来实现本申请实施例的相应方法。

换言之，上文涉及的单元可以通过硬件形式实现，也可以通过软件形式的指令实现，还可以通过软硬件结合的形式实现。具体地，本申请实施例中的方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路和/或软件形式的指令完成，结合本申请实施例公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件组合执行完成。可选地，软件可以位于随机存储器，闪存、只读存储器、可编程只读存储器、电可擦写可编程存储器、寄存器等本领域的成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法实施例中的步骤。

图5是本申请实施例提供的电子设备500的示意性结构图。

如图5所示，该电子设备500至少包括处理器510以及计算机可读存储介质520。其中，处理器510以及计算机可读存储介质520可通过总线或者其它方式连接。计算机可读存储介质520用于存储计算机程序521，计算机程序521包括计算机指令，处理器510用于执行计算机可读存储介质520存储的计算机指令。处理器510是电子设备500的计算核心以及控制核心，其适于实现一条或多条计算机指令，具体适于加载并执行一条或多条计算机指令从而实现相应方法流程或相应功能。

作为示例，处理器510也可称为中央处理器（Central Processing Unit，CPU）。处理器510可以包括但不限于：通用处理器、数字信号处理器（Digital Signal Processor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等等。

作为示例，计算机可读存储介质520可以是高速RAM存储器，也可以是非不稳定的存储器（Non-Volatile Memory），例如至少一个磁盘存储器；可选的，还可以是至少一个位于远离前述处理器510的计算机可读存储介质。具体而言，计算机可读存储介质520包括但不限于：易失性存储器和/或非易失性存储器。其中，非易失性存储器可以是只读存储器（Read-Only Memory，ROM）、可编程只读存储器（Programmable ROM，PROM）、可擦除可编程只读存储器（Erasable PROM，EPROM）、电可擦除可编程只读存储器（Electrically EPROM，EEPROM）或闪存。易失性存储器可以是随机存取存储器（Random Access Memory，RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器（Static RAM，SRAM）、动态随机存取存储器（Dynamic RAM，DRAM）、同步动态随机存取存储器（Synchronous DRAM，SDRAM）、双倍数据速率同步动态随机存取存储器（Double DataRate SDRAM，DDR SDRAM）、增强型同步动态随机存取存储器（Enhanced SDRAM，ESDRAM）、同步连接动态随机存取存储器（synch link DRAM，SLDRAM）和直接内存总线随机存取存储器（Direct Rambus RAM，DR RAM）。

在一种实现方式中，该电子设备500可以是图4所示的芯片400；该计算机可读存储介质520中存储有计算机指令；由处理器510加载并执行计算机可读存储介质520中存放的计算机指令，以实现图3所示方法实施例中的相应步骤；具体实现中，计算机可读存储介质520中的计算机指令由处理器510加载并执行相应步骤，为避免重复，此处不再赘述。

根据本申请的另一方面，本申请实施例还提供了一种计算机可读存储介质（Memory），计算机可读存储介质是电子设备500中的记忆设备，用于存放程序和数据。例如，计算机可读存储介质520。可以理解的是，此处的计算机可读存储介质520既可以包括电子设备500中的内置存储介质，当然也可以包括电子设备500所支持的扩展存储介质。计算机可读存储介质提供存储空间，该存储空间存储了电子设备500的操作系统。并且，在该存储空间中还存放了适于被处理器510加载并执行的一条或多条的计算机指令，这些计算机指令可以是一个或多个的计算机程序521（包括程序代码）。

该电子设备500还可包括：收发器530，该收发器530可连接至该处理器510或计算机可读存储介质520。

其中，计算机可读存储介质520可以控制该收发器530与其他设备进行通信，具体地，可以向其他设备发送信息或数据，或接收其他设备发送的信息或数据。收发器530可以包括发射机和接收机。收发器530还可以进一步包括天线，天线的数量可以为一个或多个。

根据本申请的另一方面，提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。例如，计算机程序521。此时，电子设备500可以是计算机，处理器510从计算机可读存储介质520读取该计算机指令，处理器510执行该计算机指令，使得该计算机执行上述各种可选方式中提供的芯片的地址重构方法。

换言之，当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机程序指令时，全部或部分地运行本申请实施例的流程或实现本申请实施例的功能。该计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。该计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质进行传输，例如，该计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（digital subscriber line，DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元以及流程步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

最后需要说明的是，以上仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。

Claims

1.一种芯片的地址重构方法，其特征在于，包括：

获取地址请求，所述地址请求用于请求访问目标存储控制单元所管理的存储空间，所述地址请求包括第一地址；

对所述第一地址进行解析，得到第一路由信息和寻址地址；

确定与所述第一路由信息对应的目标路由信息，所述目标路由信息用于表征所述芯片内有效存储控制单元的路由信息；

基于所述目标路由信息和所述寻址地址，确定目标地址，所述目标地址用于访问所述目标存储控制单元所管理的存储空间。

2.根据权利要求1所述的方法，其特征在于，所述对所述第一地址进行解析，得到第一路由信息和寻址地址，包括：

若所述第一地址未超过所述芯片的有效寻址范围，则基于第一寻址方式对所述第一地址进行解析，得到所述第一路由信息和所述寻址地址。

3.根据权利要求2所述的方法，其特征在于，所述第一寻址方式为横向寻址；

其中，所述基于第一寻址方式对所述第一地址进行解析，得到所述第一路由信息和所述寻址地址，包括：

将所述第一地址对第一数值取余，得到所述第一路由信息，所述第一数值为所述芯片内有效存储控制单元的数量。

4.根据权利要求2所述的方法，其特征在于，所述第一寻址方式为纵向寻址；

基于所述芯片的芯片位宽，在所述第一地址中确定用于表征所述第一路由信息的第一比特位；

将所述第一比特位对应的数值，确定为所述第一路由信息。

5.根据权利要求2所述的方法，其特征在于，所述基于第一寻址方式对所述第一地址进行解析，得到所述第一路由信息和所述寻址地址，包括：

将所述第一地址与第一数值的比值，确定为所述寻址地址，所述第一数值为所述芯片内有效存储控制单元的数量。

6.根据权利要求1所述的方法，其特征在于，所述确定与所述第一路由信息对应的目标路由信息，包括：

将第一映射关系中与所述第一路由信息对应的第三路由信息，确定为所述目标路由信息；

其中，所述第一映射关系包括至少一个第二路由信息和所述至少一个第二路由信息中的每一个第二路由信息对应的第三路由信息，所述至少一个第二路由信息包括所述第一路由信息，所述第三路由信息为所述芯片内有效存储控制单元的路由信息，所述每一个第二路由信息对应的第三路由信息互不相同。

7.根据权利要求1所述的方法，其特征在于，所述第一路由信息和所述目标路由信息的对应关系是在获取所述地址请求前配置的。

8.一种芯片，其特征在于，包括：

获取单元，用于获取地址请求，所述地址请求用于请求访问目标存储控制单元所管理的存储空间，所述地址请求包括第一地址；

解析单元，用于对所述第一地址进行解析，得到第一路由信息和寻址地址；

第一确定单元，用于基于所述第一路由信息，确定与所述第一路由信息对应的目标路由信息，所述目标路由信息用于表征所述芯片内有效存储控制单元的路由信息；

第二确定单元，用于基于所述目标路由信息和所述寻址地址，确定目标地址，所述目标地址用于访问所述目标存储控制单元所管理的存储空间。

9.一种电子设备，其特征在于，包括：

处理器，适于执行计算机程序；

计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被所述处理器执行时，实现如权利要求1至7中任一项所述的方法。

10.一种计算机可读存储介质，其特征在于，用于存储计算机程序，所述计算机程序使得计算机执行如权利要求1至7中任一项所述的方法。