CN113986130B - 一种大容量高速多通道数据回放设备及方法 - Google Patents

一种大容量高速多通道数据回放设备及方法 Download PDF

Info

Publication number
CN113986130B
CN113986130B CN202111252781.XA CN202111252781A CN113986130B CN 113986130 B CN113986130 B CN 113986130B CN 202111252781 A CN202111252781 A CN 202111252781A CN 113986130 B CN113986130 B CN 113986130B
Authority
CN
China
Prior art keywords
data
interface
ddr
playback
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111252781.XA
Other languages
English (en)
Other versions
CN113986130A (zh
Inventor
叶明�
曹兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xuanjili Communication Technology Co ltd
Original Assignee
Chengdu Xuanjili Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Xuanjili Communication Technology Co ltd filed Critical Chengdu Xuanjili Communication Technology Co ltd
Priority to CN202111252781.XA priority Critical patent/CN113986130B/zh
Publication of CN113986130A publication Critical patent/CN113986130A/zh
Application granted granted Critical
Publication of CN113986130B publication Critical patent/CN113986130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明公开了一种大容量高速多通道数据回放设备及方法，回放设备包括机架式服务器、D/A数据接口板，以及至少两个DDR数据缓存板；机架式服务器分别与DDR数据缓存板和D/A数据接口板通信连接，DDR数据缓存板与D/A数据接口板通信连接；每个DDR数据缓存板与D/A数据接口板的输出通道一一对应。本设备配置灵活，可支持多种通道输出模式。通过配置D/A数据接口板，可实现内外时钟选择、通道使能控制、通道输出增益控制、PPS同步使能控制等多种设置，通过配置DDR数据缓存板，可实现数据导入、单次播放、循环播放、开启播放、暂停播放等功能设置，进而实现大容量高速多通道数据回放。

Description

一种大容量高速多通道数据回放设备及方法
技术领域
本发明涉及信号检测领域，具体涉及一种大容量高速多通道数据回放设备及方法。
背景技术
数据回放技术作为现代信号检测技术的重要组成部分，是数据采集技术的后续和衍生。其既可作为信号采集之后的信号还原回放，进行原始信号分析，又可作为模拟信号输入源，产生各种场景脉冲(如雷达回波信号)，供各种场合使用。
随着信息技术的高速发展，海量数据存储与回放，多通道高速同步输出的应用场景在雷达、通信、遥感等诸多领域显得越发重要。
目前市场上大多数模拟信号数据回放设备主要由2种方案实现：一种是PC机+D/A接口板方式；另一种是嵌入式处理器+D/A接口模块方式。
方案1：PC机通过千兆网或者USB接口接收回放数据，并将其存储于机械硬盘中。进行数据回放时，PC机将机械硬盘中的数据读出，并通过PCIe接口将数据发送至D/A接口板进行数/模转换。
方案2：嵌入式处理器通过千兆网或者USB接口接收回放数据，并将其存储于SSD硬盘中。进行数据回放时，嵌入式处理将SSD硬盘中的数据读出，并通过PCI/GTX接口将数据发送至D/A接口模块进行数/模转换。
以上2种方案均不支持高速多通道回放，且受限于硬盘读取速度、处理器数据处理能力等多种因素限制，目前市场上大多数数据回放设备要么只能支持单通道高速回放，要么能支持多通道回放但回放速率却只能达到几百甚至几十兆赫兹。对于要求支持多通道同步输出，且输出速率要求高达几千兆赫兹的应用场合，现有数据回放设备难以满足其功能和指标要求。
目前市场上主流PC机仅具有4～6个PCIe插槽，其中PCIe 8X以上的插槽更是只有2～3个，不管是进行功能扩，还是容量扩展，其扩展能力均有限。同时采用嵌入式处理器的数据回放设备受限于当前嵌入式处理器性能及资源影响，其扩展能力更差。
不管是采用PC主机还是嵌入式处理器的数据回放设备，受限于其本身性能、内存容量、硬盘读取速度等影响，在进行海量超高速数据传输与处理时，均会出现数据处理速度跟不上数据传输速率的现象。
发明内容
针对现有技术中的上述不足，本发明提供的一种大容量高速多通道数据回放设备及方法解决了现有数据回放设备不具备高速多通道信号同步输出、扩展性差、数据处理能力有限的问题。
为了达到上述发明目的，本发明采用的技术方案为：
提供一种大容量高速多通道数据回放设备，其包括机架式服务器、D/A数据接口板，以及至少两个DDR数据缓存板；机架式服务器分别与DDR数据缓存板和D/A数据接口板通信连接，DDR数据缓存板与D/A数据接口板通信连接；每个DDR数据缓存板与D/A数据接口板的输出通道一一对应；
机架式服务器，用于接收并存储回放数据，在进行数据回放时，将回放数据预置于DDR数据缓存板内，使预置于DDR数据缓存板内的回放数据通过D/A数据接口板进行输出。
进一步的，机架式服务器包括处理器、主板、硬盘、第一内存、第一PCIe 3.0接口和网卡，处理器、硬盘、第一内存、第一PCIe 3.0接口和网卡分别与主板通信连接；网卡用于接收回放数据；第一PCIe 3.0接口用于输出回放数据。
进一步的，机架式服务器为4U机架式服务器；第一内存为DDR4内存，容量为16GB；硬盘为NVMe SSD固态硬盘；网卡为双口万兆光纤网卡。
进一步的，DDR数据缓存板包括第一逻辑处理器、第二内存、第二PCIe 3.0接口和第一光纤接口；第二内存、第二PCIe 3.0接口和第一光纤接口分别与第一逻辑处理器通信连接；第二内存用于缓存回放数据；DDR数据缓存板的第二PCIe 3.0接口用于连接机架式服务器；第一光纤接口用于连接D/A数据接口板。
进一步的，第一逻辑处理器包括PCIe IP核、PCIe接口控制模块、FIFO写模块、DDR接口控制模块、Aurora接口控制模块、MIG IP核、Aurora IP核和FIFO读模块；PCIe IP核、FIFO写模块、DDR接口控制模块和Aurora接口控制模块分别与PCIe接口控制模块通信连接；FIFO写模块、FIFO读模块和MIG IP核分别与DDR接口控制模块通信连接；FIFO读模块和Aurora IP核分别与Aurora接口控制模块相连接；MIG IP核与第二内存通信连接；AuroraIP核与第一光纤接口通信连接；PCIe IP核与第二PCIe 3.0接口相连接；
PCIe接口控制模块，用于通过PCIe IP核接收机架式服务器下发的回放数据和控制指令，将回放数据通过FIFO写模块转发给DDR接口控制模块；向DDR接口控制模块发送控制指令；接收来自Aurora接口控制模块反馈的状态数据；其中控制指令包括板卡初始化、数据导入、单次播放、循环播放、开始播放和暂停播放；
DDR接口控制模块，用于将FIFO写模块转发来的数据通过MIG IP核存入第二内存，根据来自PCIe接口控制模块的控制指令执行相应的操作；
Aurora接口控制模块，用于接收DDR接口控制模块通过FIFO读模块发送的回放数据，将回放数据通过Aurora IP核和第一光纤接口发送至D/A数据接口板，并向PCIe接口控制模块反馈发送状态。
进一步的，D/A数据接口板包括第二逻辑处理器、第二光纤接口、第三内存、DAC子卡和信号输出接口；第二光纤接口、第三内存和DAC子卡分别与第二逻辑处理器通信连接；信号输出接口与DAC子卡通信连接；
第二逻辑处理器，用于完成多通道数据同步处理和第二光纤接口时序控制；将接收的回放数据存放于第三内存中；按时序向DAC子卡发送回放数据；
DAC子卡，用于进行回放数据的数/模转换。
进一步的，第二光纤接口包括至少4个采用Aurora协议通信的QSFP光纤接口。
进一步的，DAC子卡包括FMC连接单元、电源管理单元、时钟单元和DAC单元；时钟单元和DAC单元分别与FMC连接单元相连接；时钟单元和DAC单元相连接；电源管理单元分别与时钟单元、DAC单元和FMC连接单元相连接；
FMC连接单元，用于连接第二逻辑处理器与DAC单元；向电源管理单元提供12V电源；
电源管理单元，用于将12V电源转换为时钟单元和DAC单元所需的电压，向时钟单元和DAC单元供电；
时钟单元，用于向DAC单元和第二逻辑处理器提供同源参考时钟；
DAC单元，用于进行数/模转换。
提供一种基于大容量高速多通道数据回放设备的回放方法，其包括以下步骤：
S1、通过机架式服务器获取并存储回放数据；
S2、通过机架式服务器对D/A数据接口板进行配置；通过机架式服务器对对DDR数据缓存板进行初始化；
S3、判断是否采用单通道模式进行数据回放，若是则选择回放数据和输出通道对应的DDR数据缓存板；否则将回放数据存入不同的DDR数据缓存板；
S4、通过机架式服务器设置播放模式参数，并将播放参数发送至DDR数据缓存板；
S5、通过机架式服务器设置播放启停参数，并将播放启停参数发送至DDR数据缓存板；
S6、通过DDR数据缓存板根据播放模式参数和播放启停参数向D/A数据接口板发送回放数据；
S7、通过D/A数据接口板按时序将回放数据进行数/模转换后输出。
进一步的，播放模式参数包括单次播放和循环播放；播放启停参数包括开启播放和暂停播放。
本发明的有益效果为：
本设备配置灵活，可支持多种通道输出模式。通过配置D/A数据接口板，可实现内外时钟选择、通道使能控制、通道输出增益控制、PPS同步使能控制等多种设置。通过配置DDR数据缓存板，可实现数据导入、单次播放、循环播放、开启播放、暂停播放等功能设置。
进行单通道模式输出时，由于本设备中硬盘读取速度、数据处理速度、PCIe接口数据传输速度均满足单通道高速回放需求，因此本设备将采用透传方式，将SSD固态硬盘中的回放数据直接通过DDR数据缓存板传输给D/A接口板，而不进行数据预存操作。此操作方式的优点在于：大大提高了单通道信号输出的播放时间，其播放时间完全取决于服务器硬盘容量大小。以采用单通道、16位、1GSPS转换速率为例，1秒钟数据转换量大约为2GB，则1个4TB的NVMe固态硬盘就足以支持长达30分钟以上的单通道不重复播放时间，硬盘容量越大则支持不重复播放的时间就越长。
进行多通道输出模式时，由于本设备硬盘读取速度、数据处理速度、PCIe接口数据传输速度已不满足多通道同步高速回放需求，因此本设备可以将回放数据预先存放在DDR数据缓存板，然后通过DDR数据缓存板实现多通道高速回放需求，DDR数据缓存板容量大小决定了多通道不重复播放时间。以采用4通道、16位、1GSPS转换速率为例，1秒钟数据转换量大约为8GB，则4张容量为32GB的DDR数据缓存就足以支持长达16S以上的多通道同步不重复播放时间，缓存板容量越大则支持不重复播放的时间就越长。
附图说明
图1为本设备的结构框图；
图2为机架式服务器的结构示意图；
图3为DDR数据缓存板的结构示意图；
图4为第一逻辑处理器的结构示意图；
图5为D/A数据接口板的结构示意图；
图6为第二逻辑处理器的结构示意图；
图7为DAC子卡的结构示意图；
图8为回放方法流程示意图。
具体实施方式
下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
如图1所示，该大容量高速多通道数据回放设备包括机架式服务器、D/A数据接口板，以及至少两个DDR数据缓存板，并优先采用四个DDR数据缓存板；机架式服务器分别与DDR数据缓存板和D/A数据接口板通信连接，DDR数据缓存板与D/A数据接口板通信连接；每个DDR数据缓存板与D/A数据接口板的输出通道一一对应；
机架式服务器，用于接收并存储回放数据，在进行数据回放时，将回放数据预置于DDR数据缓存板内，使预置于DDR数据缓存板内的回放数据通过D/A数据接口板进行输出。
如图2所示，机架式服务器包括处理器、主板、硬盘、第一内存、第一PCIe3.0接口和网卡，处理器、硬盘、第一内存、第一PCIe 3.0接口和网卡分别与主板通信连接；网卡用于接收回放数据；第一PCIe 3.0接口用于输出回放数据。第一PCIe 3.0接口的可配置数量为至少10个。
机架式服务器为4U机架式服务器；第一内存为4条16GB DDR4内存；硬盘为2片4TBNVMe SSD固态硬盘；网卡为双口万兆光纤网卡。机架式服务器通过万兆网或者USB3.0接口接收回放数据，并存储于SSD固态硬盘，同时也可通过上位机软件生成回放数据并将其存储于固态硬盘。
如图3所示，DDR数据缓存板包括第一逻辑处理器、第二内存、第二PCIe3.0接口和第一光纤接口；第二内存、第二PCIe 3.0接口和第一光纤接口分别与第一逻辑处理器通信连接；第二内存用于缓存回放数据；DDR数据缓存板的第二PCIe 3.0接口用于连接机架式服务器；第一光纤接口为QSFP高速光纤接口，第一光纤接口用于连接D/A数据接口板，将回放数据通过QSFP高速光纤输出，即可以实现多通道同步输出能力。
如图4所示，第一逻辑处理器包括PCIe IP核、PCIe接口控制模块、FIFO写模块、DDR接口控制模块、Aurora接口控制模块、MIG IP核、Aurora IP核和FIFO读模块；PCIe IP核、FIFO写模块、DDR接口控制模块和Aurora接口控制模块分别与PCIe接口控制模块通信连接；FIFO写模块、FIFO读模块和MIG IP核分别与DDR接口控制模块通信连接；FIFO读模块和Aurora IP核分别与Aurora接口控制模块相连接；MIG IP核与第二内存通信连接；AuroraIP核与第一光纤接口通信连接；PCIe IP核与第二PCIe 3.0接口相连接；
PCIe接口控制模块，用于通过PCIe IP核接收机架式服务器下发的回放数据和控制指令，将回放数据通过FIFO写模块转发给DDR接口控制模块；向DDR接口控制模块发送控制指令；接收来自Aurora接口控制模块反馈的状态数据；其中控制指令包括板卡初始化、数据导入、单次播放、循环播放、开始播放和暂停播放；PCIe接口控制模块在与机架式服务器通信时，回放数据采用DAM方式进行传输，控制命令采用寄存器方式进行传输；
DDR接口控制模块，用于将FIFO写模块转发来的数据通过MIG IP核存入第二内存，根据来自PCIe接口控制模块的控制指令执行相应的操作；当接收到回放命令时，再将回放数据从DDR内存中读出，并通过FIFO缓存发送到Aurora接口控制模块；
Aurora接口控制模块，用于接收DDR接口控制模块通过FIFO读模块发送的回放数据，将回放数据通过Aurora IP核和第一光纤接口发送至D/A数据接口板，并向PCIe接口控制模块反馈发送状态。
FIFO写模块和FIFO读模块构成FIFO缓存，用于实现模块之间的跨时钟域处理。
如图5所示，D/A数据接口板包括第二逻辑处理器、第二光纤接口、第三内存、DAC子卡和信号输出接口；第二光纤接口、第三内存和DAC子卡分别与第二逻辑处理器通信连接；信号输出接口与DAC子卡通信连接；第二光纤接口包括至少4个采用Aurora协议通信的QSFP光纤接口。
如图6所示，第二逻辑处理器也包括一个DDR接口控制模块，第二逻辑处理器的DDR接口控制模块通过FIFO缓存与Aurora接口控制模块和JESD2048接口控制模块相连，JESD2048接口控制模块通过PCle接口控制模块与机架式服务器通信，PCle接口控制模块通过SPI接口配置模块对DAC子卡进行配置；JESD2048接口控制模块通过JESD2048 IP与DAC子卡通信连接；第二逻辑处理器的Aurora接口控制模块通过Aurora IP与各个DDR数据缓存板相连，主要用于通过光纤接收DDR数据缓存板发来的回放数据，并通过FIFO缓存同步后发送至DDR接口控制模块缓存。SPI接口配置模块主要用于对DAC子卡进行上电初始价配置。
第二逻辑处理器的PCle接口控制模块主要用于通过PCIe接收机架式服务器通过上位软件下发的控制命令，该控制命令主要包括DAC时钟选择(分内部时钟和外部时钟)、通道使能设置、通道增益设置、秒脉冲同步(PPS)使能设置等。同时将模块的时钟锁定状态、接口链路状态等信息返回至上位机软件。
如图7所示，DAC子卡包括FMC连接单元、电源管理单元、时钟单元和DAC单元；时钟单元和DAC单元分别与FMC连接单元相连接；时钟单元和DAC单元相连接；电源管理单元分别与时钟单元、DAC单元和FMC连接单元相连接；
FMC连接单元，用于连接第二逻辑处理器与DAC单元；向电源管理单元提供12V电源；
电源管理单元，用于将12V电源转换为时钟单元和DAC单元所需的电压，所需电压包括+1.2V、+1.8V和+3.3V，并采用低噪声电源转换模块为时钟单元和DAC单元供电；
时钟单元，用于向DAC单元和第二逻辑处理器提供同源参考时钟，供DAC转换和JESD204B通信传输使用。其时钟输入源可选，可由内部时钟或外部时钟提供。系统上电后FPGA通过SPI接口对其进行上电初始化配置。
DAC单元，用于进行数/模转换。DAC采用ADI公司的AD9144，其是一款4通道、16位、高动态范围数模转换器，提供2.8GSPS最高采样率，可以产生高达奈奎斯特频率的多载波。AD9144采用灵活的8通道JESD204B接口，每个通道最高支持的输入数据速率1.096GSPS、支持1X、2X、4X、8X插值滤波器。系统上电后FPGA通过SPI接口对其进行上电初始化配置。
如图8所示，该基于大容量高速多通道数据回放设备的回放方法包括以下步骤：
S1、通过机架式服务器获取并存储回放数据；
S2、通过机架式服务器对D/A数据接口板进行配置；通过机架式服务器对对DDR数据缓存板进行初始化；
S3、判断是否采用单通道模式进行数据回放，若是则选择回放数据和输出通道对应的DDR数据缓存板；否则将回放数据存入不同的DDR数据缓存板；
S4、通过机架式服务器设置播放模式参数，并将播放参数发送至DDR数据缓存板；播放模式参数包括单次播放和循环播放；
S5、通过机架式服务器设置播放启停参数，并将播放启停参数发送至DDR数据缓存板；播放启停参数包括开启播放和暂停播放；
S6、通过DDR数据缓存板根据播放模式参数和播放启停参数向D/A数据接口板发送回放数据；
S7、通过D/A数据接口板按时序将回放数据进行数/模转换后输出。
在本发明的一个实施例中，四个DDR数据缓存板与高速D/A数据接口板的DAC输出通道1/2/3/4是一一对应关系，通过上位机软件进行初始化配置时，可以只针对要进行数据输出的通道和DDR数据缓存板进行初始化和配置。
综上所述，本发明4U机架式服务器采用NVMe SSD固态硬盘作为存储介质，其通过PCIe接口采用NVMe协议进行数据传输，具有存储容量大、传输速率高、扩展性好等优点。
本发明4U机架式服务器配置有高性能处理器和大容量DDR4内存，同时固态硬盘采用NVMe协议接口，具有极其强大的数据读写速度和数据处理能力。
本发明所有传输节点及模块之间均采用包括PCIe 3.0、Aurora、JESD204B等高速接口，具有极强大的数据传输能力，同时DAC子卡最高支持4路、16位、2.8GSPS的模/数转换能力。
本发明通过增加DDR数据缓存板，将回放数据预置于数据缓存板内，实现了在高速回放模式下的多通道并行输出。通过高速D/A接口板的同步处理，实现了各通道信号输出相位一致。
本发明通过配置上位机回放软件，可实现单通道、双通道、三通道、四通道等多种通道输出模式，且通道增益可设置，支持PPS同步模式，支持单次播放和循环播放模式。
本发明通过高速D/A数据接口板实现多通道数据同步处理，实现各通道信号输出相位一致。

Claims (8)

1.一种大容量高速多通道数据回放设备，其特征在于，包括机架式服务器、D/A数据接口板，以及至少两个DDR数据缓存板；所述机架式服务器分别与DDR数据缓存板和D/A数据接口板通信连接，DDR数据缓存板与D/A数据接口板通信连接；每个DDR数据缓存板与D/A数据接口板的输出通道一一对应；
所述机架式服务器，用于接收并存储回放数据，在进行数据回放时，将回放数据预置于DDR数据缓存板内，使预置于DDR数据缓存板内的回放数据通过D/A数据接口板进行输出；
所述DDR数据缓存板包括第一逻辑处理器、第二内存、第二PCIe 3.0接口和第一光纤接口；所述第二内存、第二PCIe 3.0接口和第一光纤接口分别与第一逻辑处理器通信连接；所述第二内存用于缓存回放数据；DDR数据缓存板的第二PCIe 3.0接口用于连接机架式服务器；第一光纤接口用于连接D/A数据接口板；
所述第一逻辑处理器包括PCIe IP核、PCIe接口控制模块、FIFO写模块、DDR接口控制模块、Aurora接口控制模块、MIG IP核、Aurora IP核和FIFO读模块；所述PCIe IP核、FIFO写模块、DDR接口控制模块和Aurora接口控制模块分别与PCIe接口控制模块通信连接；FIFO写模块、FIFO读模块和MIG IP核分别与DDR接口控制模块通信连接；FIFO读模块和Aurora IP核分别与Aurora接口控制模块相连接；MIG IP核与第二内存通信连接；Aurora IP核与第一光纤接口通信连接；PCIe IP核与第二PCIe 3.0接口相连接；
所述PCIe接口控制模块，用于通过PCIe IP核接收机架式服务器下发的回放数据和控制指令，将回放数据通过FIFO写模块转发给DDR接口控制模块；向DDR接口控制模块发送控制指令；接收来自Aurora接口控制模块反馈的状态数据；其中控制指令包括板卡初始化、数据导入、单次播放、循环播放、开始播放和暂停播放；
所述DDR接口控制模块，用于将FIFO写模块转发来的数据通过MIG IP核存入第二内存，根据来自PCIe接口控制模块的控制指令执行相应的操作；
所述Aurora接口控制模块，用于接收DDR接口控制模块通过FIFO读模块发送的回放数据，将回放数据通过Aurora IP核和第一光纤接口发送至D/A数据接口板，并向PCIe接口控制模块反馈发送状态。
2.根据权利要求1所述的大容量高速多通道数据回放设备，其特征在于，所述机架式服务器包括处理器、主板、硬盘、第一内存、第一PCIe 3.0接口和网卡，所述处理器、硬盘、第一内存、第一PCIe 3.0接口和网卡分别与主板通信连接；网卡用于接收回放数据；第一PCIe3.0接口用于输出回放数据。
3.根据权利要求2所述的大容量高速多通道数据回放设备，其特征在于，所述机架式服务器为4U机架式服务器；第一内存为DDR4内存，容量为16GB；硬盘为NVMe SSD固态硬盘；网卡为双口万兆光纤网卡。
4.根据权利要求1所述的大容量高速多通道数据回放设备，其特征在于，所述D/A数据接口板包括第二逻辑处理器、第二光纤接口、第三内存、DAC子卡和信号输出接口；所述第二光纤接口、第三内存和DAC子卡分别与第二逻辑处理器通信连接；信号输出接口与DAC子卡通信连接；
所述第二逻辑处理器，用于完成多通道数据同步处理和第二光纤接口时序控制；将接收的回放数据存放于第三内存中；按时序向DAC子卡发送回放数据；
所述DAC子卡，用于进行回放数据的数/模转换。
5.根据权利要求4所述的大容量高速多通道数据回放设备，其特征在于，所述第二光纤接口包括至少4个采用Aurora协议通信的QSFP光纤接口。
6.根据权利要求4所述的大容量高速多通道数据回放设备，其特征在于，所述DAC子卡包括FMC连接单元、电源管理单元、时钟单元和DAC单元；所述时钟单元和DAC单元分别与FMC连接单元相连接；时钟单元和DAC单元相连接；所述电源管理单元分别与时钟单元、DAC单元和FMC连接单元相连接；
所述FMC连接单元，用于连接第二逻辑处理器与DAC单元；向电源管理单元提供12V电源；
所述电源管理单元，用于将12V电源转换为时钟单元和DAC单元所需的电压，向时钟单元和DAC单元供电；
所述时钟单元，用于向DAC单元和第二逻辑处理器提供同源参考时钟；
所述DAC单元，用于进行数/模转换。
7.一种基于权利要求1-6任一所述的大容量高速多通道数据回放设备的回放方法，其特征在于，包括以下步骤：
S1、通过机架式服务器获取并存储回放数据；
S2、通过机架式服务器对D/A数据接口板进行配置；通过机架式服务器对对DDR数据缓存板进行初始化；
S3、判断是否采用单通道模式进行数据回放，若是则选择回放数据和输出通道对应的DDR数据缓存板；否则将回放数据存入不同的DDR数据缓存板；
S4、通过机架式服务器设置播放模式参数，并将播放参数发送至DDR数据缓存板；
S5、通过机架式服务器设置播放启停参数，并将播放启停参数发送至DDR数据缓存板；
S6、通过DDR数据缓存板根据播放模式参数和播放启停参数向D/A数据接口板发送回放数据；
S7、通过D/A数据接口板按时序将回放数据进行数/模转换后输出。
8.根据权利要求7所述的回放方法，其特征在于，播放模式参数包括单次播放和循环播放；播放启停参数包括开启播放和暂停播放。
CN202111252781.XA 2021-10-27 2021-10-27 一种大容量高速多通道数据回放设备及方法 Active CN113986130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111252781.XA CN113986130B (zh) 2021-10-27 2021-10-27 一种大容量高速多通道数据回放设备及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111252781.XA CN113986130B (zh) 2021-10-27 2021-10-27 一种大容量高速多通道数据回放设备及方法

Publications (2)

Publication Number Publication Date
CN113986130A CN113986130A (zh) 2022-01-28
CN113986130B true CN113986130B (zh) 2024-01-26

Family

ID=79742196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111252781.XA Active CN113986130B (zh) 2021-10-27 2021-10-27 一种大容量高速多通道数据回放设备及方法

Country Status (1)

Country Link
CN (1) CN113986130B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115509974B (zh) * 2022-08-03 2023-06-20 中勍科技股份有限公司 一种基于fpga光纤数据收发处理的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201887751U (zh) * 2010-12-09 2011-06-29 成都傅立叶电子科技有限公司 软件无线电开发平台
WO2013192389A1 (en) * 2012-06-22 2013-12-27 Sirius Xm Radio Inc. Method and apparatus for using selected content tracks from two or more program channels to automatically generate a blended mix channel for playback to a user upon selection of a corresponding preset button on a user interface
CN106663074A (zh) * 2014-09-03 2017-05-10 高通股份有限公司 串行低功率芯片间媒体总线(slim总线)系统中的多通道音频通信
CN107145299A (zh) * 2017-05-04 2017-09-08 中北大学 基于jesd204b协议的多通道宽带信号高速采集与转发系统
CN110209607A (zh) * 2019-05-13 2019-09-06 北京遥感设备研究所 一种多通道雷达中频数据采集回放系统
CN111386678A (zh) * 2017-09-27 2020-07-07 搜诺思公司 接近的回放设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166712B2 (en) * 2010-06-22 2015-10-20 Sirius Xm Radio Inc. Method and apparatus for multiplexing audio program channels from one or more received broadcast streams to provide a playlist style listening experience to users
US9998890B2 (en) * 2010-07-29 2018-06-12 Paul Marko Method and apparatus for content navigation in digital broadcast radio
CA2841565C (en) * 2011-07-21 2019-10-29 Sirius Xm Radio Inc. Method and apparatus for delivery of programs and metadata to provide user alerts to tune to corresponding program channels before high interest events occur during playback of programs
US10609475B2 (en) * 2014-12-05 2020-03-31 Stages Llc Active noise control and customized audio system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201887751U (zh) * 2010-12-09 2011-06-29 成都傅立叶电子科技有限公司 软件无线电开发平台
WO2013192389A1 (en) * 2012-06-22 2013-12-27 Sirius Xm Radio Inc. Method and apparatus for using selected content tracks from two or more program channels to automatically generate a blended mix channel for playback to a user upon selection of a corresponding preset button on a user interface
CN106663074A (zh) * 2014-09-03 2017-05-10 高通股份有限公司 串行低功率芯片间媒体总线(slim总线)系统中的多通道音频通信
CN107145299A (zh) * 2017-05-04 2017-09-08 中北大学 基于jesd204b协议的多通道宽带信号高速采集与转发系统
CN111386678A (zh) * 2017-09-27 2020-07-07 搜诺思公司 接近的回放设备
CN110209607A (zh) * 2019-05-13 2019-09-06 北京遥感设备研究所 一种多通道雷达中频数据采集回放系统

Also Published As

Publication number Publication date
CN113986130A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
CN102543162B (zh) 微线程存储器
CN106095334B (zh) 一种基于fpga的高速数据采集存储系统
CN113553277A (zh) 一种ddr5 sdram的高吞吐率、低延迟phy接口电路装置
CN103297055A (zh) 一种采用fpga实现多路串行adc同步的装置
US20010052057A1 (en) Buffer for varying data access speed and system applying the same
CN113986130B (zh) 一种大容量高速多通道数据回放设备及方法
CN102520892A (zh) 多功能固态数据存储回放仪
CN103246754B (zh) 一种高速数字信号采集、存储系统
CN116841932A (zh) 一种可灵活连接的便携式高速数据存取设备及其工作方法
CN203643598U (zh) 雷达数据记录设备
CN107832249B (zh) 三线实现和带有spi接口外设进行通讯的系统及方法
CN111966628B (zh) 一种多核组合式大容量数据同步存储方法
CN116737624B (zh) 一种高性能数据存取装置
CN105183377A (zh) 机载数据存储装置
US8817402B2 (en) Tag multiplication via a preamplifier interface
CN100461857C (zh) 一种基于光纤传输的音视频传输的控制系统
KR101095030B1 (ko) 광 연결을 이용한 고속 대용량 저장 장치
CN112543025A (zh) 基于矩阵化的高速串行ad采样及数据处理系统及方法
CN113806277B (zh) 基于srio协议的fpga与dsp的数据传输系统
CN207586908U (zh) 一种高速扩容存储模块
CN107643989B (zh) 一种基于pci总线协议双光纤环路冗余结构通讯板卡
KR20130143210A (ko) 메모리 확장 장치
CN213069803U (zh) 一种雷达信号数据采集设备
WO2010065290A2 (en) Memory system with command filtering
CN1856835A (zh) 同步的ram存储电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant