CN106663074A - 串行低功率芯片间媒体总线(slim总线)系统中的多通道音频通信 - Google Patents

串行低功率芯片间媒体总线(slim总线)系统中的多通道音频通信 Download PDF

Info

Publication number
CN106663074A
CN106663074A CN201580046460.0A CN201580046460A CN106663074A CN 106663074 A CN106663074 A CN 106663074A CN 201580046460 A CN201580046460 A CN 201580046460A CN 106663074 A CN106663074 A CN 106663074A
Authority
CN
China
Prior art keywords
data
audio
multichannel
port
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580046460.0A
Other languages
English (en)
Inventor
L·阿马里利奥
A·巴拉托斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106663074A publication Critical patent/CN106663074A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/162Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287Multiplexed DMA
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S3/00Systems employing more than two channels, e.g. quadraphonic
    • H04S3/008Systems employing more than two channels, e.g. quadraphonic in which the audio signals are in digital form, i.e. employing more than two discrete digital channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Stereophonic System (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Abstract

公开了串行低功率芯片间媒体总线(SLIM总线)系统(300)中的多通道音频通信。在SLIM总线系统中提供了多通道输出端口(320(X))。该多通道输出端口经由直接存储器访问(DMA)管道(308)从音频源(例如,存储介质)接收音频流,并且在多个数据通道(316L、318R)上将该音频流分发到多个接收端口(234、238)(例如,扬声器),这多个数据通道都连接到单个多通道输出端口。在SLIM总线系统中还提供了多通道输入端口。该多通道输入端口从多个分发端口(例如,话筒)连接到多个数据通道。因此有可能用单个DMA管道支持多个数据通道,由此改进了SLIM总线系统的实现灵活性和效率。

Description

串行低功率芯片间媒体总线(SLIM总线)系统中的多通道音频 通信
优先权要求
本申请要求于2014年9月3日提交且题为“SLIMBUS WITH MULTI-CHANNELFUNCTIONALITY(具有多通道功能性的SLIM总线)”的美国临时专利申请序列号No.62/045,235的优先权,该临时专利申请通过引用全部纳入于此。
本申请要求于2015年9月1日提交的题为“MULTI-CHANNEL AUDIO COMMUNICATIONIN A SERIAL LOW-POWER INTER-CHIP MEDIA BUS(SLIMBUS)SYSTEM(串行低功率芯片间媒体总线(SLIM总线)系统中的多通道音频通信)”的美国专利申请序列号14/842,451的优先权,该申请通过援引全部纳入于此。
背景技术
I.公开领域
本公开的技术一般涉及分发音频。
II.背景技术
移动通信设备在当前社会已变得越来越普遍。这些移动通信设备的盛行部分地是由目前在此类设备上实现的许多功能来推动的。此类设备中增强的处理能力意味着移动通信设备已经从纯粹的通信工具演变成复杂的移动娱乐中心,由此实现增强的用户体验。
尽管有上述所有的技术进步,但是音频仍然是移动通信设备的基本特征。移动通信设备一般包括(诸)话筒和扬声器来支持诸如立体声音乐回放、免提语音呼叫和音乐扩展坞系统的应用。因为移动通信设备能够同时支持多个音频阱设备(例如,立体声系统的左右扬声器),所以可能希望允许移动通信设备中的微处理器或其他控制设备通过共用通信总线向多个音频阱设备传达音频数据。
在2012年9月28日,联盟公布了串行低功率芯片间媒体总线((SLIM总线))规范,版本1.1。被设计成支持时分复用(TDM)总线上进行的移动通信设备中的多个设备之间的音频通信。这多个设备可包括应用处理器、存储介质、调制解调器、话筒、扬声器等等。TDM总线可以支持多个数据通道。多个数据通道中的每一个可以配置成连接TDM总线上的单对设备以供音频通信。根据 规范版本1.1,设备可包括一个或多个端口,每个端口配置成启用去往单个数据通道的音频数据连接。就此而言,为了将来自音频源(例如,应用处理器、存储介质和/或音频编解码器)的立体声音频播放到移动通信设备中的左扬声器和右扬声器,音频源必须使用两个端口支持两个数据通道(即,左扬声器通过第一端口使用第一数据通道,而右扬声器通过第二端口使用第二数据通道)。因为每个端口消耗了整个直接存储器访问(DMA)管道,所以在移动通信设备中要求有两个DMA管道来播放立体声音频。结果,移动通信设备可能要求更多的存储和/或通信带宽来播放立体声音频,由此导致增加的成本和功耗。当存在两个以上音频通道(诸如,5.1或6.1环绕声)时,该情形被加剧。
公开概述
详细描述中公开的诸方面包括串行低功率芯片间媒体总线(SLIM总线)系统中的多通道音频通信。就此而言,在一方面,在SLIM总线系统中提供了多通道输出端口。多通道输出端口经由直接存储器访问(DMA)管道从音频源(例如,存储介质)接收音频流,并且在多个数据通道上将该音频流分发到多个接收端口(例如,扬声器),这多个数据通道都连接到单个多通道输出端口。在另一方面,在SLIM总线系统中提供了多通道输入端口。该多通道输入端口从多个分发端口(例如,话筒)连接到多个数据通道。通过在SLIM总线系统中提供多通道输出端口和/或多通道输入端口,可能用单个DMA管道支持多个数据通道,由此改进了SLIM总线系统的实现灵活性和效率。进一步,这有可能放松对于SLIM总线系统的存储和通信带宽要求以降低成本和功耗。
就此而言,在一方面,提供了一种音频源。该音频源包括配置成耦合到时分复用(TDM)总线的多通道输出端口。该多通道输出端口还可配置成连接到TDM总线承载的至少两个数据通道。
在另一方面,提供了一种音频阱。该音频阱包括配置成耦合到TDM总线的多通道输入端口。该多通道输入端口还可配置成连接到TDM总线承载的至少两个数据通道。
在另一方面,提供了一种控制音频源的方法。该方法包括将多通道输出端口连接到TDM总线中的至少两个数据通道。该方法还包括在该多通道输出端口处接收音频数据。该音频数据包括多通道输出端口处的多个音频通道。该方法还包括从多通道输出端口通过TDM总线中的至少两个数据通道传送多个音频通道。
在另一方面,提供了一种控制音频阱的方法。该方法包括将多通道输入端口连接到TDM总线中的至少两个数据通道。该方法还包括在多通道输入端口处通过TDM总线中的至少两个数据通道接收多个音频通道。该方法还包括在该多通道输入端口处交织音频数据。
附图简述
图1是解说根据2012年9月28日公布的联盟规范版本1.1(串行低功率芯片间媒体总线(SLIM总线)规范)的示例性SLIM总线系统中的设备通信的示意图;
图2A是配置成将来自存储设备的立体声音频播放到左扬声器和右扬声器的示例性电子设备的简化示意图;
图2B是根据SLIM总线规范配置成支持图2A的电子设备中的立体声音频回放的示例性常规SLIM总线系统的示意图;
图3是配置成通过将音频控制器中的多个端口中的至少一个端口配置成充当多通道输出端口来支持电子设备中的立体声音频回放的示例性SLIM总线系统的示意图;
图4是在其中多个端口中的至少一个端口配置成充当多通道输出端口来支持多个数据通道的示例性SLIM总线系统的示意图;
图5是在其中多个端口中的至少一个端口配置成充当多通道输入端口来支持多个数据通道的示例性SLIM总线系统的示意图;
图6是包括多通道输出端口和多通道输入端口的示例性SLIM总线系统的示意图;以及
图7是可采用图3-6的SLIM总线系统的示例性的基于处理器的系统的框图。
详细描述
现在参照附图,描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
详细描述中公开的诸方面包括串行低功率芯片间媒体总线(SLIM总线)系统中的多通道音频通信。就此而言,在一方面,在SLIM总线系统中提供了多通道输出端口。多通道输出端口经由直接存储器访问(DMA)管道从音频源(例如,存储介质)接收音频流,并且在多个数据通道上将该音频流分发到多个接收端口(例如,扬声器),这多个数据通道都连接到单个多通道输出端口。在另一方面,在SLIM总线系统中提供了多通道输入端口。该多通道输入端口从多个分发端口(例如,话筒)连接到多个数据通道。通过在SLIM总线系统中提供多通道输出端口和/或多通道输入端口,就有可能用单个DMA管道支持多个数据通道,由此改进了SLIM总线系统的实现灵活性和效率。进一步,这有可能放松对于SLIM总线系统的存储和通信带宽要求以降低成本和功耗。
在讨论包括本公开的具体方面的SLIM总线系统中的多通道音频通信的示例性方面之前,参照图1提供了根据2012年9月28日公布的联盟规范版本1.1(下文中为“SLIM总线规范”)的SLIM总线系统的简要概述。随后参照图2A和2B讨论了根据SLIM总线规范配置成支持具有SLIM总线能力的电子设备中的立体声音频回放的SLIM总线系统的解说。参照图3开始讨论SLIM总线系统中的多通道音频通信的具体示例性方面。
就此而言,图1是解说根据SLIM总线规范的示例性SLIM总线系统100中的设备通信的示意图。参照图1,SLIM总线系统100可包括第一设备102、第二设备104、第三设备106、第四设备108、第五设备110和第六设备112(统称为SLIM总线设备114)。SLIM总线设备114配置成在共享总线116(为时分复用(TDM)总线(下文称之为“TDM总线116”))上进行通信。根据SLIM总线规范,每个SLIM总线设备114是SLIM总线组件(未示出)内的可单独寻址的实体,该SLIM总线组件包含必要的逻辑以使得每个SLIM总线设备114能够访问TDM总线116。在非限制性示例中,SLIM总线设备114可以是应用处理器、存储介质、调制解调器、话筒、扬声器,等等。
继续参照图1,每个SLIM设备114包括多个端口118(1)-118(N)。根据SLIM总线规范,每个SLIM总线设备114可以支持多达六十四(64)个端口。多个端口118(1)-118(N)中的每一者包含用于SLIM总线设备114中的任一者连接到(如SLIM总线规范中使用的术语)数据通道的必要参数(例如,连接状态、通道号、使用的传输协议和相关数据通道参数)。数据通道提供了SLIM总线源设备(例如,第一设备102)和SLIM总线阱设备(例如,第二设备104或第六设备112)之间的逻辑关联,由此允许音频数据从SLIM总线源设备被分发到相关联的SLIM总线阱设备。如图1中所解说的,第一数据通道120(1)提供了第一设备102中的端口118(N)和第二设备104中的端口118(X)之间的逻辑关联。第二数据通道120(2)提供了第一设备102中的端口118(1)和第六设备112中的端口118(N)之间的逻辑关联。使用立体声系统的示例,第二设备104可以是左扬声器,且第六设备112可以是右扬声器,从而第一数据通道120(1)承载用于左音频通道的信息,而第二数据通道120(2)承载用于右音频通道的信息。
进一步,根据SLIM总线规范,第一设备102中的端口118(1)和端口118(N),第二设备104中的端口118(X),以及第六设备112中的端口118(N)仅可以支持单个数据通道,诸如数据通道120(1)或120(2)。SLIM总线设备114之间的数据通道120(1)和120(2)是由TDM总线116物理支持的。TDM总线116是承载基于由第一数据通道120(1)提供的逻辑关联从第一设备102的端口118(N)到第二设备104的端口118(X)的音频数据的物理通信介质。类似地,TDM总线116承载基于由第二数据通道120(2)提供的逻辑关联从第一设备102中的端口118(1)到第六设备112中的端口118(N)的音频数据。
图2A是配置成将来自存储设备202的立体声音频播放到左扬声器204和右扬声器206的示例性电子设备200的简化示意图。参照图2A,音频控制器208可以由音乐播放应用配置成将音频文件(例如,运动图片专家组版本3(MP3)文件)从存储设备202播放到左扬声器204和右扬声器206。音频文件中的音频数据通常以数据块(下文中称之为音频区段)的形式组织并存储。当播放音频文件时,音频控制器208从存储设备202接收经压缩且经编码的音频文件210。经压缩且经编码的音频文件210包括多通道音频流(例如,立体声音频文件包括左通道和右通道,这些通道设计成一起流至扬声器以如原始记录的那样呈现)。音频控制器208解码并解压缩经压缩且经编码的音频文件210并向TDM总线116发送经解码且经解压缩的音频文件210’,该音频文件210’包括多通道音频流。经解码和经解压缩的音频文件210’的多通道音频流中的个体音频通道212L(即,左音频通道)和214R(即,右音频通道)被提供到个体左扬声器204和右扬声器206。在非限制性示例中,音频控制器208可以被视作图1的第一设备102。左扬声器204和右扬声器206可以分别被视作第二设备104和第六设备112。类似于第一设备102,第二设备104和第六设备112,音频控制器208、左扬声器204和右扬声器206经由TDM总线116互连。由此,电子设备200是图1的SLIM总线系统100的示例。
图2B是根据SLIM总线规范配置成支持图2A的电子设备200中的立体声音频回放的示例性SLIM总线系统216的更为具体的示意图。图2A和2B之间的共同元件以共同元件标号被示出,并且本文将不会重新描述。
参照图2B,音频控制器208在解压缩并解码经压缩且经编码的音频文件210之后,具有音频流218,该音频流218包括多个音频通道(例如,立体声音频文件的左音频通道和右音频通道)。音频控制器208包括第一数据管道220和第二数据管道222,它们可以是直接存储器访问(DMA)管道。第一数据管道220接收音频流218的子集,且第二数据管道222接收音频流218的不同子集。第一数据管道220耦合到第一端口224。第二数据管道222耦合到第二端口226。第一端口224包括第一输出队列228,且第二端口226包括第二输出队列230。第一输出队列228和第二输出队列230可以是先进先出(FIFO)队列。
继续参照图2B,第一端口224连接到数据通道232L。左扬声器204中的端口234也连接到数据通道232L。类似地,第二端口226连接到数据通道236R,并且右扬声器206中的端口238连接到数据通道236R。数据通道232L承载用于左音频通道212L的数据,而数据通道236R承载用于右音频通道214R的数据。端口234可包括输入队列240,且端口238可包括输入队列242。输入队列240和242可以是FIFO队列。就此而言,在图2A的电子设备200中,SLIM总线系统216并发地在左扬声器204和右扬声器206上播放音频以呈现立体声音频回放。
继续参照图2B,数据通道232L和236R是TDM总线116内的逻辑通道。根据SLIM总线规范,每个数据通道要求唯一的端口。由此,音频控制器208必须使用第一端口224和第二端口226来分别支持数据通道232L和236R。应当领会,第一数据管道220和第二数据管道222可以各自具有比传输以数据通道232L和数据通道236R为目的地的数据所需大的相应数据带宽。然而,根据SLIM总线规范,第一端口224必须排他地占据第一数据管道220。类似地,第二端口226必须排他地占据第二数据管道222。由此,第一数据管道220和第二数据管道222的相应数据带宽可能未能被充分利用。就此而言,本公开的示例性方面允许数据通道232L和236R由使用单个数据管道的单个端口支持,由此改进电子设备200中的立体声音频回放的实现灵活性和效率。虽然构想了单个数据管道,但是本公开并不限于此,并且多个数据管道仍然可以与连接到多个数据通道的端口相关联地使用。
就此而言,图3是配置成通过将音频控制器304中的多个端口302(1)-302(M)中的至少一个端口配置成充当多通道输出端口302(X)来支持立体声音频回放的示例性SLIM总线系统300的示意图。
参照图3,多通道输出端口302(X)从经交织的数据管道308接收经交织的数据306。在非限制性示例中,经交织的数据管道308是DMA管道。经交织的数据306包括用于左音频通道的左音频数据310和用于右音频通道的右音频数据312。多通道输出端口302(X)包括存储经交织的数据306的经交织的输出队列314。多通道输出端口302(X)连接到第一数据通道316L和第二数据通道318R。TDM总线320分别在第一数据通道316L中承载左音频数据310以及在第二数据通道318R中承载右音频数据312。
继续参照图3,左扬声器204的端口234连接到第一数据通道316L,且右扬声器206的端口238连接到第二数据通道318R。通过将多通道输出端口302(X)配置成支持第一数据通道316L和第二数据通道318R两者,仅需要单个经交织的数据管道(诸如经交织的数据管道308),由此使得SLIM总线系统300比图2B的SLIM总线系统216更高效。注意。使用具有多个数据管道的多通道输出端口302(X)是可能的,但是由多通道输出端口302(X)所产生的多数效率被降低了。
继续参照图3,多通道输出端口302(X)可以被配置成使用SLIM总线规范中定义的命令来支持第一数据通道316L和第二数据通道318R。下文的表1中提供的示例基于(出于示例的目的)假设第一数据通道316L被指派了对应通道号(CN)零(0),且第二数据通道318R被指派了对应CN一(1),并进一步假设多通道输出端口302(X)、端口234和端口238分别被指派端口号(PN)一(1)、二(2)和三(3)。基于这些假设,下文表1中提供了用于配置SLIM总线系统300的示例性命令序列。
表1
继续参照图3,多通道输出端口302(X)可以从支持第一数据通道316L和第二数据通道318R重配置成仅支持第一数据通道316L。可以使用SLIM总线规范中定义的命令来执行重配置。在下文表2中提供了用于将SLIM总线系统300重配置成停用第二数据通道318R的示例性命令序列。
Table 2
在第二数据通道318被停用之后,多通道输出端口302(X)表现得像具有单个数据通道的传统系统。结果,经交织的输出队列314仅包括左音频数据310。
继续参照图3,也有可能使用SLIM总线规范中定义的命令并发地终结第一数据通道316L和第二数据通道318R两者。在下文表3中提供了用于将SLOIM总线系统300重配置成停用第一数据通道316L和第二数据通道318R二者的示例性命令序列。
表3
在停用第一数据通道316L和第二数据通道318R之后,多通道输出端口302(X)不再连接到数据通道。结果,经交织的输出队列314变为空。
在示例性方面,每个数据通道具有相同的采样区间(SI(速率,例如48kHz或96kHz))和区段长度(SL,即,每个事务中有多少比特),但是有不同的区段偏移(SO)。在另一示例性方面,在两个通道之间SI可以是不同的,在该情形中,SI的最大公约数应当是最小的SI。可以针对特定设备设置价值元素(ValueElement)能力,该能力指示每个端口可以被指派有多少通道。该能力可以被存储在寄存器中并可以在设备与SLIM总线系统相关联时通过轮询或自动地被提供给主机设备。
虽然图3中示出了多通道输出端口302(X)仅支持第一数据通道316L和第二数据通道318R,但有可能将多个端口302(1)-302(M)中的任一者配置成支持两个以上数据通道(例如,代替立体声,5.1、6.1或其他通道布置是可能的)。就此而言,图4是示例性SLIM总线系统400的示意图,其中多个端口402(1)-402(M)中的至少一个端口402(X)被配置为多通道输出端口404以支持多个数据通道406(1)-406(Y)。
参照图4,多个端口402(1)-402(M)通信地耦合到共享总线408。在非限定性示例中,共享总线408是TDM总线。就此而言,共享总线408是支持多个数据通道406(1)-406(Y)的物理通信介质。多通道输出端口404从经交织的数据管道412接收经交织的数据410。在非限制性示例中,经交织的数据管道412是DMA管道。
继续参照图4,经交织的数据410包括对应于个体音频通道的音频数据420(1)-420(Y)。例如,音频数据420(1)可以是左通道,420(Y-1)可以是重低音通道,而420(Y)可以是右通道。多通道输出端口404分别在数据通道406(1)-406(Y)上分发音频数据420(1)-420(Y)。就此而言,多个数据通道406(1)-406(Y)可以是分别承载从多通道输出端口404到多个接收端口418(1)-418(Y)的音频数据420(1)-420(Y)的单向输出通道。多个接收端口418(1)-418(Y)还通信地耦合到共享总线408。因为共享总线408是支持多个数据通道406(1)-406(Y)的物理通信介质,因此音频数据420(1)-420(Y)在共享总线408上从多通道输出端口404被物理地传输到多个接收端口418(1)-418(Y)。
继续参照图4,多通道输出端口404在FIFO队列422中的经交织的数据410中存储音频数据420(1)-420(Y)。
端口也可以被配置成接收多通道音频。就此而言,图5是示例性SLIM总线系统500的示意图,其中多个端口502(1)-502(M)中的至少一个端口504(X)被配置为多通道输入端口504以支持多个数据通道506(1)-506(Y)。
参照图5,多个端口502(1)-502(M)通信地耦合到共享总线508。在非限定性示例中,共享总线508是TDM总线。就此而言,共享总线508是支持多个数据通道506(1)-506(Y)的物理通信介质。多通道输入端口504分别在多个数据通道506(1)-506(Y)上接收音频数据514(1)-514(Y)。音频数据514(1)-514(Y)由多通道输入端口504从多个分发端口512(1)-512(Y)接收,该多个分发端口512(1)-512(Y)也通信地耦合到共享总线508。就此而言,多个数据通道506(1)-506(Y)可以是承载去往多通道输入端口504的音频数据514(1)-514(Y)的单向输入通道。因为共享总线508是支持多个数据通道506(1)-506(Y)的物理通信介质,因此音频数据514(1)-514(Y)是在共享总线508上物理地传输的。
继续参照图5,多通道输入端口504在FIFO队列514中存储音频数据514(1)-514(Y)。多通道输入端口504以交织的方式在FIFO队列516中存储音频数据514(1)-514(Y)。
继续参照图5,多通道输入端口504将存储在FIFO队列516中的经交织音频数据514(1)-514(Y)转换成经交织的音频流518。继续参照图5,多通道输入端口504向经交织的数据管道520提供经交织的音频流518。在非限制性示例中,经交织的数据管道520是DMA管道。
图4的多通道输出端口404和图5的多通道输入端口504可以在相同的SLIM总线系统中共存。就此而言,图6是包括多通道输出端口602和多通道输入端口604的示例性SLIM总线系统600的示意图。
参照图6,SLIM总线系统600还包括接收端口606和分发端口608。多通道输出端口602、多通道输入端口604、接收端口606和分发端口608都通信地耦合到共享总线610。在非限定性示例中,共享总线610可以是TDM总线。多通道输出端口602分别向多通道输入端口604和接收端口606分发第一音频数据612和第二音频数据614。分发端口608向多通道输入端口604分发第三音频数据616。分别在第一数据通道618、第二数据通道620和第三数据通道622上承载第一音频数据612、第二音频数据614、和第三音频数据616。注意,本公开的进一步方面中,第一音频数据612和第二音频数据614可以是相同的,但是被承载在两个数据通道618和620上。再进一步,在本公开的另一非限制性方面,若第一音频数据612和第二音频数据614是相同的,则音频数据可以被承载在相同数据通道上(未解说)。在单个通道上承载相同音频数据的此类布置将节省通信带宽。
继续参照图6,多通道输入端口604在FIFO队列628中存储音频数据612和616。多通道输入端口604生成FIFO队列628中的经交织的音频数据630。多通道输入端口604向经交织的数据管道632提供经交织的音频数据630。在非限制性示例中,经交织的数据管道632是DMA管道。
图3、4、5和6的SLIM总线系统300、400、500和600可以在任何基于处理器的设备中提供或集成到任何基于处理器的设备中。不作为限定的示例包括:机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板、平板手机、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器,便携式数字视频播放器,以及汽车。
就此而言,图7解说了可采用图3、4、5和6的SLIM总线系统300、400、500和600的基于处理器的系统700的示例。在该示例中,基于处理器的系统700包括一个或多个中央处理单元(CPU)702,其各自包括一个或多个处理器704。(诸)CPU 702可具有耦合至(诸)处理器704以用于对临时存储的数据快速访问的高速缓存存储器706。(诸)CPU 702耦合至系统总线708。如众所周知的,(诸)CPU 702通过在系统总线708上交换地址、控制、以及数据信息来与这些其他设备通信。尽管未在图7中解说,但可提供多个系统总线708,其中每个系统总线708构成不同的织构。就此而言,在非限制性示例中,图3的多通道输出端口302(X)、图4的多通道输出端口404、图5的多通道输入端口504、以及图6的多通道输出端口602和多通道输入端口604可以通信地耦合到系统总线708。
其他主设备和从设备可被连接至系统总线708。如图7中解说的,作为示例,这些设备可包括存储器系统710、一个或多个输入设备712、一个或多个输出设备714、一个或多个网络接口设备716、以及一个或多个显示器控制器718。(诸)输入设备712可包括任何类型的输入设备,包括但不限于输入键、开关、语音处理器等。(诸)输出设备714可包括任何类型的输出设备,包括但不限于音频、视频、其他视觉指示器等。(诸)网络接口设备716可以是配置成允许往来于网络720的数据交换的任何设备。网络720可以是任何类型的网络,包括但不限于有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、蓝牙TM网络或因特网。(诸)网络接口设备716可被配置成支持所期望的任何类型的通信协议。存储器系统710可包括一个或多个存储器单元722(0-N)以及存储器控制器724。
(诸)CPU 702还可被配置成在系统总线708上访问(诸)显示控制器718以控制发送至一个或多个显示器726的信息。(诸)显示器控制器718经由一个或多个视频处理器728向(诸)显示器726发送要显示的信息,视频处理器728将要显示的信息处理成适于(诸)显示器726的格式。(诸)显示器726可包括任何类型的显示器,包括但不限于:阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
本领域技术人员将进一步领会,结合本文所公开的诸方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。作为示例,本文描述的主设备和从设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文所公开的存储器可以是任何类型和大小的存储器,且可配置成存储所需的任何类型的信息。为清楚地解说这种可互换性,以上已经以其功能性的形式一般地描述了各种解说性组件、框、模块、电路和步骤。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性,但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中公开的诸方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器,但在替代方案中,处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP核协作的一个或多个微处理器、或任何其他此类配置)。
本文所公开的诸方面可被实施在硬件和存储在硬件中的指令中,并且可驻留在例如RAM、闪存、ROM、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM,或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合至处理器,以使得处理器能从/向该存储介质读取/写入信息。在替换方案中,存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中,处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到,本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外,在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外,示例性方面中讨论的一个或多个操作步骤可被组合。本领域技术人员还将理解,可使用各种不同技术中的任何一种来表示信息和信号。例如,贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的,并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此,本公开并非旨在被限定于本文中所描述的示例和设计,而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。

Claims (29)

1.一种音频源,包括:
配置成耦合到时分复用(TDM)总线的多通道输出端口,其中所述多通道输出端口配置成连接到由所述TDM总线承载的至少两个数据通道。
2.如权利要求1所述的音频源,其特征在于,所述TDM总线包括串行低功率芯片间媒体总线(SLIM总线)。
3.如权利要求1所述的音频源,其特征在于,进一步包括与所述多通道输出端口相关联的输出缓冲器,其中所述输出缓冲器包括先进先出(FIFO)寄存器。
4.如权利要求1所述的音频源,其特征在于,进一步包括数据管道,所述数据管道耦合到所述多通道输出端口并配置成将经交织的音频数据传递到所述多通道输出端口。
5.如权利要求4所述的音频源,其特征在于,所述数据管道包括直接存储器访问(DMA)管道。
6.如权利要求5所述的音频源,其特征在于,所述DMA管道仅包括单个DMA管道。
7.如权利要求1所述的音频源,其特征在于,进一步包括相应输出缓冲器,每一个输出缓冲器用于所述至少两个数据通道中的每一者,其中所述相应输出缓冲器包括先进先出(FIFO)寄存器。
8.如权利要求7所述的音频源,其特征在于,进一步包括相应数据管道,每一个数据管道用于所述相应输出缓冲器中的每一者。
9.如权利要求8所述的音频源,其特征在于,所述相应数据管道包括直接存储器访问(DMA)管道。
10.如权利要求1所述的音频源,其特征在于,进一步包括配置成存储用于由所述多通道输出端口分发的多通道音频文件的存储器元件。
11.一种音频阱,包括:
配置成耦合到时分复用(TDM)总线的多通道输入端口,其中所述多通道输入端口配置成连接到由所述TDM总线承载的至少两个数据通道。
12.如权利要求11所述的音频阱,其特征在于,所述TDM总线包括串行低功率芯片间媒体总线(SLIM总线)。
13.如权利要求11所述的音频阱,其特征在于,进一步包括与所述多通道输入端口相关联的输入缓冲器,其中所述输入缓冲器包括先进先出(FIFO)寄存器。
14.如权利要求11所述的音频源,其特征在于,进一步包括数据管道,所述数据管道耦合到所述多通道输入端口并配置成从所述多通道输入端口接收经交织的音频数据。
15.如权利要求14所述的音频阱,其特征在于,所述数据管道包括直接存储器访问(DMA)管道。
16.如权利要求15所述的音频阱,其特征在于,所述DMA管道仅包括单个DMA管道。
17.如权利要求11所述的音频阱,其特征在于,进一步包括相应输入缓冲器,每一个输入缓冲器用于所述至少两个数据通道中的每一者,其中所述相应输入缓冲器包括先进先出(FIFO)寄存器。
18.如权利要求17所述的音频阱,其特征在于,进一步包括相应数据管道,每一个数据管道用于所述相应输入缓冲器中的每一者。
19.如权利要求18所述的音频阱,其特征在于,所述相应数据管道包括直接存储器访问(DMA)管道。
20.一种控制音频源的方法,包括:
将多通道输出端口连接到时分复用(TDM)总线中的至少两个数据通道;
在所述多通道输出端口处接收音频数据,其中所述音频数据包括所述多通道输出端口处的多个音频通道;以及
从所述多通道输出端口通过所述TDM总线中的所述至少两个数据通道传送所述多个音频通道。
21.如权利要求20所述的方法,其特征在于,将所述多通道输出端口连接到所述TDM总线中的所述至少两个数据通道包括将所述多通道输出端口连接到串行低功率芯片间媒体总线(SLIM总线)中的至少两个数据通道。
22.如权利要求20所述的方法,其特征在于,接收所述音频数据包括用与所述多通道输出端口相关联的输出缓冲器接收所述音频数据,其中所述输出缓冲器包括先进先出(FIFO)寄存器。
23.如权利要求20所述的方法,其特征在于,接收所述音频数据包括从数据管道接收所述音频数据。
24.如权利要求23所述的方法,其特征在于,从所述数据管道接收所述音频数据包括从直接存储器访问(DMA)管道接收所述音频数据。
25.一种控制音频阱的方法,包括:
将多通道输入端口连接到时分复用(TDM)总线中的至少两个数据通道;
在所述多通道输入端口处通过所述TDM总线中的所述至少两个数据通道接收多个音频通道;以及
在所述多通道输入端口中交织音频数据。
26.如权利要求25所述的方法,其特征在于,将所述多通道输入端口连接到所述TDM总线中的所述至少两个数据通道包括将所述多通道输入端口连接到串行低功率芯片间媒体总线(SLIM总线)中的至少两个数据通道。
27.如权利要求25所述的方法,其特征在于,接收所述多个音频通道包括用与所述多通道输入端口相关联的输入缓冲器接收所述音频数据,其中所述输入缓冲器包括先进先出(FIFO)寄存器。
28.如权利要求25所述的方法,其特征在于,进一步包括将经交织的音频数据传递到数据管道。
29.如权利要求28所述的方法,其特征在于,将所述音频数据传递到所述数据管道接收包括将所述音频数据传递到直接存储器访问(DMA)管道。
CN201580046460.0A 2014-09-03 2015-09-02 串行低功率芯片间媒体总线(slim总线)系统中的多通道音频通信 Pending CN106663074A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462045235P 2014-09-03 2014-09-03
US62/045,235 2014-09-03
US14/842,451 2015-09-01
US14/842,451 US20160062729A1 (en) 2014-09-03 2015-09-01 Multi-channel audio communication in a serial low-power inter-chip media bus (slimbus) system
PCT/US2015/048111 WO2016036837A1 (en) 2014-09-03 2015-09-02 Multi-channel audio communication in a serial low-power inter-chip media bus (slimbus) system

Publications (1)

Publication Number Publication Date
CN106663074A true CN106663074A (zh) 2017-05-10

Family

ID=55402562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580046460.0A Pending CN106663074A (zh) 2014-09-03 2015-09-02 串行低功率芯片间媒体总线(slim总线)系统中的多通道音频通信

Country Status (10)

Country Link
US (1) US20160062729A1 (zh)
EP (1) EP3189442B1 (zh)
JP (1) JP2017535800A (zh)
KR (1) KR20170046674A (zh)
CN (1) CN106663074A (zh)
AU (1) AU2015312023A1 (zh)
BR (1) BR112017004269A2 (zh)
ES (1) ES2706307T3 (zh)
HU (1) HUE041527T2 (zh)
WO (1) WO2016036837A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832471A (zh) * 2017-06-28 2020-02-21 高通股份有限公司 集成电路之间传送的双向多流多速率i2s音频的对准
CN113986130A (zh) * 2021-10-27 2022-01-28 成都旋极历通信息技术有限公司 一种大容量高速多通道数据回放设备及方法
CN117850735A (zh) * 2024-03-08 2024-04-09 湖北芯擎科技有限公司 一种音频通道接口扩展传输系统及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021221631A1 (en) * 2020-04-29 2021-11-04 Hewlett-Packard Development Company, L.P. Modification of audio signals based on ambient noise collected by speakers
CN113724715A (zh) * 2020-05-25 2021-11-30 上海山景集成电路股份有限公司 音频编码译码标准芯片单元及多通道音频编码译码器芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040047359A1 (en) * 2002-09-06 2004-03-11 Jacobs William E. Adapting a computer bus to carry telephony data
CN1672408A (zh) * 2002-06-27 2005-09-21 Ess技术公司 带有音频的幻灯片
US20070011364A1 (en) * 2005-07-05 2007-01-11 Arm Limited Direct memory access controller supporting non-contiguous addressing and data reformatting
CN102439576A (zh) * 2009-04-09 2012-05-02 美光科技公司 存储器控制器、存储器系统、固态驱动器及用于处理若干个命令的方法
US20130019038A1 (en) * 2011-04-29 2013-01-17 Qualcomm Incorporated Multiple slimbus controllers for slimbus components
CN102981989A (zh) * 2011-07-06 2013-03-20 Gn奈康有限公司 通用串行总线usb通信的装置和方法
CN103064808A (zh) * 2011-10-24 2013-04-24 北京强度环境研究所 优先级可调多通道dma控制器
CN103975317A (zh) * 2011-12-16 2014-08-06 高通股份有限公司 经由总线上的多条数据线来发送数据的系统和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672408A (zh) * 2002-06-27 2005-09-21 Ess技术公司 带有音频的幻灯片
US20040047359A1 (en) * 2002-09-06 2004-03-11 Jacobs William E. Adapting a computer bus to carry telephony data
US20070011364A1 (en) * 2005-07-05 2007-01-11 Arm Limited Direct memory access controller supporting non-contiguous addressing and data reformatting
CN102439576A (zh) * 2009-04-09 2012-05-02 美光科技公司 存储器控制器、存储器系统、固态驱动器及用于处理若干个命令的方法
US20130019038A1 (en) * 2011-04-29 2013-01-17 Qualcomm Incorporated Multiple slimbus controllers for slimbus components
CN102981989A (zh) * 2011-07-06 2013-03-20 Gn奈康有限公司 通用串行总线usb通信的装置和方法
CN103064808A (zh) * 2011-10-24 2013-04-24 北京强度环境研究所 优先级可调多通道dma控制器
CN103975317A (zh) * 2011-12-16 2014-08-06 高通股份有限公司 经由总线上的多条数据线来发送数据的系统和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邢辉: "面向音频应用的多通道 DMA 控制器设计", 《中国优秀硕士学位论文全文数据库(电子期刊) 信息科技辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110832471A (zh) * 2017-06-28 2020-02-21 高通股份有限公司 集成电路之间传送的双向多流多速率i2s音频的对准
CN113986130A (zh) * 2021-10-27 2022-01-28 成都旋极历通信息技术有限公司 一种大容量高速多通道数据回放设备及方法
CN113986130B (zh) * 2021-10-27 2024-01-26 成都旋极历通信息技术有限公司 一种大容量高速多通道数据回放设备及方法
CN117850735A (zh) * 2024-03-08 2024-04-09 湖北芯擎科技有限公司 一种音频通道接口扩展传输系统及方法
CN117850735B (zh) * 2024-03-08 2024-05-07 湖北芯擎科技有限公司 一种音频通道接口扩展传输系统及方法

Also Published As

Publication number Publication date
JP2017535800A (ja) 2017-11-30
US20160062729A1 (en) 2016-03-03
WO2016036837A1 (en) 2016-03-10
EP3189442A1 (en) 2017-07-12
AU2015312023A1 (en) 2017-02-23
ES2706307T3 (es) 2019-03-28
HUE041527T2 (hu) 2019-05-28
EP3189442B1 (en) 2018-10-31
KR20170046674A (ko) 2017-05-02
BR112017004269A2 (pt) 2017-12-12

Similar Documents

Publication Publication Date Title
CN106663074A (zh) 串行低功率芯片间媒体总线(slim总线)系统中的多通道音频通信
US6349285B1 (en) Audio bass management methods and circuits and systems using the same
AU2016337125A1 (en) Universal serial bus (USB) split cable
CN104040631A (zh) 多流多点插口的音频流
CN107637093A (zh) 用于soundwire系统中的长距离的低等待时间传输系统和方法
CN105683936A (zh) 具有多个从设备标识符的相机控制从设备
CN102868473A (zh) 利用便携式多媒体设备进行数据发送的方法
CN109416624A (zh) 用于使用分布式通用串行总线(usb)主机驱动器的系统和方法
CN105306873A (zh) 一种便携式音视频台式会议设备及系统
CN107683441A (zh) 通过时钟管理的功率降低
CN109379556B (zh) 基于业务处理基础单元的音视频系统及其工作方法
CN101749834A (zh) 一种遥控器、空调机及空调系统
CN205142396U (zh) 一种便携式音视频台式会议设备及系统
TWI566173B (zh) 音訊播放裝置及方法
CN206658290U (zh) 一种数字音频管理矩阵
US20160142455A1 (en) Multi-channel audio alignment schemes
CN205862794U (zh) 一种数字网络音频播放系统
Reussner et al. Audio network-based massive multichannel loudspeaker system for flexible use in spatial audio research
JP2017503230A (ja) 階層的並列分割ネットワーク
US9721625B2 (en) Time-constrained data copying between storage media
CN105847715A (zh) 一种多媒体播放设备
CN102760438A (zh) 混音方法与混音装置
CN107111474A (zh) 多通道音频对准方案
CN204887413U (zh) 一种家庭3d音频系统
CN104954941B (zh) 高性能低功耗hifi解码系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170510