CN110832471A - 集成电路之间传送的双向多流多速率i2s音频的对准 - Google Patents

Abstract

描述了涉及对准在IC设备之间传送的双向、多流I2S音频的定时，以及支持使用多个采样率进行数字化的音频流的系统，方法和装置。一种方法包括：在主设备处将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号；在串行总线上向副设备传送第一经复用信号，该副设备被配置成从第一经复用信号中提取第一数字化音频数据流并将第一数字化音频数据流提供给耦合至该副设备的第一音频外围设备；在主设备处从第一经复用信号中提取第二数字化音频数据流；以及将所提取的第二数字化音频数据流提供给耦合至第一设备的第二音频外围设备。

Description

集成电路之间传送的双向多流多速率I2S音频的对准

相关申请的交叉引用

本申请要求于2017年6月28日向美国专利商标局提交的非临时申请No.15/635,553的优先权和权益，其全部内容通过援引如同在下文全面阐述那样且出于所有适用目的纳入于此。

技术领域

至少一个方面一般涉及数据通信接口，并且更具体地涉及用于连接音频、视觉或多媒体系统中的设备的数据通信接口。

背景

包括移动通信设备、可穿戴计算设备(诸如智能手表)和平板计算机的电子设备支持不断增长的功能性和能力。许多电子设备包括内部话筒和扬声器，并且可包括使得能够使用视听装备(包括耳机、外部扬声器等等)的连接器。电子设备中使用的内部和外部话筒和扬声器传统上是通过模拟接口连接的。在一个示例中，移动电话可包括支持立体声耳机的两端口连接器。对增加视听能力的需求持续增长。例如，移动通信设备可包括摄像机和立体声话筒，其可随时间修改以提高性能。在另一示例中，数字处理能力可准许电子设备实现声音解码器，该声音解码器可提供信号以驱动两个以上的扬声器。在这些和其他示例中，需要改进的通信能力以使得处理电路、控制器、编解码器(Codec)设备和其他组件能够在共用通信总线上向多个音频设备传送音频数据。

概述

本文公开的某些方面涉及使用协议(诸如，IC间声音(I2S或I2S)协议)的通信接口中的定时。本文公开的某些方面涉及用于对准在IC设备之间传送的双向、多流I2S音频的定时的系统和方法，以及支持使用多个采样率进行数字化的音频流。

在本公开的各个方面中，一种方法包括：在主设备处将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号；在串行总线上向副设备传送第一经复用信号，该副设备被配置成从第一经复用信号中提取第一数字化音频数据流并将第一数字化音频数据流提供给耦合至该副设备的第一音频外围设备；在主设备处从第一经复用信号中提取第二数字化音频数据流；以及将所提取的第二数字化音频数据流提供给耦合至第一设备的第二音频外围设备。

在一些方面，可使用第一I2S接口电路将第一数字化音频数据流与第二数字化音频数据流进行复用。第一I2S接口电路可被配置成对第一数字化音频数据流进行串行化，对第二数字化音频数据流进行串行化，以及将第一数字化音频数据流的经串行化字与第二数字化音频数据流的经串行化字进行交织。从第一经复用信号中提取第二数字化音频数据流包括将表示第一经复用信号的反馈信号提供给第一I2S接口电路。第一I2S接口电路可从反馈信号将与第二数字化音频数据流相对应的经串行化数据进行解交织，以及将与第二数字化音频数据流相对应的经串行化数据进行解串行化。副设备可被配置成使用第二I2S接口电路从第一经复用信号中提取第一数字化音频数据流。采样率转换器可用于修改与被提供给第一I2S接口电路的第一数字化音频数据流或被提供给第一I2S接口电路的第二数字化音频数据流相关联的采样率。

在一个方面，采样率转换器可用于修改与被提供给第一音频外围设备或第二音频外围设备的数字化音频数据流相关联的采样率。第一音频外围设备和第二音频外围设备可包括数模转换器，其被配置成从相应数字化音频数据产生模拟信号。

在某些方面，第三I2S接口电路可用于通过将由耦合至第一设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用来提供第二经复用信号。可将第二经复用信号与从串行总线接收到的第三经复用信号合并以获得所合并的经复用信号。第三经复用信号可包括由耦合至副设备的第四音频外围设备生成的第四数字化音频数据流。第三I2S接口电路可从所合并的经复用信号中提取第三数字化音频数据流和第四数字化音频数据流。将第二经复用信号与第三经复用信号合并可包括使用第三I2S接口电路将第三数字化音频数据流的经串行化字与第四数字化音频数据流的经串行化字进行交织。第三音频外围设备和第四音频外围设备可包括模数转换器，其被配置成从模拟信号产生数字化音频数据。采样率转换器可用于修改与从所合并的经复用信号提取的第三数字化音频数据流或从所合并的经复用信号提取的第四数字化音频数据流相关联的采样率。采样率转换器可用于修改与被提供给第三音频外围设备或第四音频外围设备的数字化音频数据流相关联的采样率。

在本公开的各个方面，一种装置包括耦合至I2S总线的第一设备。第一设备可包括耦合至I2S总线的多条线的第一I2S接口。该第一I2S接口可被配置成：将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号；在I2S总线上向第二设备传送第一经复用信号；接收表示第一经复用信号的反馈信号；从反馈信号中提取第一数字化音频数据流；以及将从反馈信号中提取的第一数字化音频数据流提供给耦合至主设备的第二音频外围设备。该装置包括耦合至I2S总线的第二设备。第二设备包括第二I2S接口，该第二I2S接口被配置成从第一经复用信号中提取第二数字化音频数据流并将第二数字化音频数据流提供给耦合至该第二设备的第一音频外围设备。

在某些方面，第一I2S接口被配置成：对第一数字化音频数据流进行串行化，对第二数字化音频数据流进行串行化，以及将第一数字化音频数据流的经串行化字与第二数字化音频数据流的经串行化字进行交织以获得第一经复用信号。第一I2S接口可被配置成从反馈信号将与第一数字化音频数据流相对应的经串行化数据进行解交织，以及将与第一数字化音频数据流相对应的经串行化数据进行解串行化。

该装置可包括采样率转换器，该采样率转换器耦合至第一I2S接口并且被配置成提供被提供给第一I2S接口的第一数字化音频数据流或被提供给第一I2S接口的第二数字化音频数据流。采样率转换器可被配置成修改一个或多个源音频信号的采样率。

在一些方面，该装置包括采样率转换器，其耦合至第一I2S接口并且被配置成修改与被提供给第一音频外围设备或第二音频外围设备的数字化音频数据流相关联的采样率。第一音频外围设备和第二音频外围设备可包括数模转换器，其被配置成从相应数字化音频数据产生模拟信号。

在某些方面，第一设备包括第三I2S接口，其被配置成：将由耦合至主设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用以提供第二经复用信号，将第二经复用信号与从I2S总线接收到的第三经复用信号合并以获得所合并的经复用信号，第三经复用信号包括由耦合至第二设备的第四音频外围设备生成的第四数字化音频数据流；以及从所合并的经复用信号中提取第三数字化音频数据流和第四数字化音频数据流。该第三I2S接口可被配置成将第三数字化音频数据流的经串行化字与第四数字化音频数据流的经串行化字进行交织以获得所合并的经复用信号。第三音频外围设备和第四音频外围设备可包括模数转换器，其被配置成从模拟信号产生数字化音频数据。该装置可包括采样率转换器，其被配置成将第三数字化音频数据流提供给第二I2S接口。采样率转换器可被配置成修改一个或多个源音频信号的采样率。

在本公开的各个方面，一种装备包括：用于将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号的装置；用于在串行总线上向副设备传送第一经复用信号的装置，该副设备被配置成从第一经复用信号中提取第一数字化音频数据流并将第一数字化音频数据流提供给耦合至该副设备的第一音频外围设备；以及用于从第一经复用信号提取第二数字化音频数据流的装置。用于提取第二数字化音频数据流的装置可被配置成将第二数字化音频数据流提供给耦合至主设备的第二音频外围设备。

在一些方面，用于将第一数字化音频数据流进行时分复用的装置被配置成对第一数字化音频数据流进行串行化，对第二数字化音频数据流进行串行化，以及将第一数字化音频数据流的经串行化字与第二数字化音频数据流的经串行化字进行交织。用于修改与第一数字化音频数据流或第二数字化音频数据流相关联的采样率的装置。

在一个方面，该装备包括：用于通过将由耦合至主设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用来提供第二经复用信号的装置；用于将第二经复用信号与从串行总线接收到的第三经复用信号合并以获得所合并的经复用信号的装置，第三经复用信号包括由耦合至副设备的第四音频外围设备生成的第四数字化音频数据流；以及用于从所合并的经复用信号中提取第三数字化音频数据流和第四数字化音频数据流的装置。

在本公开的各个方面中，处理器可读介质被配置成存储处理器可执行代码。该代码可由处理器、控制器和/或计算机执行。当执行代码时，处理器可使主设备将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号；在串行总线上向副设备传送第一经复用信号，该副设备被配置成从第一经复用信号中提取第一数字化音频数据流，以及将第一数字化音频数据流提供给耦合至副设备的第一音频外围设备；使主设备从第一经复用信号中提取第二数字化音频数据流；以及将从第一经复用信号提取的第二数字化音频数据流提供给耦合至主设备的第二音频外围设备。

处理器可读介质可包括用于使处理器执行以下操作的代码：对第一数字化音频数据流进行串行化，对第二数字化音频数据流进行串行化，以及将第一数字化音频数据流的经串行化字与第二数字化音频数据流的经串行化字进行交织。

处理器可读可包括用于使处理器执行以下操作的代码：提供表示第一经复用信号的反馈信号，并且可使主设备从反馈信号将与第二数字化音频数据流相对应的经串行化数据进行解交织，以及将与第二数字化音频数据流相对应的经串行化数据进行解串行化。

处理器可读可包括用于使处理器执行以下操作的代码：使主设备通过将由耦合至主设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用来提供第二经复用信号；将第二经复用信号与从串行总线接收到的第三经复用信号合并以获得所合并的经复用信号，第三经复用信号包括由耦合至副设备的第四音频外围设备生成的第四数字化音频数据流；并且使主设备从所合并的经复用信号中提取第三数字化音频数据流和第四数字化音频数据流。

附图简述

图1描绘了采用可根据本文公开的某些方面来适配的集成电路(IC)之间的数据链路的装置。

图2示出了解说通过I2S总线的音频数据的通信的系统。

图3解说了可在I2S总线上传送的双向、多流、多速率I2S音频数据的传输。

图4解说了根据本文公开的某些方面被适配成为不同音频数据流提供经匹配传输路径的系统的第一示例。

图5解说了与图4中解说的系统相关联的定时。

图6解说了根据本文公开的某些方面被适配成为不同音频数据流提供经匹配传输路径的系统的第二示例。

图7解说了根据本文公开的某些方面被适配成匹配传输路径(其中提供针对不同音频数据流的采样率匹配)的系统的第三示例。

图8解说了根据本文公开的某些方面被适配成匹配传输路径(其中提供针对不同音频数据流的采样率匹配)的系统的第四示例。

图9是解说采用可根据本文公开的某些方面被适配的处理电路的装置的示例的示图。

图10是根据本文公开的在装置中的两个设备之一上可操作的方法的流程图。

图11是解说采用根据本文公开的某些方面被适配的处理电路的装置的硬件实现的示例的示图。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文所描述的概念的仅有配置。本详细描述包括具体细节以提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可以实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免湮没此类概念。

现在将参照各种装置和方法给出数据通信系统的若干方面。这些装置和方法将在以下详细描述中进行描述并在附图中由各种框、模块、组件、电路、步骤、过程、算法等(统称为“元素”)来解说。这些元素可使用电子硬件、计算机软件、或其任何组合来实现。此类元素是实现成硬件还是软件取决于具体应用和加诸于整体系统上的设计约束。作为示例，元素、或元素的任何部分、或者元素的任何组合可用包括一个或多个处理器的“处理系统”来实现。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、专用集成电路(ASIC)、片上系统(SOC)、状态机、门控逻辑、分立的硬件电路、以及被配置成执行本公开通篇描述的各种功能性的其他合适硬件。

概览

本文公开的某些方面涉及可通过匹配由不同数字化音频数据流遇到的延迟来减少或消除音频回放和录音之间的偏斜的系统、装置和方法。在一个示例中，第一音频流可在同一IC设备中被提供和处理，而在IC设备中提供的第二音频流可在I2S总线上被传送以供处理。I2S接口可引入仅影响第二音频流的延迟，从而引入偏斜。I2S接口可进一步根据本文公开的某些方面被适配成支持当发射机和接收机被配置用于不同采样率时音频数据的传输。

移动通信设备的示例

图1描绘了可采用被部署在IC设备内和/或IC设备之间的通信链路的装置100。在一个示例中，装置100可包括通信设备，其通过射频(RF)通信收发机118与无线电接入网(RAN)、核心接入网、因特网和/或另一网络进行通信。通信收发机118可被实施在处理电路102中或者可以可操作地耦合至处理电路102。处理电路102可以使用SoC来实现和/或可包括一个或多个IC设备。在一个示例中，处理电路102可包括一个或多个应用处理器104、一个或多个ASIC108、以及一个或多个外围设备106，诸如编解码器、放大器和其他视听组件。每个ASIC 108可包括一个或多个处理设备、逻辑电路、存储、寄存器等等。应用处理器104可包括处理器110和存储器114，并且可由操作系统112来控制，该操作系统112作为可由处理器110执行的数据和指令从内部或外部存储加载。处理电路102可包括或访问在存储器114中实现的本地数据库116，例如，其中该数据库116可被用于维护操作参数以及用于配置和操作装置100的其他信息。本地数据库116可被实现为寄存器组，或可在数据库模块、闪存、磁介质、非易失性或持久存储、光学介质、磁带、软盘或硬盘等中实现。处理电路也可以可操作地耦合至外部设备，诸如天线120、显示器124、操作者控件(诸如按钮128、130和按键板126以及其他组件)。

可提供数据总线122以支持应用处理器104、ASIC 108和/或外围设备106之间的通信。数据总线122可根据为互连移动设备的某些组件所定义的标准协议来操作。例如，存在多种类型的接口，其被定义用于移动设备的应用处理器与显示器和相机组件之间的通信，或者用于在相同或不同ASIC 108中提供的音频处理器与编解码器之间的通信、或在ASIC108中的音频处理器与外围设备106之一中的编解码器或音频驱动器之间的通信。在一些示例中，某些组件可被适配成使用协议(诸如I2S协议)进行通信。一些组件采用遵从由移动行业处理器接口(MIPI)联盟所规定的标准的接口。例如，MIPI联盟定义SLIMbus和SoundWire接口标准，其使得移动设备设计人员能够实现设计目标，包括可伸缩性、降低的功率、更少引脚数、易于集成、以及系统设计之间的一致性。

例如，经典I2S协议定义了具有三条或更多条导线的串行接口，并且该串行接口可用于传达已使用脉冲编码调制(PCM)编码的音频数据。PCM提供了采样模拟信号的数字表示，其中定义或配置了固定采样率，并且使用数字步长I2S协议对模拟信号的采样振幅进行量化。在一个示例中，可使用模数转换器(ADC)对模拟音频信号进行采样以提供数字化音频信号。模拟音频信号可由话筒、录音设备、存储或其他模拟音频信号源提供。可使用被配置成执行滤波、纠错、分析、存储或其他功能和/或压缩和/或存储数字化音频信号的数字信号处理器或其他处理器来处理数字化音频信号。在另一示例中，数字信号处理器可生成或以其他方式向数模转换器(DAC)提供数字化音频信号(例如，从存储中检索到的)，该数模转换器输出可被提供给扬声器、放大器等的模拟音频信号。

I2S协议的概览

图2解说了提供通过I2S总线210的PCM数据的单向通信的系统200。在所解说的示例中，I2S总线210将第一IC设备中提供的发射机202耦合至第二IC设备中提供的接收机204。发射机202用作总线主控，并且除了在串行数据信号(SD 216)中传送的音频数据之外，还生成连续串行时钟信号(SCK 212)和字选择信号(WS 214)。在其他实现中，接收机204可用作总线主控，并且除了从SD 216接收音频数据之外，还可生成SCK 212和WS 214。

I2S协议实现要在SD 216上传送的两个音频数据流。出于其描述的目的，该两个流可被称为右流和左流。右流可携带要用于驱动第一扬声器(右扬声器)的数字化音频信号，而左流可携带要用于驱动第二扬声器(左扬声器)的数字化音频信号。右流数据字和左流数据字在I2S总线210上交替。

图2中的时序图220解说了右流字和左流字的传输。在一个示例中，当WS 214为高时在SD 216上传送右流字，而当WS 214为低时在SD 216上传送左流字。如所解说的，在WS214中在与第一右流字230和左流字232之间的边界224相对应的时间处出现下降沿222。在WS 214中在与左流字232和第二右流字234之间的边界228相对应的时间处出现上升沿226。

在时序图220中，WS 214中的边沿222、226被描绘为与连续传送的字230、232、234之间的边界224、228一致。在一些实例中，I2S发射机202和/或接收机204设备可包括缓冲器、寄存器、触发器和/或相对于WS 214延迟串行传送数据和接收数据的其他电路。在一个示例中，WS 214中的边沿222、226可出现在由发射机202或接收机204输出的连续传送的经串行化字230、232、234之间的边界224、228之前。在一些实现中，可生成WS 214的版本以控制发射机202或接收机204中的逻辑电路的操作。

I2S总线210可被配置用于发射机202和接收机204之间的双向通信。在双向实现中，可提供一对SD线216以在相反的方向上携带数据。数据的传输遵循时序图220中所解说的信令而不论传输方向。

图3解说了其中在一对IC设备302、332之间在I2S总线上传送的双向、多流、多速率I2S音频数据的系统300。I2S总线322可被配置用于双向操作。被定义为从主IC设备302开始并继续到副IC设备332的第一方向可与通过一个或多个扬声器的音频回放有关，而被定义为从副IC设备332开始并继续到主IC设备302的第二方向可与使用话筒捕获的音频的录音或处理有关。

I2S总线322可适配用于多流操作，其中在每个方向上传送的数据包括不止一个流或信道。图3中解说的示例可涉及提供左流和右流的立体声实现。可使用I2S总线实现支持两个以上流。例如，5.1回放模式支持用于对应6个扬声器的6个音频流。

I2S总线322可支持多速率应用，其中可以各种采样率(采样频率)对模拟音频信号进行采样。在I2S总线322上传送的数据可包括表示以多个可配置采样频率之一采样的模拟信号的数据。

在所解说的示例中，IC设备302、332两者都可作为音频编解码器来操作。主IC设备302主存可包括微控制器(MCU 304)或其他类型的处理器或处理电路的处理实体。MCU 304可以是音频数据的源和/或阱。MCU 304可充当用于通过接口(诸如，通用串行总线(USB)等)与另一主机IC设备交换数字化音频数据的管道。

由MCU 304提供的数字化音频数据可包括不止一个流。在所解说的示例中，在立体声实现中解说了两个流。由MCU 304提供的数字化音频数据通常可具有相对高的采样率，诸如96kHz、192kHz、384kHz等。在MCU 304处接收到的数字化音频数据可包括不止一个流。在所解说的示例中，在立体声实现中解说了两个流。由MCU 304接收到的数字化音频数据通常具有相对较低的采样率，诸如48kHz、32kHz、16kHz、16kHz等。

主IC设备302可包括可用于控制和/或同步在I2S总线322上传送的信号的定时的一个或多个时钟源312。一个或多个信号314可被提供给在主IC设备302和/或副IC设备332中的I2S接口设备306、334。

主IC设备302可包括一个或多个ADC(包括左ADC 308)，以及一个或多个DAC(包括左DAC 310)。主IC设备302可使用左ADC 308对从左侧话筒或其他换能器获得的音频信号进行数字化，并且可使用左DAC 310以驱动左侧扬声器。在一些实例中，右侧话筒和右侧扬声器可由副IC设备332处置。在一个示例中，主IC设备302可能没有足够的ADC和DAC以处置右侧话筒和右侧扬声器。在另一示例中，出于与物理位置和/或应用要求有关的原因，副IC设备332可被配置成处置右侧话筒和右侧扬声器。在该示例中，主IC设备302消耗由MCU 304提供的多流音频数据的一个流，并且产生由MCU 304接收到的多流音频数据的一个流。

主IC设备302包括可被配置成作为主设备进行操作的I2S接口设备306，该主设备产生在I2S总线322上分别作为I2S SCK 324和I2S WS 326传送的串行时钟和字选择信号。I2S接口设备306可在MCU 304和副IC设备332之间传达右侧流316。左侧流不在I2S总线322上被传达并且至I2S接口设备306的对应输入/输出318可未连接和/或绑定至对应于逻辑“0”状态或逻辑“1”状态的电压电平。在该配置中，当由I2S WS 326指示时，I2S接口设备306传送和接收与右侧流相对应的数字化音频数据。当I2S WS 326指示左侧传输时，I2S TX328和I2S 330中的一者或多者可以是空闲的。

副IC设备332可包括一个或多个ADC(包括右侧ADC 336)，以及一个或多个DAC(包括右侧DAC 338)。副IC设备332可使用右侧ADC 336以对从右侧话筒或其他换能器获得的音频信号进行数字化，并且可使用右侧DAC338以驱动右侧扬声器。在该示例中，副IC设备332消耗由MCU 304提供并在I2S总线322上传达的多流音频数据的一个流。副IC设备332产生用于在I2S总线322上传输至MCU 304的多流音频数据的一个流。

副IC设备332包括可被配置成作为从设备进行操作的I2S接口设备334，该从设备从I2S总线322接收分别作为I2S SCK 324和I2S WS 326的串行时钟和字选择信号。I2S接口设备334可通过I2S总线322在副IC设备332和主IC设备302的MCU 304之间传达右侧流340。左侧流不在I2S总线322上被传送并且至I2S接口设备334的对应输入/输出342可未连接和/或绑定至对应于逻辑“0”状态或逻辑“1”状态的电压电平。

构想了本文描述和公开的概念可应用于被适配用于传递两个以上音频数据流，包括其中音频数据流使用类似于I2S接口中采用的时分复用(TDM)的TDM进行编码。

在回放操作中，由MCU 304产生的音频流被导向至相应IC设备302、332中的DAC310、338和对应扬声器。由MCU 304产生的音频流通常是相关的。例如，音频流可与左右信道音频或5.1音频有关。音频流要由IC设备302、332同步播放，使得音频流中的第一采样同时驱动相应扬声器。通常，使用相同采样率对由MCU 304产生的音频流进行数字化。

在录音操作中，通过在相应IC设备302、332中的ADC 308、336从话筒提供由MCU304消耗的音频流。由MCU 304消耗的音频流通常具有时间关系。在一个示例中，在立体声录音期间获得音频输入。期望由耦合至IC设备302、332的话筒所采样的音频在MCU 304处被接收时被对准。通常，使用相同采样率对由MCU 304消耗的音频流进行数字化。

I2S音频流的对准

当相关数字音频流由不同IC设备302、332处理时，同步可能丢失或受到损害。在回放期间，副IC设备332的右侧DAC 338处理通过I2S总线322从MCU接收到的右侧音频采样，而来自MCU 304的左侧音频采样由与主IC设备302上的MCU 304共处一处的左侧DAC 310处理。由I2S接口设备306、334引入的等待时间导致具有相同时间戳的不同流中的采样在不同时间到达其相应DAC 310、338。在图3所解说的示例中，在右侧采样到达右侧DAC 338之前，左侧采样可到达左侧DAC 310，从而导致不同步回放。在录音期间，来自右侧ADC 336的音频采样在I2S总线322上被传达至MCU 304，而由左侧ADC 308产生的左侧音频采样被直接传达至共处一处的MCU 304(在主IC设备302上)。当它们到达MCU 304时，由I2S接口设备306、334引入的等待时间可导致由ADC 308、336同时捕获的采样在时间上发生偏斜。在图3中所解说的示例中，左侧采样可在右侧采样之前到达MCU 304。

本文公开的某些方面涉及可通过匹配由不同数字化音频数据流遇到的延迟来减少或消除数据流之间的偏斜的装置和方法。图4解说了根据某些方面适配以为不同音频数据流提供经匹配的传输路径的系统400的第一示例，其中在一对IC设备402、442之间在I2S总线432上传送一个或多个流，而在一个IC设备402内处理一个或多个流。I2S总线432可被配置用于双向操作。被定义从主IC设备402至副IC设备442的第一方向可与通过一个或多个扬声器的音频回放有关，而被定义从副IC设备442至主IC设备402的第二方向可与使用话筒捕获的音频的录音或处理有关。

I2S总线432可适配用于多流操作，其中在每个方向上传送的数据包括不止一个流或信道。图4中解说的示例系统400可与提供左流和右流的立体声实现有关。可使用I2S总线实现支持两个以上流。例如，5.1回放模式支持用于对应6个扬声器的6个音频流。本文公开的某些方面可被无缝扩展以提供支持多个音频信道的TDM、类I2S的结构。

在所解说的系统400中，主IC设备402处置左侧音频，而副IC设备442处置右侧音频。在其他实现中，主IC设备402可被适配成处置右侧音频，而副IC设备442可被适配成处置左侧音频。在其他实现中，左侧回放和右侧录音可由第一IC设备402、442处置，而右侧回放和左侧录音可由第二IC设备442、402处置。

I2S总线432可支持多速率应用，其中可以各种采样率(采样频率)对模拟音频信号进行采样。在I2S总线432上传送的数据可包括表示以多个可配置采样频率之一采样的模拟信号的数据。

在所解说的示例中，IC设备402、442两者都可作为音频编解码器来操作。主IC设备402主存可包括微控制器(MCU 404)或其他类型的处理器和/或处理电路的处理实体。在一个示例中，MCU 404可包括可被耦合至MCU 404或作为MCU 404的一部分的直接存储器访问(DMA)引擎(未示出)。MCU 404可以是用于音频数据的源和/或阱。MCU 404可充当用于与另一设备交换数字化音频数据的管道。在一个示例中，MCU 404可被配置成通过接口(诸如，通用串行总线(USB)，SLIMbus或Soundwire等)在IC设备402、442与主设备之间中继音频数据。MCU 404可通过标准处理器总线耦合至存储器或其他存储，并且MCU 404可被配置成向存储器或其他存储中的一个或多个位置传送数据和/或从存储器或其他存储中的一个或多个位置接收数据。

由MCU 404提供的数字化音频数据可包括不止一个流。在所解说的示例中，在立体声实现中解说了两个流。由MCU 404提供的数字化音频数据通常可具有相对较高的采样率，诸如96kHz、192kHz、384kHz等。由MCU 404接收到的数字化音频数据通常具有相对较低的采样率，诸如48kHz、32kHz、16kHz、16kHz等。

主IC设备402包括耦合至I2S总线432的第一I2S接口设备，并且其可被称为主I2S接口设备406。主IC设备402包括可被称为影I2S接口设备416的第二I2S接口设备。副IC设备442包括可被称为副I2S接口设备444的第三I2S接口设备。

主IC设备402可包括产生用于控制和/或同步在I2S总线432上传送的信号的定时的定时信号的时钟源412。在一个示例中，可提供在由时钟源412提供的信号414中传送的脉冲以同步或以其他方式控制主I2S接口设备406、副I2S接口设备444和/或影I2S接口设备416的操作。主I2S接口设备406、副I2S接口设备444和影I2S接口设备416中的每一者具有并行接口集合。以并行形式呈现给I2S接口设备406、416、444的TxL和TxR输入的左侧和右侧数字化音频数据被串行化并复用，以在Tx输出处产生可在I2S总线432上传送的信号。可以对在Rx输入处接收到的经I2S格式化的串行数据进行解复用和解串行化，以提供以并行形式呈现在I2S接口设备406、416、444的RxL和RxR输出处的数字化音频数据。

主IC设备402可包括一个或多个ADC(包括左侧ADC 408)，以及一个或多个DAC(包括左侧DAC 410)。主IC设备402可使用左侧ADC 408以对从左侧话筒或其他换能器获得的音频信号进行数字化，并且可使用左侧DAC410以驱动左侧扬声器。在一些实例中，右侧话筒和右侧扬声器可由副IC设备442处置。在图4中解说的示例中，主IC设备402消耗由MCU 404提供的多流音频数据的一个流，并且产生由MCU 404接收到的多流音频数据的一个流。

主I2S接口设备406或副I2S接口设备444可被配置成作为主设备进行操作，该主设备产生在I2S总线432上分别作为I2S SCK 434和I2S WS 436传送的串行时钟和字选择信号。主设备的选择可基于设计要求、设备能力和/或出于其他原因。

在图4所解说的示例中，影I2S接口设备416可被配置成作为主设备进行操作，从而产生串行时钟和字选择信号供其内部使用并控制外部电路(诸如，复用器420)。主I2S接口设备406和影I2S接口设备416可与主I2S接口设备406进行同步。由时钟源412提供的一个或多个信号414可被配置成控制相应串行时钟和字选择信号的定时，和/或配置或设置采样率。重置和/或使能信号424、426可由MCU 404或另一处理器提供以同步和初始化主I2S接口设备406和影I2S接口设备416。在一些实例中，重置和/或使能信号424、426可结合在一起。

副IC设备442可具有一个或多个ADC(包括右侧ADC 446)，以及一个或多个DAC(包括右侧DAC 448)。副IC设备442可使用右侧ADC 446以对从右侧话筒或其他换能器获得的音频信号进行数字化，并且可使用右侧DAC448以驱动右侧扬声器。在该示例中，副IC设备442消耗由MCU 404提供并在I2S总线432上传达的多流音频数据的一个流。副IC设备442产生用于在I2S总线432上传输至MCU 404的多流音频数据的一个流。

在一个示例中，副接口设备444可被配置成作为从设备进行操作，该从设备从接收自I2S总线432的I2S SCK 434和I2S WS 436信号接收串行时钟和字选择信号。在另一示例中，副接口设备444可被配置成作为主设备进行操作，该主设备分别将串行时钟和字选择信号作为I2S SCK 434和I2S WS 436提供给I2S总线432。副I2S接口设备444可通过I2S总线432与MCU 404交换右侧流450。左侧流不在I2S总线322上被传送并且至副I2S接口设备444的对应输入/输出452可未连接和/或绑定至对应于逻辑“0”状态或逻辑“1”状态的电压电平。

在操作中，主I2S接口设备406可根据正常I2S规程传送指向右侧DAC 448的右侧流。即，当I2S WS 436指示右侧流传输时，I2S TX 438携带由MCU 404提供的数字化音频数据。副IC设备442根据正常I2S规程在I2S RX 440上传送指向MCU 404的右侧流。即，当I2SWS 436指示右侧流传输时，I2S RX 440携带由右侧ADC 446产生的数字化音频数据。在I2SRX 440上传送的信号被重新指向影I2S接口设备416。

从I2S RX 440接收到的信号被提供给复用器420的输入。复用器的输出由影I2S接口设备416生成的字选择信号选择，并且复用器420被配置成使得当影I2S接口设备416期望右侧数据时，从I2S RX 440接收到的信号被中继到影I2S接口设备416的Rx串行输入430。相应地，影I2S接口设备416提取由右侧ADC 446产生的数字化音频数据，并将由右侧ADC 446产生的数字化音频数据提供给MCU 404。在该配置中，由右侧ADC 446产生的数字化音频数据的提取是由影I2S接口设备416而不是主I2S接口设备406来执行的。

由左侧ADC 408产生的数字化音频数据也是由影I2S接口设备416处理的。左侧ADC408的输出被提供给影I2S接口设备416的传送左信道输入(TxL)。当I2S WS 436指示左侧流传输时，由左侧ADC 408信道产生的数字化音频数据在影I2S接口设备416的传送(Tx)输出428上被传送。提供影I2S接口设备416的Tx输出428作为通过复用器420的反馈信号。复用器420被配置使得当影I2S接口设备416期望左侧数据时，影I2S接口设备416的Tx输出428被中继到影I2S接口设备416的Rx串行输入430。相应地，影I2S接口设备416提取由左侧ADC 408产生的以及由右侧ADC 446产生的数字化音频数据，并将左侧和右侧数字化音频数据传递至MCU 404。

在一些实例中，I2S接口设备406、416、444可使传送和接收数据管道化。在一个示例中，I2S接口设备406、416、444的发射机中的管道可具有一个或两个字的深度，使得到达I2S接口设备406、416、444的TxR和TxL输入的数据可在管道中排队并可在一字或两字的延迟之后出现在I2S接口设备406、416、444的Tx输出处。在一些实例中，串行化的输出可被缓冲或延迟，使得I2S WS436中的边沿可出现在经串行化字之前。从I2S总线432接收到的数据在出现在I2S接口设备406、416、444的RxR和/或RxL输出之前可被进一步延迟。主IC设备402和/或副IC设备442可包括对准或优化各种信号的定时的电路。

在一些实现中，可使用I2S WS 436的延迟版本来选择复用器420的输出，以满足影I2S接口设备416、复用器420和/或其他电路的定时容限。在一些实例中，I2S WS 436的延迟版本可计及缓冲和/或管道对一个或多个I2S接口设备406、416、444的发射机和/或接收机中使用的信号定时的影响。在一个示例中，复用器420可接收I2S WS 436时延大约半个循环的版本作为选择输入，以满足某些实现中的定时闭合。

根据本文公开的某些方面，当由右侧ADC 446和左侧ADC 408产生的数字化音频数据以相同方式处理并通过相似路径时完成延迟匹配。从左侧ADC408获得的数字化音频数据通过影I2S接口设备416，并因此其定时影响由右侧ADC 446产生的数字化音频数据。

由MCU 404提供的左侧数字化音频数据被间接地提供给左侧DAC410。提供左侧数字化音频数据作为主I2S接口设备406的左传送输入(TxL)。根据字选择信号，将左侧数字化音频数据与右侧数字化音频数据进行复用，并作为I2S TX 438来传送。将字选择信号作为I2S WS 436来传送。表示I2S TX 438的信号被反馈回主I2S接口设备406的接收输入。在一些实例中，反馈路径包括复用器418，该复用器418可使用选择信号422配置以在反馈信号(即I2S TX438)和从I2S RX440接收到的信号之间进行选择。主I2S接口设备406提取左侧数字化音频数据信号，并将其提供给左侧DAC 410。当系统400以常规方式操作时，复用器418可禁用反馈配置，使得通过主I2S接口设备406处理从I2SRX 440接收到的右侧数据。

当由右侧DAC 448和左侧DAC 410接收到的数字化音频数据以相同方式处理并通过相似路径时完成延迟匹配。由左侧DAC 410接收到的数字化音频数据通过主I2S接口设备406，并因此其定时影响向右侧DAC 448传送的数字化音频数据。

图5是解说了由左侧ADC 408和右侧ADC 446产生的数字化音频数据的处理的时序图500。当I2S WS 436为高时，由右侧ADC 446产生的右侧音频数据被接收作为来自I2S RX440的右侧串行字502、506。在图4所解说的系统400的示例中，当I2S WS 436为低时，I2S RX440为低。当I2S WS 436为高时，复用器420将右侧串行字502、506提供给影I2S接口设备416的Rx串行输入430。

当I2S WS 436为低时，由左侧ADC 408产生的左侧音频数据在影I2S接口设备416的左信道输入(TxL)处被接收并串行化。影I2S接口设备416对由左侧ADC 408产生的音频数据字进行串行化，并且在I2S WS 436为低时在影I2S接口设备416的Tx输出428处提供左侧字504。当I2S WS 436为低时，复用器420将左侧字504提供给影I2S接口设备416的Rx串行输入430。

影I2S接口设备416的Rx串行输入430接收串行数据流，该串行数据流根据I2S协议被格式化并且包括左侧和右侧音频数据。影I2S接口设备416对串行数据流进行解串行化，并将并行的右侧和左侧音频数据提供给MCU 404。

图6解说了根据某些方面被适配成为不同音频数据流提供经匹配传输路径的系统600的第二示例。系统600以与图4所解说的系统400类似的方式进行操作。在图6的系统600中，影I2S接口设备416被耦合至串行时钟信号602和字选择信号604，这些信号分别表示在I2S总线432上作为I2S SCK 434和I2S WS 436传送的信号。在一个示例中，影I2S接口设备416可被配置成作为从设备进行操作，并且影I2S接口设备416可被配置成使用由主I2S接口设备406或副I2S接口设备444产生的串行时钟信号602和字选择信号604。在一些实现中，主I2S接口设备406和影I2S接口设备416可与主I2S接口设备406同步，并且可使用由时钟源412提供的信号414中的采样率脉冲或时钟信号，其中时钟信号可控制相应串行时钟和字选择信号的定时。重置和/或使能信号424、426可由处理器用于同步和初始化主I2S接口设备406和影I2S接口设备416。

主I2S接口设备406或副I2S接口设备444可被配置成作为主设备进行操作，该主设备产生在I2S总线432上分别作为I2S SCK 434和I2S WS 436传送的串行时钟和字选择信号。主设备的选择可基于设计要求、设备能力和/或任何其他原因。在一些实现中，影I2S接口设备416可被配置成作为主设备进行操作，该主设备产生在I2S总线432上分别作为I2SSCK 434和I2S WS 436传送的串行时钟信号602和字选择信号604。在后一实现中，主I2S接口设备406和副I2S接口设备444可被配置成作为从设备进行操作。

多速率I2S音频流

在常规系统中，在I2S接口上传送的音频数据是使用固的PCM采样率生成的，并使用固定I2S比特时钟频率在I2S总线上传送。在常规I2S接口中，接收机和发射机均被配置用于相同采样率。以为接口定义或配置的采样率获得经采样模拟信号的数字表示。模拟信号的幅度使用由I2S协议定义的数字步长进行量化。

在常规系统中，使用I2S总线支持不同采样率需要将附加I2S接口用于每个附加采样率。每个附加I2S接口在电路板、芯片载体或其上安装有IC设备的其他基板上使用四个附加引脚和/或导线。

根据本文公开的某些方面适配的I2S接口可支持在发射机和接收机被配置用于不同采样率时音频数据的传输。

图7解说了根据本文公开的某些方面适配的系统700的第三示例。附加地，系统700可被适配成支持在发射机和接收机被配置用于不同采样率时音频数据的传输。系统700以与图4的系统400类似的方式进行操作，其中影I2S接口设备416被配置成作为I2S主设备进行操作。系统700中的主IC设备402被适配成包括一个或多个采样率转换器702、704、706、708，其被配置成修改主IC设备402中的一个或多个PCM信号的采样率。副IC设备442可被适配成包括一个或多个采样率转换器702、704、706、708，其被配置成修改副IC设备442中的一个或多个PCM信号的采样率。

主IC设备402中的接口设备406、416和副IC设备442中的接口设备444可响应从本地时钟控制器或时钟源412接收到的信号414中提供的采样率脉冲。主IC设备402中的时钟源412可为主IC设备402和副IC设备442两者提供采样率脉冲。采样率脉冲可用于采样并行输入以在接口上被串行化。在转换为并行字之后，采样率脉冲可用于锁存从接口接收到的串行数据比特。

系统700可根据本文公开的某些方面进行适配，以支持针对不同音频流的不同采样率。例如，录音流的采样率可能低于回放流的采样率。在本文公开的一个方面中，与最快音频流相对应的采样率脉冲被提供给所有接口设备406、416、444以支持用于录音和/或回放音频流的多个速率。可将采样率转换器702、704、706、708、710、712添加到回放和/或录音路径以支持多速率流。

在速率转换的第一示例中，可分别在ADC 408、446与接口设备406、444之间提供采样率转换器706、710。当回放采样率大于录音采样率时，接口设备406、416、444使用信号414进行时钟定时，该信号414包括以与较快回放采样率相对应的采样率提供的脉冲。从以较低采样率进行操作的ADC 408、446接收录音路径数据的接口设备406、416、444可根据需要有效重复一个录音采样的并行到串行转换多次，以匹配回放采样率。在所解说的示例中，可使用在左侧ADC 408和影I2S接口设备416之间插入的采样率转换器706和/或在右侧ADC 446和副I2S接口设备444之间插入的采样率转换器710来完成速率匹配。采样率转换器706、710产生速率适配的并行数据。

在速率转换的第一示例中，由接口设备416、444以选择以容适较快回放采样率的速率将经速率适配的并行数据进行串行化。影接口设备416以较快回放采样率结对经速率适配的并行数据进行解串行化，该回放采样率高于较低ADC采样率。影接口设备416的RxL和RxR输出在以较快回放采样进行时钟定时时，由于录音采样的重复而以较低ADC采样率变化。重复对于MCU 404是透明的，该MCU 404捕获相同采样的多个副本。可使用简单保持电路、时钟管理电路等实现采样重复。

在速率转换的第二示例中，MCU 404可被配置成以比一个或多个ADC408、446的采样率更低的速率来接收数据。耦合至MCU 404的采样率转换器702可被配置成丢弃指向MCU404的音频数据字的一部分。例如，可使用根据慢采样区间周期更新的寄存器或存储器元件来实现采样丢弃。

在速率转换的第三示例中，MCU 404可被配置成以比为主I2S接口设备406配置的采样率更高的速率来提供数据。耦合至MCU 404的采样率转换器704可被配置成丢弃由MCU404提供的音频数据字的一部分。例如，可使用根据慢采样区间周期更新的寄存器或存储器元件来实现采样丢弃。

在速率转换的第四示例中，MCU 404可被配置成以第一速率接收数据，该第一速率低于为一个或多个接口设备406、416、444配置的采样率，而一个或多个ADC 408、446可被配置成以第二速率接收数据，该第二速率低于为一个或多个接口设备406、416、444配置的采样率。在一些实现中，第一速率和第二速率是相同的。在ADC 408、446和接口设备416、444之间的速率匹配可通过使用在左侧ADC 408和影I2S接口设备416之间插入的采样率转换器706和/或在右侧ADC 446和副I2S接口设备444之间插入的采样率转换器710重复采样来完成。在从I2S接口设备416和MCU 404之间的速率匹配可通过配置耦合至MCU 404采样率转换器702以丢弃指向MCU 404的音频数据字的一部分来完成。

其他速率适配配置可使用采样率转换器702、704、706、708、710、712的某种组合来实现。在本文所解说和讨论的某些示例中，采样率转换器702、704、706、708、710 712采用采样重复和采样丢弃技术。当采样率之间的关系可由整数缩放因子表示时，采样重复和采样丢弃最优地进行操作。例如，可由缩放因子8来表示384kHz和48kHz的采样率之间的差。在一些实例中，采样率转换器702、704、706、708、710、712可被配置成支持在录音采样率超过回放采样率时的速率转换。

根据某些方面，当涉及复杂速率转换时，可使用重采样采样率转换器代替采样重复或采样丢弃电路。复杂速率转换可包括具有由非整数缩放因子表示的关系的采样率。当通过I2S接口传达异步数据流时，也可能存在复杂速率转换。在一个示例中，采样率转换器可将PCM信号转换为连续模拟信号，并以新采样率对连续模拟信号进行重采样。在另一示例中，采样率转换器可直接从旧采样计算新采样的值。在另一示例中，采样率转换器可针对上采样(采样插入)和下采样(采样丢弃)两者使用整数缩放因子执行以下操作的组合：采样重复，从而以较高的中间采样率创建PCM信号和采样丢弃，从而以期望采样率获得PCM信号。

根据某些方面，采样率转换器702、704、706、708、710、712中的一者或多者可包括使用零填充进行操作的采样重复电路。零填充采样重复电路可通过在采样之间插入数个零值字来进行操作。接收方设备可被配置成滤波或忽略零值字和/或丢弃预期为零值字的字，从而仅保留经采样字。

根据某些方面，主IC设备402上的时钟源412生成包括由每个I2S接口设备406、416、444使用的采样脉冲串的信号。在一些实例中，每个IC设备402、442可独立产生采样脉冲串。例如，时钟源412可将采样脉冲串提供给主IC设备402中的一个或多个I2S接口设备406、416，而副IC设备442上的时钟电路(未示出)将采样脉冲串提供给副IC设备442上的从I2S接口设备444。当生成单独的采样脉冲串时，可将共用参考时钟用于脉冲生成。共用参考时钟可由主IC设备402、副IC设备442或由耦合至主IC设备402和副IC设备442的另一IC设备来提供。

图8解说了根据某些方面被适配成为不同音频数据流提供经匹配传输路径的系统800的第二示例。系统700以与图6的系统600类似的方式传达音频数据，并且提供与图7中所解说的系统700中提供的速率适配相似的速率适配。在图8的系统800中，影I2S接口设备416被耦合至串行时钟信号802和字选择信号804，这些信号表示在I2S总线432上分别作为I2SSCK 434和I2S WS436传送的信号。在图8所解说的系统800中，影I2S接口设备416可被配置成作为从设备进行操作。影I2S接口设备416可被配置成使用由主I2S接口设备406或副I2S接口设备444产生的串行时钟信号802和字选择信号804。在一个示例中，主I2S接口设备406和影I2S接口设备416可与主I2S接口设备406同步，并且可使用由时钟源412提供的信号414中的采样率脉冲或时钟信号，其中时钟信号可控制相应串行时钟和字选择信号的定时。重置和/或使能信号424、426可由处理器用于同步和初始化主I2S接口设备406和影I2S接口设备416。

主I2S接口设备406或副I2S接口设备444可被配置成作为主设备进行操作，该主设备产生在I2S总线432上分别作为I2S SCK 434和I2S WS 436传送的串行时钟和字选择信号。主设备的选择可基于设计要求、设备能力和/或任何其他原因。在一些实现中，影I2S接口设备416可被配置成作为主设备进行操作，该主设备产生在I2S总线432上分别作为I2SSCK 434和I2S WS 436传送的串行时钟信号802和字选择信号804。在后一实现中，主I2S接口设备406和副I2S接口设备444可被配置成作为从设备进行操作。

某些方面的附加描述

图9是解说采用可被配置成执行本文中所公开的一个或多个功能的处理电路902的装置900的硬件实现的简化示例的概念图。根据本公开的各方面，如本文公开的元素、或元素的任何部分、或者元素的任何组合可使用处理电路902来实现。处理电路902可包括一个或多个处理器904，其由硬件和软件模块的某种组合来控制。处理器904的示例包括：微处理器、微控制器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、定序器、门控逻辑、分立的硬件电路、以及配置成执行本公开通篇描述的各种功能性的其他合适硬件。一个或多个处理器904可包括执行特定功能并且可由诸软件模块916之一来配置、增强或控制的专用处理器。一个或多个处理器904可通过在初始化期间加载的软件模块916的组合来配置，并且通过在操作期间加载或卸载一个或多个软件模块916来进一步配置。

在所解说的示例中，处理电路902可以用由总线910一般化地表示的总线架构来实现。取决于处理电路902的具体应用和总体设计约束，总线910可包括任何数目的互连总线和桥接器。总线910将包括一个或多个处理器904和存储906的各种电路链接在一起。存储906可包括存储器设备和大容量存储设备，并且在本文中可被称为计算机可读介质和/或处理器可读介质。总线910还可链接各种其他电路，诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口908可提供总线910与一个或多个线接口电路912之间的接口。可针对处理电路所支持的每种联网技术来提供线接口电路912。在一些实例中，多种联网技术可共享线接口电路912中出现的电路系统或处理模块中的一些或全部。每个线接口电路912提供用于在传输介质上与各种其他装置通信的手段。取决于该装置的本质，也可提供用户接口918(例如，按键板、显示器、扬声器、话筒、操纵杆)，并且该用户接口910可直接或通过总线接口908通信地耦合到总线910。

处理器904可负责管理总线910以及负责一般处理，该一般处理可包括对存储在计算机可读介质(其可包括存储906)中的软件的执行。在这一方面，处理电路902(包括处理器904)可被用来实现本文公开的方法、功能和技术中的任一种。存储906可被用于存储处理器904在执行软件时操纵的数据，并且该软件可被配置成实现本文公开的方法中的任一种。

处理电路902中的一个或多个处理器904可执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数、算法等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可以计算机可读形式驻留在存储906中或驻留在外部计算机可读介质中。外部计算机可读介质和/或存储906可包括非瞬态计算机可读介质。作为示例，非瞬态计算机可读介质包括：磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩碟(CD)或数字多功能碟(DVD))、智能卡、闪存设备(例如，“闪存驱动器”、卡、棒、或钥匙驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦式PROM(EPROM)、电可擦式PROM(EEPROM)、寄存器、可移动盘、以及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。作为示例，计算机可读介质和/或存储906还可包括载波、传输线、以及可由计算机访问和读取的用于传送软件和/或指令的任何其他合适介质。计算机可读介质和/或存储906可驻留在处理电路902中、在处理器904中、在处理电路902外部、或跨包括该处理电路902在内的多个实体分布。计算机可读介质和/或存储906可实施在计算机程序产品中。作为示例，计算机程序产品可包括封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于具体应用和加诸于整体系统的总体设计约束来最佳地实现本公开通篇给出的所描述的功能性。

存储906可以维护以可加载代码段、模块、应用、程序等来维护和/或组织的软件，其在本文中可被称为软件模块916。每个软件模块916可包括在安装或加载到处理电路902上并由一个或多个处理器904执行时对运行时映像914作出贡献的指令和数据，该运行时映像914控制一个或多个处理器904的操作。在被执行时，某些指令可使得处理电路902执行根据本文中所描述的某些方法、算法和过程的功能。

一些软件模块916可在处理电路902的初始化期间被加载，并且这些软件模块916可配置处理电路902以使得能够执行本文公开的各种功能。例如，一些软件模块916可配置处理器904的内部设备和/或逻辑电路922，并且可管理对外部设备(诸如线接口电路912、总线接口908、用户接口918、定时器、数学协处理器、等等)的访问。软件模块916可包括控制程序和/或操作系统，其与中断处理程序和设备驱动器交互并且控制对由处理电路902提供的各种资源的访问。这些资源可包括存储器、处理时间、对线接口电路912的访问、用户接口918、等等。

处理电路904的一个或多个处理器902可以是多功能的，由此一些软件模块916被加载和配置成执行不同功能或相同功能的不同实例。这一个或多个处理器904可附加地被适配成管理响应于来自例如用户接口918、线接口电路912和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行，该一个或多个处理器904可被配置成提供多任务环境，由此多个功能中的每个功能按需或按期望实现为由一个或多个处理器904服务的任务集。在一个示例中，多任务环境可使用分时程序920来实现，分时程序920在不同任务之间传递对处理器904的控制，由此每个任务在完成任何未完结操作之际和/或响应于输入(诸如中断)而将对一个或多个处理器904的控制返回给分时程序920。当任务具有对一个或多个处理器904的控制时，处理电路有效地专用于由与控制方任务相关联的功能所针对的目的。分时程序920可包括操作系统、在循环基础上转移控制权的主环路、根据各功能的优先级化来分配对一个或多个处理器904的控制权的功能、和/或通过将对一个或多个处理器904的控制权提供给处置功能来对外部事件作出响应的中断驱动式主环路。

图10是操作耦合至第二IC设备(副设备)的第一IC设备(主设备)的方法的流程图1000。

在框1002处，主设备可将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号。可在第一I2S接口电路处执行将第一数字化音频数据流与第二数字化音频数据流进行时分复用。第一I2S接口电路可被配置成对第一数字化音频数据流进行串行化，对第二数字化音频数据流进行串行化，以及将第一数字化音频数据流的经串行化字与第二数字化音频数据流的经串行化字进行交织。

在框1004处，主设备可在串行总线上向副设备传送第一经复用信号。副设备可被配置成从第一经复用信号中提取第一数字化音频数据流并将第一数字化音频数据流提供给耦合至第二设备的第一音频外围设备。

在框1006处，主设备可从第一经复用信号中提取第二数字化音频数据流。通过将表示第一经复用信号的反馈信号提供给第一I2S接口电路来从第一经复用信号中提取第二数字化音频数据流，该第一I2S接口电路从反馈信号将与第二数字化音频数据流相对应的经串行化数据进行解交织，并且将与第二数字化音频数据流相对应的经串行化数据进行解串行化。

在框1008处，主设备可将所提取的第二数字化音频数据流提供给耦合至第一设备的第二音频外围设备。

在一个示例中，副设备被配置成使用第二I2S接口电路从第一经复用信号中提取第一数字化音频数据流。

在各种示例中，采样率转换器可用于修改与被提供给第一I2S接口电路的第一数字化音频数据流或被提供给第一I2S接口电路的第二数字化音频数据流相关联的采样率。采样率转换器可用于修改与被提供给第一音频外围设备或第二音频外围设备的数字化音频数据流相关联的采样率。第一音频外围设备和第二音频外围设备可包括数模转换器，其被配置成从相应数字化音频数据产生模拟信号。

在某些示例中，第三I2S接口电路可用于通过将由耦合至第一设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用来提供第二经复用信号。可将第二经复用信号与从串行总线接收到的第三经复用信号合并，从而提供所合并的经复用信号。第三经复用信号可包括由耦合至第二设备的第四音频外围设备生成的第四数字化音频数据流。第三I2S接口电路可从所合并的经复用信号中提取第三数字化音频数据流和第四数字化音频数据流。可通过将第三数字化音频数据流的经串行化字与第四数字化音频数据流的经串行化字进行交织而在第三I2S接口电路处将第二经复用信号与第三经复用信号合并。

在一些示例中，第三音频外围设备和第四音频外围设备包括模数转换器，其被配置成从模拟信号产生数字化音频数据。采样率转换器可用于修改与从所合并的经复用信号提取的第三数字化音频数据流或从所合并的经复用信号提取的第四数字化音频数据流相关联的采样率。采样率转换器可用于修改与被提供给第三音频外围设备或第四音频外围设备的数字化音频数据流相关联的采样率。

图11解说了采用处理电路1102的装置1100的硬件实现的示例。该处理电路通常具有处理器1116，其可包括以下一者或多者：微处理器、微控制器、数字信号处理器、定序器和状态机。处理电路1102可以用由总线1120一般化地表示的总线架构来实现。取决于处理电路1120的具体应用和总体设计约束，总线1102可包括任何数目的互连总线和桥接器。总线1120将包括一个或多个处理器和/或硬件模块(由处理器1116、模块或电路1104、1106、1108和1108、可配置成在多线通信链路1114的连接器或导线上通信的物理接口(PHY1112)、以及计算机可读存储介质1118表示)的各种电路链接在一起。总线1120还可链接各种其他电路，诸如定时源、外围设备、电压调节器、以及功率管理电路。

处理器1116负责一般性处理，包括对存储在计算机可读存储介质1118上的软件的执行。该软件在由处理器1116执行时使处理电路1102执行上文针对任何特定装置描述的各种功能。计算机可读存储介质1118也可被用于存储由处理器1116在执行软件时操纵的数据，包含从通过通信链路1114传送的码元解码得来的数据，通信链路1114可被配置为数据通道和时钟通道。处理电路1102进一步包括模块1104、1106、1108和1108中的至少一个模块。各模块1104、1106、1108、和1108可以是在处理器1116中运行的软件模块、驻留/存储在计算机可读存储介质1118中的软件模块、耦合到处理器1116的一个或多个硬件模块、或其某种组合。模块1104、1106、1108和/或1108可包括微控制器指令、状态机配置参数、或其某种组合。

在一种配置中，PHY 1112被耦合至多线通信链路1114。该装置1100可包括被配置成将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号的模块和/或电路1108；被配置成在串行总线上向副设备传送第一经复用信号的模块和/或电路1104；以及被配置成匹配用于多个数字化音频数据流的采样率的模块和/或电路1104。

将理解，所公开的过程中的步骤的特定顺序或层次是示例性办法的说明。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以示例次序呈现各种步骤的要素，且并不意味着被限定于所给出的具体次序或层次。

提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。除非特别另外声明，否则术语“某个”指的是一个或多个。本公开通篇描述的各个方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语用于搮的装置厰来明确叙述的。

Claims (30)

1.一种方法，包括：

在主设备处，将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号；

在串行总线上向副设备传送所述第一经复用信号，所述副设备被配置成从所述第一经复用信号中提取所述第一数字化音频数据流并将所述第一数字化音频数据流提供给耦合至所述副设备的第一音频外围设备；

在所述主设备处，从所述第一经复用信号中提取所述第二数字化音频数据流；以及

将所提取的第二数字化音频数据流提供给耦合至所述主设备的第二音频外围设备。

2.如权利要求1所述的方法，其特征在于，将所述第一数字化音频数据流与所述第二数字化音频数据流进行时分复用包括使用第一IC间声音(I2S)接口电路以：

对所述第一数字化音频数据流进行串行化；

对所述第二数字化音频数据流进行串行化；以及

将所述第一数字化音频数据流的经串行化字与所述第二数字化音频数据流的经串行化字进行交织。

3.如权利要求2所述的方法，其特征在于，从所述第一经复用信号中提取所述第二数字化音频数据流包括：

将表示所述第一经复用信号的反馈信号提供给所述第一I2S接口电路；以及

使所述第一I2S接口电路：

从所述反馈信号将与所述第二数字化音频数据流相对应的经串行化数据进行解交织；并且

将与所述第二数字化音频数据流相对应的经串行化数据进行解串行化。

4.如权利要求2所述的方法，其特征在于，所述副设备被配置成使用第二I2S接口电路从所述第一经复用信号中提取所述第一数字化音频数据流。

5.如权利要求2所述的方法，其特征在于，进一步包括：

使用采样率转换器修改与被提供给所述第一I2S接口电路的所述第一数字化音频数据流或被提供给所述第一I2S接口电路的所述第二数字化音频数据流相关联的采样率。

6.如权利要求1所述的方法，其特征在于，进一步包括：

使用采样率转换器修改与被提供给所述第一音频外围设备或所述第二音频外围设备的数字化音频数据流相关联的采样率。

7.如权利要求1所述的方法，其特征在于，所述第一音频外围设备和所述第二音频外围设备包括数模转换器，其被配置成从相应数字化音频数据产生模拟信号。

8.如权利要求1所述的方法，其特征在于，进一步包括：

使用第三I2S接口电路通过将由耦合至所述主设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用来提供第二经复用信号；

将所述第二经复用信号与从所述串行总线接收到的第三经复用信号合并以获得所合并的经复用信号，所述第三经复用信号包括由耦合至所述副设备的第四音频外围设备生成的第四数字化音频数据流；以及

在所述第三I2S接口电路处，从所述所合并的经复用信号中提取所述第三数字化音频数据流和所述第四数字化音频数据流。

9.如权利要求8所述的方法，其特征在于，将所述第二经复用信号与所述第三经复用信号合并包括使用所述第三I2S接口电路以：

将所述第三数字化音频数据流的经串行化字与所述第四数字化音频数据流的经串行化字进行交织。

10.如权利要求8所述的方法，其特征在于，所述第三音频外围设备和所述第四音频外围设备包括模数转换器，其被配置成从模拟信号产生数字化音频数据。

11.如权利要求8所述的方法，其特征在于，进一步包括：

使用采样率转换器修改与从所述所合并的经复用信号中提取的所述第三数字化音频数据流或从所述所合并的经复用信号中提取的所述第四数字化音频数据流相关联的采样率。

12.如权利要求8所述的方法，其特征在于，进一步包括：

使用采样率转换器修改与被提供给所述第三音频外围设备或所述第四音频外围设备的数字化音频数据流相关联的采样率。

13.一种装置，包括：

第一设备，其耦合至IC间声音(I2S)总线，所述第一设备包括耦合至I2S总线的多条导线的第一I2S接口，

第二设备，其耦合至所述I2S总线，所述第二设备包括第二I2S接口，

其中所述第一I2S接口被配置成：

将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号；

在所述I2S总线上向所述第二设备传送所述第一经复用信号；

接收表示所述第一经复用信号的反馈信号；

从所述反馈信号中提取所述第一数字化音频数据流；以及

将从所述反馈信号中提取的所述第一数字化音频数据流提供给耦合至所述主设备的第二音频外围设备；以及

其中所述第二I2S接口被配置成：

从所述第一经复用信号中提取所述第二数字化音频数据流，并将所述第二数字化音频数据流提供给耦合至所述第二设备的第一音频外围设备。

14.如权利要求13所述的装置，其特征在于，所述第一I2S接口被配置成：

对所述第一数字化音频数据流进行串行化；

对所述第二数字化音频数据流进行串行化；以及

将所述第一数字化音频数据流的经串行化字与所述第二数字化音频数据流的经串行化字进行交织以获得所述第一经复用信号。

15.如权利要求14所述的装置，其特征在于，所述第一I2S接口被配置成：

从所述反馈信号将与所述第一数字化音频数据流相对应的经串行化数据进行解交织；以及

将与所述第一数字化音频数据流相对应的经串行化数据进行解串行化。

16.如权利要求14所述的装置，其特征在于，进一步包括：

采样率转换器，其耦合至所述第一I2S接口，并且被配置成提供被提供给所述第一I2S接口的所述第一数字化音频数据流或被提供给所述第一I2S接口的所述第二数字化音频数据流，

其中所述采样率转换器被配置成修改一个或多个源音频信号的采样率。

17.如权利要求13所述的装置，其特征在于，进一步包括：

采样率转换器，其耦合至所述第一I2S接口，并且被配置成修改与被提供给所述第一音频外围设备或所述第二音频外围设备的数字化音频数据流相关联的采样率。

18.如权利要求13所述的装置，其特征在于，所述第一音频外围设备和所述第二音频外围设备包括数模转换器，其被配置成从相应数字化音频数据产生模拟信号。

19.如权利要求13所述的装置，其特征在于，所述第一设备包括第三I2S接口，其被配置成：

将由耦合至所述主设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用以提供第二经复用信号；

将所述第二经复用信号与从所述I2S总线接收到的第三经复用信号合并以获得所合并的经复用信号，所述第三经复用信号包括由耦合至所述第二设备的第四音频外围设备生成的第四数字化音频数据流；以及

从所述所合并的经复用信号中提取所述第三数字化音频数据流和所述第四数字化音频数据流。

20.如权利要求19所述的装置，其特征在于，所述第三I2S接口被配置成：

将所述第三数字化音频数据流的经串行化字与所述第四数字化音频数据流的经串行化字进行交织以获得所述所合并的经复用信号。

21.如权利要求19所述的装置，其特征在于，所述第三音频外围设备和所述第四音频外围设备包括模数转换器，其被配置成从模拟信号产生数字化音频数据。

22.如权利要求19所述的装置，其特征在于，进一步包括：

采样率转换器，其被配置成将所述第三数字化音频数据流提供给所述第二I2S接口，

其中所述采样率转换器被配置成修改一个或多个源音频信号的采样率。

23.一种装备，包括：

用于将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号的装置；

用于在串行总线上向副设备传送第一经复用信号的装置，所述副设备被配置成从所述第一经复用信号中提取所述第一数字化音频数据流并将所述第一数字化音频数据流提供给耦合至所述副设备的第一音频外围设备；以及

用于从所述第一经复用信号中提取所述第二数字化音频数据流的装置，其中用于提取所述第二数字化音频数据流的装置被配置成将所述第二数字化音频数据流提供给耦合至所述主设备的第二音频外围设备。

24.如权利要求23所述的装置，其特征在于，用于将所述第一数字化音频数据流进行时分复用的装置被配置成：

对所述第一数字化音频数据流进行串行化；

对所述第二数字化音频数据流进行串行化；以及

将所述第一数字化音频数据流的经串行化字与所述第二数字化音频数据流的经串行化字进行交织。

25.如权利要求24所述的装置，其特征在于，进一步包括：

用于修改与所述第一数字化音频数据流或所述第二数字化音频数据流相关联的采样率的装置。

26.如权利要求23所述的装置，其特征在于，进一步包括：

用于通过将由耦合至所述主设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用来提供第二经复用信号的装置；

用于将所述第二经复用信号与从所述串行总线接收到的第三经复用信号合并以获得所合并的经复用信号的装置，所述第三经复用信号包括由耦合至所述副设备的第四音频外围设备生成的第四数字化音频数据流；以及

用于从所述所合并的经复用信号中提取所述第三数字化音频数据流和所述第四数字化音频数据流的装置。

27.一种存储处理器可执行代码的处理器可读介质，所述处理器可执行代码包括用于使处理器进行以下操作的代码：

使主设备将第一数字化音频数据流与第二数字化音频数据流进行时分复用以获得第一经复用信号；

在串行总线上向副设备传送所述第一经复用信号，所述副设备被配置成从所述第一经复用信号中提取所述第一数字化音频数据流并将所述第一数字化音频数据流提供给耦合至所述副设备的第一音频外围设备；

使所述主设备从所述第一经复用信号中提取所述第二数字化音频数据流；以及

将从所述第一经复用信号中提取的所述第二数字化音频数据流提供给耦合至所述主设备的第二音频外围设备。

28.根据权利要求27所述的处理器可读介质，其特征在于，包括用于使处理器进行以下操作的代码：

对所述第一数字化音频数据流进行串行化；

对所述第二数字化音频数据流进行串行化；以及

将所述第一数字化音频数据流的经串行化字与所述第二数字化音频数据流的经串行化字进行交织。

29.根据权利要求28所述的处理器可读介质，其特征在于，包括用于使处理器进行以下操作的代码：

提供表示所述第一经复用信号的反馈信号；以及

使所述主设备：

从所述反馈信号将与所述第二数字化音频数据流相对应的经串行化数据进行解交织；以及

将与所述第二数字化音频数据流相对应的经串行化数据进行解串行化。

30.根据权利要求27所述的处理器可读介质，其特征在于，包括用于使处理器进行以下操作的代码：

使所述主设备通过将由耦合至所述主设备的第三音频外围设备生成的第三数字化音频数据流进行时分复用来提供第二经复用信号；

将所述第二经复用信号与从所述串行总线接收到的第三经复用信号合并以获得所合并的经复用信号，所述第三经复用信号包括由耦合至所述副设备的第四音频外围设备生成的第四数字化音频数据流；以及

使所述主设备从所述所合并的经复用信号中提取所述第三数字化音频数据流和所述第四数字化音频数据流。

Images