CN109660933A - 一种同时传输多路模拟音频的装置 - Google Patents
一种同时传输多路模拟音频的装置 Download PDFInfo
- Publication number
- CN109660933A CN109660933A CN201910089857.8A CN201910089857A CN109660933A CN 109660933 A CN109660933 A CN 109660933A CN 201910089857 A CN201910089857 A CN 201910089857A CN 109660933 A CN109660933 A CN 109660933A
- Authority
- CN
- China
- Prior art keywords
- audio
- interface
- channel
- frequency
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 23
- 238000004088 simulation Methods 0.000 claims description 3
- 108091006146 Channels Proteins 0.000 description 18
- 238000000034 method Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 13
- 230000005236 sound signal Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S1/00—Two-channel systems
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
- G10L19/008—Multichannel audio signal coding or decoding using interchannel correlation to reduce redundancy, e.g. joint-stereo, intensity-coding or matrixing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Acoustics & Sound (AREA)
- Mathematical Physics (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Stereophonic System (AREA)
Abstract
本发明提供一种同时传输多路模拟音频的装置，包括：多个双声道模拟音频ADC处理器、多个数字I2S音频接口串化单元及高速I2S音频解串单元；各双声道模拟音频ADC处理器分别连接一数字I2S音频接口串化单元，用于将两路模拟音频数据转换成双声道数字音频I2S接口，并输出给数字I2S音频接口串化单元；多个数字I2S音频接口串化单元级联，各数字I2S音频接口串化单元分别将本级输入的双声道数字音频I2S接口倍频到目标采样频率，并将倍频后的数字音频I2S接口与所接收到的数字I2S音频接口串化单元的输出进行合成再输出到下一级；高速I2S音频解串单元用于接收最末一级数字I2S音频接口串化单元发来的数字音频数据并解串出多路独立音频数据。
Description
技术领域
本发明涉及音频转换技术领域，尤其涉及一种同时传输多路模拟音频的装置。
背景技术
对于主流的音视频处理器编解码专用ASIC(Application-Specific IntegratedCircuit)芯片来讲，由于芯片的侧重点是视频输入接口，音频输入接口相对偏少。当前海思的DVR方案HI3531x，视频方面配置4路视频高清输入接口，通过时分复用输入方法，最高可以实现8路高清1080p60视频输入。但是音频输入接口一般只配置2个I2S，如果采用当前模拟音频ADC，一般只能输出双声道I2S音频接口，只能实现6路模拟音频输入。在实际使用的过程中，受限于音频输入通道数量，很多应用场景就做得比较复杂了。为了解决此问题，将8路模拟音频输入信号数字化后，转换成4路双声道I2S音频接口，通过时分复用方式，提高I2S音频接口的传输速率，实现单个I2S接口同时传输8路模拟音频。
现有实现方案如下：
第一种方法：将8路模拟音频输入信号经过模拟音频ADC后，再经过一个4切1的I2S切换器，根据具体的使用场景，将切换器输出的I2S音频接口切换到音视频处理器编解码专用ASIC芯片，传输给音视频编码系统。
这种方法通过将8路模拟音频输入信号输入模拟音频ADC专用芯片，由主流的模拟音频ADC专用芯片实现2路模拟音频转换，输出4个双声道I2S音频接口，然后将4个双声道I2S音频接口经过一个四选一切换器，根据业务场景需求，分时地将8路模拟音频的选择性的输入采集，最大的缺点就是无法同时实现8路进行音频采集，实现后处理，给应用系统增加了复杂度。
现有技术的模拟音频ADC芯片大多数只能输出双声道I2S音频接口，与音视频处理器编解码专用ASIC芯片对接，单个I2S接口只能传输2路音频。当然目前市面上有少部分音频ADC芯片，可以实现4路模拟音频信号转换，但是其输出的I2S接口共用同步时钟，需要多个SDATAn信号(指I2S接口的串行数据，用二进制补码表示的音频数据)，每增加一个SDATA可多传输2路模拟音频，与音视频处理器编解码专用ASIC芯片无法对接。音视频处理器编解码专用ASIC芯片的单个I2S接口无法同时实现8路模拟音频进入音频采集。
第二种方法：将8路模拟音频输入信号经过模拟电路混音，再经过模拟ADC，将I2S音频接口与音视频处理编码专用ASIC芯片对接，传输给音视频编码系统。这种方法将8路模拟音频输入信号根据具体的业务需求，在采集之前，将特定几路进行固定混音处理，再经过模拟音频ADC转换成一个通道的I2S接口，与音视频处理器编解码专用ASIC芯片对接，从而实现8路音频输入。这种外部固定混音处理的方法导致进入音视频编码系统后无法将8路音频进行分离，如果实际业务需求变更了，相应的硬件电路需要做相应的修改，才能实现符合应用场景。总体上来讲，如果对音频独立性要求比较高的应用场景，此方案不可用，具备较大的局限性。
发明内容
为解决上述问题，本发明实施例提供了一种同时传输多路模拟音频的装置，所述装置包括：多个双声道模拟音频ADC处理器、多个数字I2S音频接口串化单元及高速I2S音频解串单元；
每个双声道模拟音频ADC处理器分别连接一个数字I2S音频接口串化单元，用于将两路模拟音频数据转换成双声道数字音频I2S接口，并输出给与当前双声道模拟音频ADC处理器连接的数字I2S音频接口串化单元；
多个所述数字I2S音频接口串化单元级联，各数字I2S音频接口串化单元分别将本级输入的双声道数字音频I2S接口倍频到目标采样频率，并将倍频后的数字音频I2S接口与所接收到的与之级联的数字I2S音频接口串化单元输出进行合成再输出到下一级；
所述高速I2S音频解串单元，用于接收级联在一起的数字I2S音频接口串化单元中最末一级数字I2S音频接口串化单元发来的数字音频数据并解串出多路独立音频数据。
在一实施例中，所述高速I2S音频解串单元工作于主模式，所述数字I2S音频接口串化单元工作于从模式，由所述高速I2S音频解串单元提供目标采样频率给所述数字I2S音频接口串化单元。
在一实施例中，所述目标采样频率由所述高速I2S音频解串单元根据数字I2S音频接口串化单元的数量及采样频率进行设置，以供各级联的数字I2S音频接口串化单元同步输出；其中，目标采样频率等于数字I2S音频接口串化单元的采样频率和数量的乘积。
在一实施例中，所述双声道数字音频I2S接口包括位时钟、左右声道时钟及数字音频信号。
在一实施例中，所述高速I2S音频解串单元包括多个数据缓存模块，用于存储解串得到的多路独立音频数据。
在一实施例中，所述双声道模拟音频ADC处理器采用TLV320AIC3101芯片。
在一实施例中，所述数字I2S音频接口串化单元采用CS8421芯片。
在一实施例中，所述高速I2S音频解串单元采用HI3531芯片。
本发明实施例针对专用的音视频处理芯片音频输入接口I2S较少，实际应用业务又需求更多路音频信号输入的情况，将多路双声道I2S接口采用时分复用策略，提高I2S的传输速率，进而实现单个I2S接口实现多路模拟音频信号采集的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的同时传输多路模拟音频的装置的结构示意图；
图2为本发明提供的另一同时传输多路模拟音频的装置的实施例。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明提供的同时传输多路模拟音频的装置的结构示意图，如图1所示，该装置主要包括多个双声道模拟音频ADC处理器、多个数字I2S音频接口串化单元及高速I2S音频解串单元。
每个双声道模拟音频ADC处理器分别连接一个数字I2S音频接口串化单元，用于将两路模拟音频数据转换成双声道数字音频I2S接口，并输出给与当前双声道模拟音频ADC处理器连接的数字I2S音频接口串化单元。
其中，上述的双声道数字音频I2S接口包括位时钟SCLK、左右声道时钟LRSCK及数字音频信号SDATA。位时钟SCLK为I2S接口的串行时钟，即对应数字音频的每一位数据。左右声道时钟LRSCK I2S是I2S接口的帧时钟，用于切换左右声道的数据，LRSCK为“1”表示正在传输的是右声道的数据，LRSCK为“0”则表示正在传输的是左声道的数据，LRSCK的频率等于采样频率。SDATA是I2S接口的串行数据，是用二进制补码表示的音频数据。
多个数字I2S音频接口串化单元级联，每一个数字I2S音频接口串化单元分别将本级输入的双声道数字音频I2S接口倍频到目标采样频率，然后再将倍频后的数字音频I2S接口同与之级联的数字I2S音频接口串化单元的输出进行合成，最后将合成的数字音频数据输出到下一级数字I2S音频接口串化单元，再进行下一步合成。如果与当前数字I2S音频接口串化单元的输出端相连的是高速I2S音频解串单元，那么下一步则是由高速I2S音频解串单元解串。
高速I2S音频解串单元用于接收级联在一起的数字I2S音频接口串化单元中最末一级数字I2S音频接口串化单元发来的数字音频数据，并解串出多路独立音频数据。
本发明实施例针对专用的音视频处理芯片音频输入接口I2S较少，实际应用业务又需求更多路音频信号输入的情况，将多路双声道I2S接口采用时分复用策略，提高I2S的传输速率，进而实现单个I2S接口实现多路模拟音频信号采集的目的。
在一实施例中，高速I2S音频解串单元工作于主模式，数字I2S音频接口串化单元工作于从模式，由高速I2S音频解串单元提供目标采样频率给数字I2S音频接口串化单元。其中，目标采样频率由高速I2S音频解串单元根据数字I2S音频接口串化单元的数量及采样频率进行设置，以供各级联的数字I2S音频接口串化单元同步输出。通常地，目标采样频率等于数字I2S音频接口串化单元的采样频率和数量的乘积。
在一实施例中，高速I2S音频解串单元包括多个数据缓存模块，用于存储解串得到的多路独立音频数据，以便进行音频编辑。
在一实施例中，上述的双声道模拟音频ADC处理器可以采用TLV320AIC3101芯片。
在一实施例中，上述的数字I2S音频接口串化单元可以采用CS8421芯片。
在一实施例中，上述的高速I2S音频解串单元可以采用HI3531芯片。
为更清楚地阐述本发明技术方案，本发明还提供了一实施例，具体如图2所示。
在图2中，将8路模拟音频信号进行ADC数字化处理，采用4片双声道模拟音频ADC处理器形成4路双声道I2S音频接口，在本实施例中，双声道模拟音频ADC处理器采用德州仪器的TLV320AIC3101芯片。为了应对8路模拟音频的ADC转换，需要使用4片AIC3101芯片，每颗芯片可将两路模拟音频转换成双声道数字音频I2S接口，总共有4路双声道数字音频I2S接口。然后将4片双声道模拟音频处理器配置成从模式，I2S接口的采样率配置为48kHz、采样数据精度为16bit，输出标准的I2S音频接口，包含位时钟SCLK、左右声道时钟LRSCK以及数据信号SDATA。
将4路相同规格参数的双声道I2S音频接口分别接入到4片异步I2S音频采样率转换ASIC芯片或专用DSP音频处理器上(即数字I2S音频接口串化单元)，通过对多片异步I2S音频采样率转换ASIC芯片或专用DSP音频处理器进行配置，将其配置成4个独立的数字I2S音频接口串化单元。在各数字I2S音频接口串化单元中设置级联数据输入端口和本级双声道I2S音频输入接口，再根据实际应用需求配置成对应的传输速率。本实施例采用CIRRUSLOGIC的CS8421芯片，具体应用时，将CS8421芯片配置成时分复用模式，采用4片级联的方式连接，使4片CS8421芯片工作于从模式，根据高速I2S音频解串单元提供的时钟节拍，如采样时钟和通道时钟(主要用于标记通道)，将所接收到的音频信号转换为采样频率为高速I2S音频解串单元提供的目标采用频率，将4路双声道音频I2S接口转换成一路8声道高速I2S音频接口的，实现8路音频同时传输的目的。例如，如本级I2S音频采样率为48kHz，那么乘以需要串化的路数4，最后得到的采样频率为192kHz。
将级联在一起的多个数字I2S音频接口串化单元输出的高速I2S音频接口接到支持多路复用的I2S音频接口的音视频编码ASIC芯片或专用的DSP音频处理器，解码出多路独立音频。高速I2S音频解串单元工作模式配置为主模式、位时钟配置为12.288MHz、采样率配置为192kHz、采样数据精度配置为16bit以及复合通道数配置为8通道，前端所有的音频数据根据此同步时钟输出相应的数据。并且，根据通道数在高速I2S音频解串单元中开辟8个音频输入数据缓存buffer，同时执行清空buffer；然后根据采样频率以及采样精度按通道顺序依次接收音频输入，并存储在相应的buffer里，同时产生音频帧中断信号；最后根据中断信号依次读取相应buffer里面的数据，进行音频编码处理。主芯片选用海思的HI3531，工作模式配置为主模式、位时钟配置为12.288MHz、采样率配置为192KHz、采样数据精度配置为16bit以及复合通道数配置为8通道，前端所有的音频数据，根据此同步时钟输出相应的数据；根据通道数，开辟8个音频输入数据缓存buffer，同时执行清空buffer；根据采样率以及采用精度，按通道顺序依次接收音频输入，并存储在相应的buffer里，同时产生音频帧中断信号。根据中断信号，依次读取相应buffer里面的数据，进行音频编码处理。
本发明实施例针对专用的音视频处理芯片音频输入接口I2S较少，实际应用业务又需求更多路音频信号输入的情况，将多路双声道I2S接口采用时分复用策略，提高I2S的传输速率，进而实现单个I2S接口实现多路模拟音频信号采集的目的。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种同时传输多路模拟音频的装置，其特征在于，所述装置包括：多个双声道模拟音频ADC处理器、多个数字I2S音频接口串化单元及高速I2S音频解串单元；
每个双声道模拟音频ADC处理器分别连接一个数字I2S音频接口串化单元，用于将两路模拟音频数据转换成双声道数字音频I2S接口，并输出给与当前双声道模拟音频ADC处理器连接的数字I2S音频接口串化单元；
多个所述数字I2S音频接口串化单元级联，各数字I2S音频接口串化单元分别将本级输入的双声道数字音频I2S接口倍频到目标采样频率，并将倍频后的数字音频I2S接口与所接收到的与之级联的数字I2S音频接口串化单元输出进行合成再输出到下一级；
所述高速I2S音频解串单元，用于接收级联在一起的数字I2S音频接口串化单元中最末一级数字I2S音频接口串化单元发来的数字音频数据并解串出多路独立音频数据。
2.根据权利要求1所述的同时传输多路模拟音频的装置，其特征在于，所述高速I2S音频解串单元工作于主模式，所述数字I2S音频接口串化单元工作于从模式，由所述高速I2S音频解串单元提供目标采样频率给所述数字I2S音频接口串化单元。
3.根据权利要求1或2所述的同时传输多路模拟音频的装置，其特征在于，所述目标采样频率由所述高速I2S音频解串单元根据数字I2S音频接口串化单元的数量及采样频率进行设置，以供各级联的数字I2S音频接口串化单元同步输出；其中，目标采样频率等于数字I2S音频接口串化单元的采样频率和数量的乘积。
4.根据权利要求1所述的同时传输多路模拟音频的装置，其特征在于，所述双声道数字音频I2S接口包括位时钟、左右声道时钟及数字音频信号。
5.根据权利要求1所述的同时传输多路模拟音频的装置，其特征在于，所述高速I2S音频解串单元包括多个数据缓存模块，用于存储解串得到的多路独立音频数据。
6.根据权利要求1所述的同时传输多路模拟音频的装置，其特征在于，所述双声道模拟音频ADC处理器采用TLV320AIC3101芯片。
7.根据权利要求1所述的同时传输多路模拟音频的装置，其特征在于，所述数字I2S音频接口串化单元采用CS8421芯片。
8.根据权利要求1所述的同时传输多路模拟音频的装置，其特征在于，所述高速I2S音频解串单元采用HI3531芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910089857.8A CN109660933A (zh) | 2019-01-30 | 2019-01-30 | 一种同时传输多路模拟音频的装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910089857.8A CN109660933A (zh) | 2019-01-30 | 2019-01-30 | 一种同时传输多路模拟音频的装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109660933A true CN109660933A (zh) | 2019-04-19 |
Family
ID=66122462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910089857.8A Pending CN109660933A (zh) | 2019-01-30 | 2019-01-30 | 一种同时传输多路模拟音频的装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109660933A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085241A (zh) * | 2019-04-28 | 2019-08-02 | 北京地平线机器人技术研发有限公司 | 数据编码方法、装置、计算机存储介质及数据编码设备 |
| CN110838298A (zh) * | 2019-11-15 | 2020-02-25 | 闻泰科技(无锡)有限公司 | 多声道音频数据的处理方法、装置、设备和存储介质 |
| CN111338599A (zh) * | 2020-03-30 | 2020-06-26 | 深圳市微纳集成电路与系统应用研究院 | 音频采集系统及其设计方法 |
| CN112218019A (zh) * | 2019-07-09 | 2021-01-12 | 海信视像科技股份有限公司 | 一种音频数据传输方法及装置 |
| CN112346700A (zh) * | 2020-11-04 | 2021-02-09 | 浙江华创视讯科技有限公司 | 音频传输方法、装置及计算机可读存储介质 |
| CN114237545A (zh) * | 2021-12-15 | 2022-03-25 | 北京百度网讯科技有限公司 | 一种音频输入方法、装置、电子设备及存储介质 |
| CN114237544A (zh) * | 2021-12-15 | 2022-03-25 | 北京百度网讯科技有限公司 | 一种音频输入方法、装置、电子设备及存储介质 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1669359A (zh) * | 2002-07-12 | 2005-09-14 | 皇家飞利浦电子股份有限公司 | 音频编码 |
| CN201114071Y (zh) * | 2007-06-12 | 2008-09-10 | 上海丞播电子科技有限公司 | 多路模拟及数字音频混合传输发光机 |
| US7512204B1 (en) * | 2005-03-18 | 2009-03-31 | Altera Corporation | Multi-phase-locked loop (PLL) solution for multi-link multi-rate line card applications |
| CN101635857A (zh) * | 2009-08-17 | 2010-01-27 | 北京东方网力科技有限公司 | 一种多路音频采集系统 |
| CN106788844A (zh) * | 2016-12-16 | 2017-05-31 | 深圳市声菲特科技技术有限公司 | 一种多路音频同步传输电路 |
| CN107889001A (zh) * | 2017-09-29 | 2018-04-06 | 恒玄科技（上海）有限公司 | 可扩展麦克风阵列及其建立方法 |
| CN108573710A (zh) * | 2017-03-13 | 2018-09-25 | 北京君正集成电路股份有限公司 | 一种实时去除录音回声的方法及装置 |
-
2019
- 2019-01-30 CN CN201910089857.8A patent/CN109660933A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1669359A (zh) * | 2002-07-12 | 2005-09-14 | 皇家飞利浦电子股份有限公司 | 音频编码 |
| US7512204B1 (en) * | 2005-03-18 | 2009-03-31 | Altera Corporation | Multi-phase-locked loop (PLL) solution for multi-link multi-rate line card applications |
| CN201114071Y (zh) * | 2007-06-12 | 2008-09-10 | 上海丞播电子科技有限公司 | 多路模拟及数字音频混合传输发光机 |
| CN101635857A (zh) * | 2009-08-17 | 2010-01-27 | 北京东方网力科技有限公司 | 一种多路音频采集系统 |
| CN106788844A (zh) * | 2016-12-16 | 2017-05-31 | 深圳市声菲特科技技术有限公司 | 一种多路音频同步传输电路 |
| CN108573710A (zh) * | 2017-03-13 | 2018-09-25 | 北京君正集成电路股份有限公司 | 一种实时去除录音回声的方法及装置 |
| CN107889001A (zh) * | 2017-09-29 | 2018-04-06 | 恒玄科技（上海）有限公司 | 可扩展麦克风阵列及其建立方法 |
Non-Patent Citations (1)
| Title |
|---|
| KAIXIAOXIAO: "HI3531的I2S时分复用多路输出方案", 《易百纳技术社区海思平台开放论坛HTTP://BBS.EBAINA.COM/THREAD-39532-1-1.HTML》 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085241A (zh) * | 2019-04-28 | 2019-08-02 | 北京地平线机器人技术研发有限公司 | 数据编码方法、装置、计算机存储介质及数据编码设备 |
| CN110085241B (zh) * | 2019-04-28 | 2021-10-08 | 北京地平线机器人技术研发有限公司 | 数据编码方法、装置、计算机存储介质及数据编码设备 |
| CN112218019A (zh) * | 2019-07-09 | 2021-01-12 | 海信视像科技股份有限公司 | 一种音频数据传输方法及装置 |
| CN112218019B (zh) * | 2019-07-09 | 2023-03-14 | 海信视像科技股份有限公司 | 一种音频数据传输方法及装置 |
| CN110838298A (zh) * | 2019-11-15 | 2020-02-25 | 闻泰科技(无锡)有限公司 | 多声道音频数据的处理方法、装置、设备和存储介质 |
| CN111338599A (zh) * | 2020-03-30 | 2020-06-26 | 深圳市微纳集成电路与系统应用研究院 | 音频采集系统及其设计方法 |
| CN112346700A (zh) * | 2020-11-04 | 2021-02-09 | 浙江华创视讯科技有限公司 | 音频传输方法、装置及计算机可读存储介质 |
| CN112346700B (zh) * | 2020-11-04 | 2023-06-13 | 浙江华创视讯科技有限公司 | 音频传输方法、装置及计算机可读存储介质 |
| CN114237545A (zh) * | 2021-12-15 | 2022-03-25 | 北京百度网讯科技有限公司 | 一种音频输入方法、装置、电子设备及存储介质 |
| CN114237544A (zh) * | 2021-12-15 | 2022-03-25 | 北京百度网讯科技有限公司 | 一种音频输入方法、装置、电子设备及存储介质 |
| CN114237545B (zh) * | 2021-12-15 | 2023-04-07 | 北京百度网讯科技有限公司 | 一种音频输入方法、装置、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109660933A (zh) | 一种同时传输多路模拟音频的装置 | |
| CN101189661B (zh) | 用于产生数据流和产生多通道表示的设备和方法 | |
| CN102883257B (zh) | 用于编码多对象音频信号的设备和方法 | |
| CN101479785A (zh) | 用于编码和解码基于对象的音频信号的方法和装置 | |
| US20160225377A1 (en) | Audio encoding device and audio decoding device | |
| CN105261365A (zh) | 一种音频输出方法及装置 | |
| CN102065231B (zh) | 多路数据融合装置及其实现方法、多路音频数据处理系统 | |
| KR101169280B1 (ko) | 오디오 신호의 디코딩 방법 및 장치 | |
| KR19980064056A (ko) | 오디오 복호화 장치 및 신호 처리 장치 | |
| CN107277691B (zh) | 基于云的多声道音频播放方法、系统及音频网关装置 | |
| JP4988716B2 (ja) | オーディオ信号のデコーディング方法及び装置 | |
| WO2019005389A1 (en) | BIDIRECTIONAL I2S AUDIO DATA ALIGNMENT OF MULTIPLE FLOWS, MULTIPLE FLOWS AND TRANSMITTED BETWEEN INTEGRATED CIRCUITS | |
| CN112218019B (zh) | 一种音频数据传输方法及装置 | |
| CN102857856B (zh) | 基于fpga的多级混音系统 | |
| CN106231489A (zh) | 音频的处理方法和装置 | |
| CN207732909U (zh) | 一种多功能aes3/ebu数字音频异步复分接系统 | |
| CN101364417B (zh) | 一种音频快速播放方法及装置 | |
| CN101185117A (zh) | 解码音频信号的方法和装置 | |
| CN105389155B (zh) | 一种利用spi接口实现tdm音频数据接收的方法及系统 | |
| CN106412767A (zh) | 一种混音方法和混音电路 | |
| JP2009200535A (ja) | シリアルデータ伝送装置 | |
| CN101635857A (zh) | 一种多路音频采集系统 | |
| CN102881302A (zh) | 通信方法和通信系统 | |
| CN201178493Y (zh) | 单通路实现双声道模拟音频切换传输的矩阵 | |
| CN101202876A (zh) | 在dvr中利用音视频复合通道实现声音与图像同步的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190419 |