CN113948023A - 阵列基板的检查方法、显示装置以及检查治具 - Google Patents

Abstract

本申请提供阵列基板的检查方法、显示装置以及检查治具，其能够良好地检查未安装发光元件的阵列基板的特性。阵列基板的检查方法具有如下步骤：准备未安装多个发光元件的阵列基板；使用包括第一连接端子、第二连接端子和设于第一连接端子与第二连接端子之间的检查用电容的检查治具，将第一连接端子与安装电极连接，并将第二连接端子与像素阴极电极连接；以及基于来自控制阵列基板的检查的检查用控制电路的控制信号，向晶体管供给检查信号，并对根据检查信号从晶体管输出的输出信号进行检测。

Description

阵列基板的检查方法、显示装置以及检查治具

技术领域

本发明涉及阵列基板的检查方法、显示装置以及检查治具。

背景技术

使用微小尺寸的发光二极管(微型LED(micro LED))作为显示元件的显示装置正得到关注(例如参照专利文献1、2)。使用发光二极管的显示装置由于发光二极管的尺寸小等原因，将发光二极管搭载于基板等制造困难，容易导致发光二极管的故障。在专利文献1中记载了形成于蓝宝石基板的多个LED的检查方法。另外，在专利文献2中记载了实时检测像素的阈值电压的检查方法。

专利文献1：日本特开2019-78685号公报

专利文献2：美国专利申请公开第2017/0103702号说明书

在将多个发光元件安装到阵列基板后进行检查的情况下，若阵列基板的电路、布线发现不良情况，则已安装的多个发光元件也存在被废弃的情况。在专利文献1、2中没有记载未安装发光元件的阵列基板的电气特性的检查方法。

发明内容

本发明的目的在于，提供阵列基板的检查方法，显示装置以及检查治具，其能够良好地检查未安装发光元件的阵列基板的电气特性。

本发明的一方面的阵列基板的检查方法是供多个发光元件进行安装的阵列基板的检查方法，所述阵列基板具有：多个晶体管，与多个像素对应设置；多个安装电极，与所述晶体管电连接，供所述发光元件进行安装；以及像素阴极电极，与多个所述安装电极相邻设置，并与基准电位电连接，所述阵列基板的检查方法具有以下步骤：准备未安装多个所述发光元件的所述阵列基板；使用包括第一连接端子、第二连接端子和检查用电容的检查治具，将所述第一连接端子与所述安装电极连接，并将所述第二连接端子与所述像素阴极电极连接，所述检查用电容设于所述第一连接端子与所述第二连接端子之间；以及基于来自检查用控制电路的控制信号，向所述晶体管供给检查信号，并对根据所述检查信号从所述晶体管输出的输出信号进行检测，所述检查用控制电路控制所述阵列基板的检查。

本发明的一方面的显示装置具有：阵列基板；多个发光元件，安装于所述阵列基板；以及驱动IC，安装于所述阵列基板，向多个发光元件供给影像信号，所述驱动IC具有从未安装多个所述发光元件的所述阵列基板获取到的各像素的校正数据，所述驱动IC将从外部供给的所述影像信号加上基于所述校正数据的校正影像信号而得的信号供给到所述发光元件。

本发明的一方面的检查治具用于对未安装发光元件的阵列基板进行检查，所述检查治具具备：第一连接端子；第二连接端子；第一电极，与所述第一连接端子相接；以及第二电极，与所述第二连接端子相接，所述第一电极和所述第二电极隔着电介质层而相互面对，所述电介质层在不与所述第一电极重叠的位置具有开口部，在所述开口部处，所述第二电极与所述第二连接端子接触。

附图说明

图1是示意性示出实施方式所涉及的显示装置的俯视图。

图2是示出多个像素的俯视图。

图3是示出像素电路的电路图。

图4是沿图2的IV-IV’线的截面图。

图5是示出多个像素阴极电极的连接构成的一个例子的俯视图。

图6是沿图5的VI-VI’线的截面图。

图7是示出实施方式所涉及的显示装置的检查系统的构成例的框图。

图8是示意性示出检查治具的截面图。

图9是示意性示出检查治具的俯视图。

图10是用于说明阵列基板的检查方法的电路图。

图11是用于说明实施方式所涉及的阵列基板的检查方法的流程图。

图12是说明适合像素的发光元件的选择方法的一个例子的说明图。

图13是用于说明发光元件的点亮检查的框图。

附图标记说明

1显示装置；2阵列基板；3，3R、3G、3B，3-1，3-2，3-3发光元件；7检查治具；12驱动电路；21基板；24、24R、24G、24B安装电极；24S像素阴极电极；25、25S接合部件；60阴极布线；71检查用基板；72第一连接端子；73第二连接端子；74第一电极；75第二电极；76电介质层；100检查系统；210驱动IC；Can检查用电容；DRT驱动晶体管；RST复位晶体管。

具体实施方式

参照附图对用于实施本发明的方式(实施方式)进行详细说明。本公开并不限于以下实施方式中记载的内容。另外，以下记载的构成要素中包括本领域技术人员容易设想的要素、实质上相同的要素。进而，以下记载的构成要素可以适当组合。需要注意的是，公开的只不过是一个例子而已，对本领域技术人员来说能够容易想到的在发明主旨内的适当变更当然也包含在本发明的范围之内。另外，附图为了使说明更加明确，有时与实际的方式相比，示意性示出各部的宽度、厚度、形状等，这些不过是一个例子，并非用来限定本发明的解释。另外，在本公开与各图中，对于与在已经出现过的附图中描述过的要素同样的要素，标注相同的符号，有时适当省略其详细的说明。

在本说明书以及权利要求书中，当表达在某结构体之上配置其它结构体的方式时，在单纯表述为“上”的情况下，只要没有特别说明，就包括以与某结构体相接的方式在之上直接配置其它结构体的情况和在某结构体的上方进一步隔着别的结构体再配置其它结构体的情况两者。

图1是示意性示出实施方式所涉及的显示装置的俯视图。如图1所示，显示装置1包括阵列基板2、像素Pix、驱动电路12、驱动IC(Integrated Circuit：集成电路)210和阴极布线60。阵列基板2是用于驱动各像素Pix的驱动电路基板，也称为背板或有源矩阵基板。阵列基板2具有基板21、多个晶体管、多个电容以及各种布线等。

如图1所示，显示装置1具有显示区域AA和周边区域GA。显示区域AA是与多个像素Pix重叠配置并显示图像的区域。周边区域GA是不与多个像素Pix重叠的区域，其配置于显示区域AA的外侧。

多个像素Pix在基板21的显示区域AA中在第一方向Dx以及第二方向Dy上排列。需要注意的是，第一方向Dx以及第二方向Dy是与基板21的表面平行的方向。第一方向Dx与第二方向Dy正交。不过，第一方向Dx也可以不与第二方向Dy正交而是交叉。第三方向Dz是与第一方向Dx以及第二方向Dy正交的方向。第三方向Dz例如与基板21的法线方向对应。需要注意的是，以下，俯视观察示出从第三方向Dz观察时的位置关系。

驱动电路12是基于来自驱动IC210的各种控制信号驱动多个栅极线(例如复位控制信号线L5、输出控制信号线L6、像素控制信号线L7、初始化控制信号线L8(参照图3))的电路。驱动电路12依次或同时选择多个栅极线，并向所选择的栅极线供给栅极驱动信号。由此，驱动电路12选择与栅极线连接的多个像素Pix。

驱动IC210是控制显示装置1的显示的电路。驱动IC210作为COG(Chip On Glass：玻璃上芯片)安装于基板21的周边区域GA。驱动IC210也可以作为COF(Chip On Film：覆晶薄膜)安装于与基板21的周边区域GA连接的柔性印刷基板、刚性基板之上，但不限于此。

阴极布线60设置于基板21的周边区域GA。阴极布线60包围显示区域AA的多个像素Pix以及周边区域GA的驱动电路12而设置。多个发光元件3的阴极与共同的阴极布线60连接，被供给基准电位(例如接地电位)。更具体而言，发光元件3的阴极端子32(参照图4)经由阴极电极22与阴极布线60连接。

图2是示出多个像素的俯视图。如图2所示，一个像素Pix包括多个像素49。例如像素Pix具有像素49R、像素49G和像素49B。像素49R显示作为第一色的原色的红色。像素49G显示作为第二色的原色的绿色。像素49B显示作为第三色的原色的蓝色。如图2所示，在一个像素Pix中，像素49R和像素49G在第二方向Dy上并排。另外，像素49R和像素49B在第一方向Dx上并排。需要注意的是，第一色、第二色、第三色分别不限于红色、绿色、蓝色，能够选择补色等任意的颜色。以下，在不需要分别区分像素49R、像素49G和像素49B的情况下，简称为像素49。

像素49分别具有发光元件3和安装电极24。显示装置1在像素49R、像素49G以及像素49B中，通过按各发光元件3R、3G、3B射出不同的光而显示图像。发光元件3在俯视观察下是具有3μm以上且300μm以下左右的大小的无机发光二极管(LED：Light Emitting Diode)芯片，称为微型LED(micro LED)。在各像素中具有微型LED的显示装置1也称为微型LED显示装置。需要注意的是，微型LED的微型并非限定发光元件3的大小。

需要注意的是，多个发光元件3也可以射出四色以上的不同的光。另外，多个像素49的配置不限于图2所示的构成。例如，像素49R也可以与像素49B在第二方向Dy上相邻。另外，像素49R、像素49G以及像素49B也可以依次在第一方向Dx上反复排列。

像素Pix还具有像素阴极电极24S。像素阴极电极24S与多个安装电极24相邻设置且对应各像素Pix而设置。像素阴极电极24S与基准电位(例如接地电位)连接。更具体而言，像素阴极电极24S经由阴极电极22(参照图4)与发光元件3的阴极端子32(参照图4)电连接。像素阴极电极24S与像素49G的安装电极24G在第一方向Dx上并排。像素阴极电极24S与像素49B的安装电极24B在第二方向Dy上并排。像素阴极电极24S与像素49R的安装电极24R在与第一方向Dx以及第二方向Dy交叉的斜向上并排。

图3是示出像素电路的电路图。图3示出了设置于一个像素49的像素电路PICA，像素电路PICA分别设置于多个像素49。如图3所示，像素电路PICA包括发光元件3、五个晶体管和两个电容。具体而言，像素电路PICA包括驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST。驱动晶体管DRT、输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST分别由n型TFT(Thin Film Transistor：薄膜晶体管)构成。另外，像素电路PICA包括第一电容Cs1以及第二电容Cs2。

发光元件3的阴极(阴极端子32)与阴极电源线L10连接。另外，发光元件3的阳极(阳极端子33)经由驱动晶体管DRT以及输出晶体管BCT与阳极电源线L1连接。向阳极电源线L1供给阳极电源电位PVDD。经由阴极布线60以及阴极电极22向阴极电源线L10供给阴极电源电位PVSS。阳极电源电位PVDD是高于阴极电源电位PVSS的电位。

阳极电源线L1向像素49供给作为驱动电位的阳极电源电位PVDD。具体而言，发光元件3在理想状态下因阳极电源电位PVDD与阴极电源电位PVSS的电位差(PVDD-PVSS)被供给正向电流(驱动电流)而发光。也就是说，阳极电源电位PVDD相对于阴极电源电位PVSS具有使发光元件3发光的电位差。发光元件3的阳极端子33与阳极电极23电连接，在阳极电极23与阳极电源线L1之间作为等效电路连接有第二电容Cs2。

驱动晶体管DRT的源极电极经由阳极电极23与发光元件3的阳极端子33连接，漏极电极与输出晶体管BCT的源极电极连接。驱动晶体管DRT的栅极电极与第一电容Cs1、像素选择晶体管SST的漏极电极以及初始化晶体管IST的漏极电极连接。驱动晶体管DRT向发光元件3供给基于电位差(PVDD-PVSS)的正向电流(驱动电流)。

输出晶体管BCT的栅极电极与输出控制信号线L6连接。向输出控制信号线L6供给输出控制信号BG。输出晶体管BCT的漏极电极与阳极电源线L1连接。

初始化晶体管IST的源极电极与初始化电源线L4连接。向初始化电源线L4供给初始化电位Vini。初始化晶体管IST的栅极电极与初始化控制信号线L8连接。向初始化控制信号线L8供给初始化控制信号IG。即，初始化电源线L4经由初始化晶体管IST与驱动晶体管DRT的栅极电极连接。

像素选择晶体管SST的源极电极与影像信号线L2连接。向影像信号线L2供给影像信号Vsig。像素控制信号线L7与像素选择晶体管SST的栅极电极连接。向像素控制信号线L7供给像素控制信号SG。

复位晶体管RST的源极电极与复位电源线L3连接。向复位电源线L3供给复位电源电位Vrst。复位晶体管RST的栅极电极与复位控制信号线L5连接。向复位控制信号线L5供给复位控制信号RG。复位晶体管RST的漏极电极与阳极电极23(发光元件3的阳极端子33)以及驱动晶体管DRT的源极电极连接。通过复位晶体管RST的复位动作，保持于第一电容Cs1以及第二电容Cs2的电压复位。换言之，复位晶体管RST向发光元件3供给复位电源电位Vrst。

在复位晶体管RST的漏极电极与驱动晶体管DRT的栅极电极之间作为等效电路设置有第一电容Cs1。像素电路PICA通过第一电容Cs1以及第二电容Cs2能够抑制驱动晶体管DRT的寄生电容和泄露电流所引起的栅极电压的变动。

需要注意的是，在以下的说明中，存在将阳极电源线L1以及阴极电源线L10单纯表示为电源线的情况。存在将影像信号线L2、复位电源线L3以及初始化电源线L4表示为信号线的情况。存在将复位控制信号线L5、输出控制信号线L6、像素控制信号线L7以及初始化控制信号线L8表示为栅极线的情况。

向驱动晶体管DRT的栅极电极供给与影像信号Vsig(或者灰度信号)相应的电位。也就是说，驱动晶体管DRT基于经由输出晶体管BCT供给的阳极电源电位PVDD，将与影像信号Vsig相应的电流供给到发光元件3。这样一来，供给到阳极电源线L1的阳极电源电位PVDD通过驱动晶体管DRT以及输出晶体管BCT而下降，因此向发光元件3的阳极端子33供给低于阳极电源电位PVDD的电位。

经由阳极电源线L1向第二电容Cs2的一方的电极供给阳极电源电位PVDD，向第二电容Cs2的另一方的电极供给低于阳极电源电位PVDD的电位。也就是说，向第二电容Cs2的一方的电极供给高于第二电容Cs2的另一方的电极的电位。第二电容Cs2的一方的电极例如是与图4所示的阳极电源线L1连接的相对电极26，第二电容Cs2的另一方的电极是与图4所示的驱动晶体管DRT的源极连接的阳极电极23。

在显示装置1中，驱动电路12(参照图1)从开头行(例如图1中的显示区域AA中位于最上部的像素行)起依次选择多个像素行。驱动IC210向所选择的像素行的像素49写入影像信号Vsig(影像写入电位)，使发光元件3发光。驱动IC210按每一水平扫描期间向影像信号线L2供给影像信号Vsig，向复位电源线L3供给复位电源电位Vrst，向初始化电源线L4供给初始化电位Vini。在显示装置1中，按每一帧的图像反复进行这些动作。

接着，说明显示装置1的截面构成。图4是沿图2的IV-IV’线的截面图。如图4所示，发光元件3设置于阵列基板2之上。阵列基板2具有基板21、各种晶体管、各种布线以及各种绝缘膜。基板21是绝缘基板，例如使用玻璃基板、树脂基板或树脂膜等。

在本说明书中，在与基板21的表面垂直的方向上，将从基板21朝向发光元件3的方向设为“上侧”或单纯设为“上”。另外，将从发光元件3朝向基板21的方向设为“下侧”或单纯设为“下”。

驱动晶体管DRT、输出晶体管BCT设置于基板21的一面侧。半导体层61、65设置于基板21之上。需要注意的是，也可以在半导体层61、65与基板21之间设置有底涂膜。绝缘膜91覆盖半导体层61、65而设置于基板21之上。绝缘膜91例如是氧化硅膜。

栅极电极64、66设置在绝缘膜91之上。在图4所示的例子中，各晶体管是所谓的顶栅结构。不过，各晶体管也可以是在半导体层的下侧设置有栅极电极的底栅结构，还可以是在半导体层的上侧以及下侧两方设置有栅极电极的双栅极结构。

绝缘膜92覆盖栅极电极64、66而设置在绝缘膜91之上。绝缘膜92例如具有氮化硅膜与氧化硅膜的层叠结构。源极电极62、漏极电极67以及阳极电源线L1设置于绝缘膜92之上。源极电极62经由贯通绝缘膜91、92的接触孔而与半导体层61电连接。另外，漏极电极67经由设置于绝缘膜91、92的接触孔而与半导体层65电连接。

多个绝缘膜(第一有机绝缘膜93、绝缘膜94、绝缘膜95以及第二有机绝缘膜96)覆盖各晶体管而设置。作为第一有机绝缘膜93以及第二有机绝缘膜96，使用感光性丙烯酸等的有机材料。感光性丙烯酸等的有机材料与由CVD等形成的无机绝缘材料相比，布线高低差的覆盖性、表面的平坦性优异。绝缘膜94、绝缘膜95是无机绝缘膜，能够使用与上述的绝缘膜91、92同样的材料、例如氮化硅膜。

具体而言，第一有机绝缘膜93覆盖源极电极62、漏极电极67以及阳极电源线L1而设置于绝缘膜92之上。在第一有机绝缘膜93之上依次层叠相对电极26、绝缘膜94、阳极电极23。相对电极26例如由ITO(Indium Tin Oxide：铟锡氧化物)等具有透光性的导电性材料构成。相对电极26在设置于第一有机绝缘膜93的接触孔CH1的底部与阳极电源线L1连接。

绝缘膜94覆盖相对电极26而设置。阳极电极23隔着绝缘膜94与相对电极26相对。在第一有机绝缘膜93以及绝缘膜94设置有将源极电极62作为底面的接触孔CH2、CH3。阳极电极23经由接触孔CH2、CH3与源极电极62电连接。由此，阳极电极23与驱动晶体管DRT电连接。

阳极电极23例如采用钛(Ti)、铝(Al)的层叠结构。不过，不限于此，阳极电极23也可以是包括钼、钛的金属中的任一种以上的材料。或者，阳极电极23也可以是包括钼、钛中的任一种以上的合金、或透光性导电材料。另外，在隔着绝缘膜94相对的阳极电极23与相对电极26之间形成第二电容Cs2。

绝缘膜95覆盖阳极电极23而设置于绝缘膜94之上。第二有机绝缘膜96设置于绝缘膜95之上。即，第一有机绝缘膜93设置于驱动晶体管DRT之上，第二有机绝缘膜96层叠在第一有机绝缘膜93的上侧。绝缘膜95设置于第一有机绝缘膜93与第二有机绝缘膜96之间。在第二有机绝缘膜96设置有接触孔CH4。在绝缘膜95，与接触孔CH4重叠地设置有接触孔CH5。在接触孔CH4、CH5的底部设置有阳极电极23。另外，阳极电极23与安装电极24的至少一部分相对设置。

安装电极24设置于第二有机绝缘膜96之上，经由接触孔CH4、CH5而与阳极电极23电连接。即，安装电极24是经由阳极电极23而与驱动晶体管DRT电连接的供发光元件3安装的电极。安装电极24与阳极电极23同样地采用钛、铝的层叠结构。不过，安装电极24也可以使用与阳极电极23不同的导电材料。另外，第二有机绝缘膜96也可以使用与第一有机绝缘膜93不同的有机材料。

发光元件3R、3G、3B安装于与各自对应的安装电极24R、24G、24B。各发光元件3安装成阳极端子33与安装电极24相接。各发光元件3的阳极端子33与安装电极24之间的接合部件25只要能够在两者之间确保良好的导通且不破坏阵列基板2上的形成物，则没有特别限定。接合部件25例如是软钎料、导电膏。作为阳极端子33与安装电极24的接合，例如可举出使用低温熔融的软钎料材料的回流焊工序、经由导电膏将发光元件3载置在阵列基板2上后烧制结合的方法。

在此，也可以不在阵列基板2设置第二有机绝缘膜96以及安装电极24，而在阳极电极23上直接安装发光元件3。不过，通过设置第二有机绝缘膜96以及安装电极24，能够抑制因在安装发光元件3时施加的力而破坏绝缘膜94。也就是说，能够抑制产生形成第二电容Cs2的阳极电极23与相对电极26之间的绝缘破坏。

发光元件3是面朝上型的发光元件，发光元件3的下部与阳极电极23连接，发光元件3的上部与阴极电极22连接。发光元件3具有半导体层31、阴极端子32以及阳极端子33。半导体层31能够采用层叠有n型覆(clad)层37、活性层36以及p型覆层35(参照图6)的构成。半导体层31例如使用氮化镓(GaN)、磷化铝铟(AlInP)、氮化铟镓(InGaN)等化合物半导体。半导体层31也可以按各发光元件3R、3G、3B使用不同的材料。另外，作为活性层，也可以采用为了高效化而使由数个原子层构成的阱层和势垒层周期性地层叠而成的多量子阱结构(MQW结构)。另外，作为发光元件3，也可以是在半导体基板上形成有半导体层31的构成。

在多个发光元件3之间设置有元件绝缘膜97。元件绝缘膜97由树脂材料形成。元件绝缘膜97覆盖发光元件3的侧面，发光元件3的阴极端子32从元件绝缘膜97露出。元件绝缘膜97形成为平坦，使得元件绝缘膜97的上表面与阴极端子32的上表面形成同一面。不过，元件绝缘膜97的上表面的位置也可以与阴极端子32的上表面的位置不同。

阴极电极22覆盖多个发光元件3以及元件绝缘膜97，并与多个发光元件3电连接。阴极电极22例如使用ITO等具有透光性的导电性材料。由此，能够高效地向外部取出来自发光元件3的出射光。阴极电极22与安装于显示区域AA的多个发光元件3的阴极端子32电连接。阴极电极22通过设于显示区域AA外侧的接触部而与设于阵列基板2侧的阴极布线60连接。

如上所述，构成使用发光元件3作为显示元件的显示装置1。需要注意的是，显示装置1也可以根据需要在阴极电极22之上层叠有外涂层、覆盖基板。而且，显示装置1也可以在阴极电极22的上侧设置保护用绝缘膜、圆偏光板、触摸面板等。

接着，说明发光元件3的阴极端子32与设于各像素Pix的像素阴极电极24S的连接构成。图5是示出多个像素阴极电极的连接构成的一个例子的俯视图。

如图5所示，在阵列基板2设置有像素阴极布线LVSS。像素阴极布线LVSS沿第一方向Dx延伸，跨沿第一方向Dx排列的多个像素Pix而设置。在此，将包括沿第一方向Dx排列的多个像素Pix的一行像素组设为像素行PixL。多个像素行PixL沿第二方向Dy排列。像素阴极布线LVSS按各像素行PixL而设置，并沿第二方向Dy排列。

多个像素阴极布线LVSS分别与属于像素行PixL的多个像素阴极电极24S电连接。多个像素阴极布线LVSS分别与设于周边区域GA的阴极布线60连接，被供给阴极电源电位PVSS。另外，多个像素阴极布线LVSS经由按各像素Pix设置的接触孔CH6与阴极电极22连接。

图6是沿图5的VI-VI’线的截面图。需要注意的是，图6是为了说明阴极电极22、发光元件3(发光元件3R)和像素阴极电极24S的连接构成而示意性示出的图。

如图6所示，发光元件3R在安装电极24R以及接合部件25之上依次层叠p型电极34、p型覆层35、活性层36、n型覆层37。而且，发光元件3R具有层叠在n型覆层37之上的高电阻层38。高电阻层38例如由未掺杂杂质的氮化镓(GaN)形成。高电阻层38的薄层电阻(sheetresistance)值大于n型覆层37的薄层电阻值。

高电阻层38在俯视观察下具有小于n型覆层37的面积，在n型覆层37的周缘部没有层叠高电阻层38。阴极电极22覆盖高电阻层38以及n型覆层37而设置。通过n型覆层37上表面的周缘部，n型覆层37和阴极电极22连接。换言之，n型覆层37上表面的周缘部作为阴极端子32(参照图4)发挥功能。另外，p型覆层35、活性层36、n型覆层37与半导体层31(参照图4)对应，p型电极34与阳极端子33(参照图4)对应。

像素阴极电极24S与安装电极24处于同层地设置于第二有机绝缘膜96之上。另外，接合部件25S设置在像素阴极电极24S之上。在元件绝缘膜97，在与像素阴极电极24S重叠的区域设置有接触孔CH6。阴极电极22在接触孔CH6的底部经由接合部件25S与像素阴极电极24S电连接。

如上所述，多个发光元件3与按各像素Pix设置的像素阴极电极24S电连接。此外，多个像素阴极电极24S与对像素行PixL共同设置的像素阴极布线LVSS连接。由此，按各像素Pix经由像素阴极电极24S向多个发光元件3供给阴极电源电位PVSS(基准电位)，因此能够抑制供给到各像素Pix的阴极电源电位PVSS的偏差。

接着，说明阵列基板2的检查方法。图7是示出实施方式所涉及的显示装置的检查系统的构成例的框图。如图7所示，本实施方式的检查系统100具有未安装发光元件3的阵列基板2、检查治具(夹具)7、检查用控制电路101、检查用驱动电路104、检测电路105、运算电路102和存储电路103。

作为检查系统100的检查对象的阵列基板2使用未安装发光元件3的阵列基板2、即安装发光元件3之前的阵列基板2。在未安装发光元件3的阵列基板2中，安装电极24以及像素阴极电极24S设置于最表面。

检查用控制电路101是控制阵列基板2的各种检查的电路。检查用控制电路101可以包含于驱动IC210(参照图1)，也可以单独设置为与驱动IC210不同的用于检查的IC。检查用驱动电路104是基于来自检查用控制电路101的控制信号而经由影像信号线L2向阵列基板2的各像素Pix供给检查信号VTG的电路。检查信号VTG是在显示时供给到影像信号线L2的影像信号Vsig所对应的电压信号。

检测电路105是对从阵列基板2输出的输出信号Vo进行检测的电路。检测电路105基于输出信号Vo，检测各像素Pix的电气特性。电气特性例如是流过驱动晶体管DRT的电流Ids的电流值等。检查用控制电路101基于来自检测电路105的输出信号Vo，在未安装发光元件3的状态下，获取各像素Pix的特性。

存储电路103是基于由检测电路105检测的输出信号Vo存储各像素Pix的电气特性的电路。运算电路102是基于各像素Pix的电气特性对各像素Pix的校正值进行运算的电路。另外，运算电路102将各像素Pix的电气特性与从发光元件检查装置200获取的发光元件3的特性进行比较而能够选择适合于各像素Pix的发光元件3。

检查治具7是用于检查像素Pix的特性的治具。更具体而言，图8是示意性示出检查治具的截面图。图9是示意性示出检查治具的俯视图。如图8所示，检查治具7包括检查用基板71、第一连接端子72、第二连接端子73、第一电极74、第二电极75和电介质层76。检查用基板71是绝缘基板，与阵列基板2相对配置。在检查用基板71的与阵列基板2相对的面依次层叠第二电极75、电介质层76、第一电极74。第一电极74和第二电极75隔着电介质层76而相对设置，在第一电极74与第二电极75之间形成检查用电容Can。电介质层76在不与第一电极74重叠的位置具有露出第二电极75的开口部76a，在开口部76a处第二电极75与第二连接端子73接触而连接。

第一连接端子72以及第二连接端子73分别形成为向与检查用基板71的与阵列基板2相对的面垂直的方向突出的柱状。第一连接端子72与第一电极74连接。第二连接端子73与第二电极75连接。通过这样的构成，在第一连接端子72与第二连接端子73之间形成有检查用电容Can。检查系统100将第一连接端子72与阵列基板2的安装电极24电连接，将第二连接端子73与像素阴极电极24S电连接。

另外，图8中，在安装电极24与第一连接端子72之间设置有接合部件25，在像素阴极电极24S与第二连接端子73之间设置有接合部件25S，但不限于该例子，也可以在接合部件25、25S形成在安装电极24以及像素阴极电极24S上之前，将检查用基板71抵靠于阵列基板2。在该情况下，第一连接端子72与安装电极24直接接触，第二连接端子73与像素阴极电极24S直接接触。然后，在利用检查治具7进行检查之后，在安装电极24以及像素阴极电极24S上涂布形成接合部件25、25S，安装各发光元件3。

如图9所示，在检查治具7已与阵列基板2连接的情况下，第一电极74与多个安装电极24相对设置。例如，第一电极74以与多个安装电极24R、24G、24B重叠的方式形成为L字状，并设置为与像素阴极电极24S非重叠。一个第一电极74与多个安装电极24R、24G、24B电连接。

另外，在安装电极24分别设置有用于检查的连接部24a。连接部24a设置于不与发光元件3重叠的位置，从安装电极24的一边突出形成。由于设置有多个连接部24a，因此即使是产生了检查治具7与阵列基板2的位置偏差的情况，也能够确保安装电极24与第一连接端子72的连接。

第二电极75与多个安装电极24以及像素阴极电极24S相对配置。第二电极75与第一电极74重叠，并且，具有大于第一电极74的面积。通过这样的构成，检查治具7能够使检查用电容Can的电容值大于像素电路PICA的第一电容Cs1以及第二电容Cs2。另外，对于检查治具7，即使是安装电极24以及像素阴极电极24S的形状不同的情况，也能够使用检查治具7进行阵列基板2的检查。

另外，在图8以及图9中，检查治具7与一个像素Pix连接。不过，不限于此，检查治具7也可以与多个像素Pix连接。即，也可以是检查用基板71设置为具有覆盖多个像素Pix的大的面积，第一连接端子72、第二连接端子73、第一电极74、第二电极75以及电介质层76按各像素Pix分离地排列于检查用基板71。即使在这种情况下，检查系统100也能够通过按各像素Pix驱动像素电路PICA而获取各像素Pix的特性。

另外，第一电极74与一个像素Pix所具有的多个安装电极24电连接，但不限于此。第一电极74也可以按各安装电极24分离地设置，检查系统100也可以按各像素49(副像素)检测特性。即，在以下的说明中，也可以将“各像素Pix”另称为“各像素49(副像素)”。

图10是用于说明阵列基板的检查方法的电路图。如图10所示，在阵列基板2的检查中，检查治具7与未安装发光元件3的阵列基板2连接。即，在图3所示的像素电路PICA中，代替发光元件3而连接检查用电容Can。如图10所示，检查用电容Can的一端侧(第一连接端子72)经由阳极电极23而与驱动晶体管DRT以及复位晶体管RST等电连接。检查用电容Can的另一端侧(第二连接端子73)经由阴极电源线L10而与阴极电源电位PVSS连接。

未安装发光元件3的阵列基板2假设在未连接检查治具7的状态下，阳极侧(安装电极24)与阴极侧(像素阴极电极24S)之间为开路(开放状态)。因此，对于未安装发光元件3的阵列基板2，检测像素Pix的特性(例如驱动晶体管DRT的特性)是困难的。在本实施方式中，通过将检查治具7与未安装发光元件3的阵列基板2连接，从而供发光元件3安装的安装电极24与像素阴极电极24S之间电连接，可检查像素Pix的特性。

作为阵列基板2的检查方法的一个例子，检查用控制电路101(参照图7)使阵列基板2的驱动电路12进行动作，从驱动电路12向输出晶体管BCT、初始化晶体管IST、像素选择晶体管SST以及复位晶体管RST供给驱动信号。由此，检查用控制电路101控制像素Pix的各晶体管的接通、截止。例如，检查用控制电路101在写入期间T1，将输出晶体管BCT以及像素选择晶体管SST设为接通(导通状态)，将初始化晶体管IST以及复位晶体管RST设为截止(非导通状态)。

此外，检查用驱动电路104在写入期间T1，向影像信号线L2供给检查信号VTG。检查信号VTG经由像素选择晶体管SST供给到驱动晶体管DRT的栅极。此时，由于输出晶体管BCT接通，因此在驱动晶体管DRT流过与检查信号VTG相应的电流Ids。电流Ids经由阳极电极23流过检查治具7的检查用电容Can，在检查用电容Can蓄积电荷。

接着，检查用控制电路101在读出期间T2，将输出晶体管BCT、初始化晶体管IST以及像素选择晶体管SST设为截止(非导通状态)，并将复位晶体管RST设为接通(导通状态)。另外，检测电路105与复位电源线L3连接。由此，形成经由阴极电源线L10、检查用电容Can、阳极电极23、复位晶体管RST以及复位电源线L3的信号取出路径。在写入期间T1蓄积于检查用电容Can的电荷在读出期间T2作为输出信号Vo经由复位晶体管RST以及复位电源线L3输出到检测电路105。

如上所述，检查系统100通过检测从阵列基板2输出的输出信号Vo，能够获取各像素Pix的特性(例如，在驱动晶体管DRT流动的电流Ids相关的特性)。换言之，检查系统100能够在未安装发光元件3的状态下获取仅由阵列基板2(像素电路PICA)引起的像素Pix的特性的偏差。或者，检查用驱动电路104也可以供给不同电压的检查信号VTG，获取驱动晶体管DRT的阈值电压Vth、检查信号VTG与电流Ids的关系。另外，检查系统100还能够基于输出信号Vo，检测阵列基板2的阳极-阴极间有无短路(安装电极24与像素阴极电极24S间的短路)。

另外，检查系统100通过将检查治具7与阵列基板2连接，将用于像素Pix的显示的像素电路PICA作为检查用电路共用，从而能够获取各像素Pix的特性。因此，仅仅是在检查治具7形成检查用电容Can，与在检查治具7设置用于检查的晶体管等检查用元件的情况相比，能够使检查治具7的构成简单。

图11是用于说明实施方式所涉及的阵列基板的检查方法的流程图。如图11所示，检查系统100具有阵列基板检查工序(步骤ST11至步骤ST14)和发光元件检查工序(步骤ST15至步骤ST17)作为阵列基板2的检查方法。

在阵列基板检查工序中，检查系统100准备未安装发光元件3的阵列基板2(步骤ST11)。

接着，检查系统100检查阵列基板2(步骤ST12)。具体而言，检查系统100如图8至图10所示，使用包括第一连接端子72、第二连接端子73、和设于第一连接端子72与第二连接端子73之间的检查用电容Can的检查治具7，将第一连接端子72与安装电极24连接，将第二连接端子73与像素阴极电极24S连接。这样一来，检查系统100将检查治具7与未安装发光元件3的阵列基板2连接，检查用驱动电路104按各像素Pix驱动像素电路PICA。检查用驱动电路104基于来自检查用控制电路101的控制信号，向驱动晶体管DRT供给检查信号VTG。

检测电路105按各像素Pix对根据检查信号VTG从驱动晶体管DRT输出的输出信号Vo进行检测。由此，检查系统100基于输出信号Vo获取各像素Pix的特性(步骤ST13)。各像素Pix的特性例如作为图12所示的表TA存储于存储电路103。

另外，检查用控制电路101基于输出信号Vo获取各像素Pix的校正数据(步骤ST14)。各像素Pix的校正数据是校正由阵列基板2引起的偏差的数据。各像素Pix的校正数据例如作为校正影像信号ΔVsig(参照图12的表TA)存储于存储电路。运算电路102基于输出信号Vo对各像素Pix的校正影像信号ΔVsig进行运算。校正影像信号ΔVsig是校正从主机IC供给的影像信号Vsig的信号，是按各像素Pix运算求出以弥补基于输出信号Vo运算得到的驱动晶体管DRT的特性偏差的信息。

检查系统100除了步骤ST11至步骤ST14所示的阵列基板检查工序以外，也可以进行发光元件检查工序。在发光元件检查工序中，首先，在支承基板上形成发光元件3(步骤ST15)。支承基板例如是蓝宝石基板。

接着，发光元件检查装置200(参照图7)检查支承基板上的发光元件3的特性(步骤ST16)。发光元件3的特性例如是发光元件3的开启电压(日语：立ち上がり電圧)Vf、主波长等。

检查用控制电路101从发光元件检查装置200获取各发光元件3的特性(步骤ST17)。各发光元件3的特性例如作为图12所示的表TB存储于存储电路103。检查用控制电路101可以使发光元件3的开启电压Vf、主波长等信息单独存储于存储电路103，也可以像特性a、b、c那样将发光元件3的特性按预定的范围分等级地存储。

需要注意的是，检查系统100也可以不进行发光元件检查工序而将预先获取的发光元件3的特性相关的信息作为表TB获取。另外，不限于单独获取发光元件3的特性的情况，也可以按归拢到一块的多个发光元件3获取特性。

接着，检查系统100基于各像素Pix的特性和各发光元件3的特性，选择适合于像素Pix的发光元件3(步骤ST21)。图12是说明适合于像素的发光元件的选择方法的一个例子的说明图。如图12的表TA所示，像素Pix根据特性(例如，驱动晶体管DRT中流过的电流Ids的电流值)像特性A、B、C这样分等级。例如，假设以按特性A、B、C的顺序电流Ids变小的方式分等级。另外，特性NG是像素Pix发生故障而不安装发光元件3的像素Pix。

如图12的表TB所示，发光元件3根据特性(例如，开启电压Vf的电压值、主波长)像特性a、b、c这样分等级。例如，假设在图12所示的例子中，以按特性a、b、c的顺序开启电压Vf变小的方式分等级。

检查系统100选择发光元件3，以使各像素Pix的显示画质的偏差变小。例如，对于具有电流Ids大的特性A的像素Pix(1，1)，选择开启电压Vf大的特性a的发光元件3-1。对于具有电流Ids小的特性C的像素Pix(1，2)，选择开启电压Vf小的特性c的发光元件3-3。对于具有电流Ids为中等程度的特性B的像素Pix(m，n)，选择开启电压Vf为中等程度的特性b的发光元件3-2。对于NG的像素Pix(2，1)，将发光元件3设为非选择。

接着，回到图11，制造装置将由检查系统100选择出的发光元件3安装于阵列基板2(步骤ST22)。由此，能够抑制由各像素Pix的特性的偏差引起的显示画质的偏差。另外，在NG的像素Pix(2，1)不安装发光元件3，实施灭点处理。由此，能够抑制显示装置1的制造成本。

接着，检查系统100进行发光元件3的点亮检查(步骤ST23)。在步骤ST23中，在发光元件3安装于阵列基板2且未设置元件绝缘膜97以及阴极电极22(参照图4)的状态下进行点亮检查。

图13是用于说明发光元件的点亮检查的框图。检查系统100进行安装于阵列基板2的发光元件3的点亮检查，也可以根据需要还进行发光元件3的修复。如图13所示，检查系统100还包括点亮检查装置7A、光检测装置106、图像处理电路107、加压装置220、激光装置230和加热器电源240。

点亮检查装置7A是用于进行多个发光元件3的点亮检查的检查基板。点亮检查装置7A具有检查用基板71A和检查用电极72A。检查用基板71A与阵列基板2相对。检查用电极72A设置于检查用基板71A的与阵列基板2相对的面。检查用电极72A与多个发光元件3的阴极(n型覆层37(参照图6))连接。检查用电极72A在点亮检查时作为发光元件3的阴极电极22发挥功能。

检查用驱动电路104基于来自检查用控制电路101的控制信号，向阵列基板2供给阳极电源电位PVDD，向点亮检查装置7A供给阴极电源电位PVSS。在各发光元件3流过对应于阳极电源电位PVDD与阴极电源电位PVSS的电位差的电流，并发光。需要注意的是，检查用驱动电路104供给发光元件3点亮的电位作为检查用驱动信号即可，也可以供给与显示装置1的显示中的阳极电源电位PVDD以及阴极电源电位PVSS不同的电位。

光检测装置106检测从多个发光元件3分别射出的光。光检测装置106例如是具有CCD等拍摄元件的图像传感器。图像处理电路107接收来自光检测装置106的检测信号(图像数据)，进行图像处理，由此分析多个发光元件3各自的点亮状态(例如亮度)。图像处理电路107将多个发光元件3的点亮状态相关的信息输出到检查用控制电路101。

检查用控制电路101基于来自图像处理电路107的信息，判断多个发光元件3各自的点亮状态。例如，若从发光元件3射出的光的亮度在预定范围内，检查用控制电路101则判断为发光元件3的点亮状态良好。在从发光元件3射出的光的亮度小于基准值的情况下，检查用控制电路101判断为发光元件3是非点亮状态。另外，检查用控制电路101将非点亮状态的发光元件3的个数相对于全部发光元件3的个数的比例作为连接不良率进行运算。另外，检查用控制电路101对点亮状态的发光元件3和非点亮状态的发光元件3各自的位置进行运算。

在连接不良率大于预定的基准值的情况、即存在预定数量的非点亮状态的发光元件3的情况下，检查用控制电路101对加压装置220、激光装置230以及加热器电源240中的至少一者以上输出控制信号，进行发光元件3的修复。加压装置220向阵列基板2侧对发生故障的多个发光元件3加压，使多个发光元件3与安装电极24连接。另外，激光装置230以及加热器电源240在利用加压装置220对多个发光元件3加压的状态下对多个发光元件3以及阵列基板2进行加热，使多个发光元件3与安装电极24连接。

需要注意的是，检查系统100也可以不具有图13所示的加压装置220、激光装置230以及加热器电源240，也可以仅进行多个发光元件3的点亮检查。

接着，回到图11，制造装置形成元件绝缘膜97以及阴极电极22(参照图4)(步骤ST24)。然后，制造装置将驱动IC210(参照图1)安装于阵列基板2(步骤ST25)。

检查系统100将各像素Pix的校正数据写入驱动IC210，进行发光元件3的点亮检查(步骤ST26)。驱动IC210将从主机IC供给的影像信号Vsig加上基于各像素Pix的校正数据的校正影像信号ΔVsig而得的信号供给到像素电路PICA的各发光元件3。由此，显示装置1能够抑制由阵列基板2的各像素Pix的特性偏差引起的显示画质的偏差。

需要注意的是，图11所示的检查方法只不过是一个例子，能够适当变更。例如，检查系统100也可以省略按各像素Pix选择发光元件3的步骤ST21和写入校正数据的步骤ST26中的任一方。

如以上所说明的，本实施方式的阵列基板2的检查方法是供多个发光元件3安装的阵列基板2的检查方法，阵列基板2具有：与多个像素Pix对应设置的多个晶体管(驱动晶体管DRT、复位晶体管RST等)；与晶体管电连接的供发光元件3进行安装的多个安装电极24；以及与多个安装电极24相邻设置且与基准电位(阴极电源电位PVSS)电连接的像素阴极电极24S。阵列基板2的检查方法具有：步骤ST11，准备未安装多个发光元件3的阵列基板2；步骤ST12，使用包括第一连接端子72、第二连接端子73和设于第一连接端子72与第二连接端子73之间的检查用电容Can的检查治具7，将第一连接端子72与安装电极24连接，并将第二连接端子73与像素阴极电极24S连接；以及步骤ST13，基于来自控制阵列基板2的检查的检查用控制电路101的控制信号，向驱动晶体管DRT供给检查信号VTG，并对根据检查信号VTG从驱动晶体管DRT输出的输出信号Vo进行检测。

据此，通过将检查治具7连接于阵列基板2，能够检查未配置发光元件3的状态下的阵列基板2的特性(例如驱动晶体管DRT的特性)。因此，根据阵列基板2的各像素Pix的特性选择发光元件3，或者还能够获取各像素Pix的校正数据，因此能够抑制像素Pix的显示画质的偏差。作为结果，能够实现面板的成品率提高。另外，由于不对故障的像素Pix安装发光元件3而能够减少制造成本。因此，根据本实施方式的阵列基板2的检查方法，能够良好地检测未安装发光元件3的阵列基板2的特性。

以上对本发明的优选实施方式进行了说明，但本发明并不限于这样的实施方式。实施方式中公开的内容只是一个例子而已，可在不脱离本发明主旨的范围内进行各种变更。关于在不脱离本发明主旨的范围内所进行的适当变更，当然都属于本发明的技术范围之内。在不脱离上述各实施方式及各变形例的主旨的范围内，能够进行构成要素的各种省略、置换及变更中的至少一种。

Claims (7)

1.一种阵列基板的检查方法，所述阵列基板供多个发光元件进行安装，所述阵列基板具有：

多个晶体管，与多个像素对应设置；

多个安装电极，与所述晶体管电连接，供所述发光元件进行安装；以及

像素阴极电极，与多个所述安装电极相邻设置，并与基准电位电连接，

所述阵列基板的检查方法具有以下步骤：

准备未安装多个所述发光元件的所述阵列基板；

使用包括第一连接端子、第二连接端子和检查用电容的检查治具，将所述第一连接端子与所述安装电极连接，并将所述第二连接端子与所述像素阴极电极连接，所述检查用电容设于所述第一连接端子与所述第二连接端子之间；以及

基于来自检查用控制电路的控制信号，向所述晶体管供给检查信号，并对根据所述检查信号从所述晶体管输出的输出信号进行检测，所述检查用控制电路控制所述阵列基板的检查。

2.根据权利要求1所述的阵列基板的检查方法，其中，

所述检查治具具有：

第一电极，连接于所述第一连接端子；以及

第二电极，隔着电介质层与所述第一电极相对，并连接于所述第二连接端子，

所述第一电极与多个所述安装电极相对配置，所述第二电极与多个所述安装电极以及所述像素阴极电极相对配置。

3.根据权利要求1或2所述的阵列基板的检查方法，其中，

所述检查用控制电路基于所述输出信号获取各所述像素的特性，并基于多个所述发光元件的特性和各所述像素的特性，选择适合于所述像素的所述发光元件。

4.根据权利要求1至3中任一项所述的阵列基板的检查方法，其中，

所述检查用控制电路基于所述输出信号获取各所述像素的校正数据。

5.根据权利要求1至4中任一项所述的阵列基板的检查方法，其中，

多个所述晶体管包括：

驱动晶体管，向所述发光元件供给电流；以及

复位晶体管，向所述发光元件供给复位电位，

所述检查信号供给到所述驱动晶体管的栅极，

所述输出信号经由所述复位晶体管输出到检测电路。

6.一种显示装置，具有：

阵列基板；

多个发光元件，安装于所述阵列基板；以及

驱动IC，安装于所述阵列基板，向多个发光元件供给影像信号，

所述驱动IC具有从未安装多个所述发光元件的所述阵列基板获取到的各像素的校正数据，所述驱动IC将从外部供给的所述影像信号加上基于所述校正数据的校正影像信号而得的信号供给到所述发光元件。

7.一种检查治具，用于对未安装发光元件的阵列基板进行检查，所述检查治具具备：

第一连接端子；

第二连接端子；

第一电极，与所述第一连接端子相接；以及

第二电极，与所述第二连接端子相接，

所述第一电极和所述第二电极隔着电介质层而相互面对，

所述电介质层在不与所述第一电极重叠的位置具有开口部，在所述开口部处，所述第二电极与所述第二连接端子接触。

Images