CN113945833A - 一种电离辐射总剂量和电磁辐射协和效应测试方法及平台 - Google Patents

Abstract

本申请实施例公开了一种电离辐射总剂量和电磁辐射协和效应测试方法及平台，该方法包括：获取累积了不同电离辐射总剂量的模数转化器ADC芯片样本组；对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，以获取所述ADC芯片样本组中的每个ADC芯片样本出现电磁辐射协和效应的阈值数据；根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势。通过该实施例方案，实现了电离辐射总剂量和电磁辐射瞬态两种环境应力的共同作用下的ADC性能在线测试。

Description

一种电离辐射总剂量和电磁辐射协和效应测试方法及平台

技术领域

本申请实施例涉及集成电路复杂环境效应及抗扰度测试技术，尤指一种电离辐射总剂量和电磁辐射协和效应测试方法及平台。

背景技术

在激光约束聚变装置、高能加速器及外层空间等特殊应用场景中，电子设备将受到复杂的辐射环境因素的严酷威胁。其中，高能电离辐射会穿透电子设备外壳和电路封装，直接作用于敏感半导体器件内部；从而导致晶体管阈值电压漂移，跨导、漏电流等参数变化，此类累积的损伤称为总剂量效应。

同时，电离辐射粒子穿透金属壳体、线缆时，将激励出瞬态的系统电磁脉冲，该电磁脉冲会通过辐射或者传导的途径，通过天线、传输线等结构耦合至敏感器件，造成瞬态干扰甚至毁伤。

大量研究表明集成电路的各类累积退化会降低电子设备的电磁辐射抗扰度，模数转化器(ADC)作为物理诊断设备、遥感设备等重要设备中的关键一环，既涉及到模拟信号的采集，又涉及到数字信号的生成和传输，极易受到复合辐射环境因素的干扰甚至毁伤。所以，建立复杂辐射环境下电离辐射总剂量和电磁辐射协和效应试验平台及方法，对集成电路功能及电子系统可靠性评估具有重要意义。

然而，目前仅存在独立的电离辐射及电磁辐射实验测试系统及方法，无法实现电离辐射和电磁辐射共同作用时的集成电路性能进行在线测试。另外，由于电离辐射和电磁辐射的能量传播特点不同，独立的测试方法的简单叠加，难以将电离、电磁辐射能量都限制在被测集成电路上，而不对必要的周围驱动电路产生影响，故而不适合用于模数转换器协和效应的测试。

发明内容

本申请实施例提供了一种电离辐射总剂量和电磁辐射协和效应测试方法及平台，能够实现电离辐射总剂量和电磁辐射瞬态两种环境应力的共同作用下的ADC性能在线测试。

本申请实施例提供了一种电离辐射总剂量和电磁辐射协和效应测试方法，可以包括：

获取累积了不同电离辐射总剂量的模数转化器ADC芯片样本组；

对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，以获取所述ADC芯片样本组中的每个ADC芯片样本出现电磁辐射协和效应的阈值数据；

根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势。

在本申请的示例性实施例中，所述获取累积了不同电离辐射总剂量的ADC芯片样本组，可以包括：

进行电离辐射预实验，确定被测ADC芯片不会失效的电离辐射总剂量上限；

进行电离辐射正式试验，制作累积有不同电离辐射总剂量的ADC芯片样本组，其中，每个ADC芯片样本组的电离辐射总剂量小于所述电离辐射总剂量上限。

在本申请的示例性实施例中，所述确定被测ADC芯片不会失效的电离辐射总剂量上限，可以包括：

选取ADC芯片样本；对所述ADC芯片样本进行电离辐射实验，以获取初始的电离辐射剂量；

在所述初始的电离辐射剂量的基础上对所述ADC芯片样本进行一次或多次电离辐射实验，直至所述ADC芯片样本上累加的电离辐射总剂量使所述ADC芯片出现预设效应，停止所述电离辐射实验，并将累加的电离辐射总剂量作为所述电离辐射剂量上限。

在本申请的示例性实施例中，所述进行电离辐射正式试验，制作累积有不同电离辐射总剂量的ADC芯片样本组，可以包括：根据以下步骤完成每个累计有预设的电离辐射总剂量的ADC芯片样本制作：

将被测ADC芯片安装至预设的电离辐射测试板上；

根据确定出的当前电离辐射试验的偏置需求，将所述电离辐射测试板上的管脚进行相应地连接；

根据测试需要的电离辐射总剂量，计算所述电离辐射测试板与预设辐射源的距离以及辐射时长；

根据所述距离放置所述电离辐射测试板，并根据所述辐射时长采用所述辐射源对所述电离辐射测试板上的ADC芯片进行相应时长的辐照。

在本申请的示例性实施例中，所述对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，可以包括：对累积了不同电离辐射总剂量的ADC芯片样本组中的每组ADC芯片样本分别按照以下步骤进行电磁辐射试验，以获取每组ADC芯片样本在该电磁环境下的数字信号输出数据：

将所述ADC芯片样本安装至预设的电磁辐射测试电路板的芯片座上，并将所述电磁辐射测试电路板安装至预设的横电磁波TEM小室上，并使用TEM小室上的卡扣对电路板边缘进行压接；

当测试瞬态电磁脉冲抗扰度时，将所述TEM小室的输入端连接预设的高压脉冲源，为所述ADC芯片样本提供电磁脉冲测试环境；当测试高功率微波或者调谐正弦波抗扰度时，将所述TEM小室的输入端连接预设的射频信号发生器，为所述ADC芯片样本提供高功率微波或调谐正弦波测试环境模拟输入信号；其中,所述高功率微波是指发射功率大于10kW且频率范围满足0.1GHz～300GHz的微波；

将预设的射频信号发生器连接至所述电磁辐射测试电路板，为所述ADC芯片样本提供模拟输入信号；将预设的现场可编程门阵列FPGA开发板连接至所述电磁辐射测试电路板，为所述ADC芯片样本提供电源、时钟及使能信号，驱动所述ADC芯片样本进入模拟数据采集和数字信号输出工作状态；

由低至高调节所述TEM小室接入的电压幅值，以改变所述TEM小室中的电场；并在每个电场环境下获取所述ADC芯片样本出现电磁辐射协和效应的阈值数据。

在本申请的示例性实施例中，所述根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势，可以包括：

分别对每组ADC芯片样本的阈值数据进行weibull分布拟合，并获得每组ADC芯片样本对应的weibull拟合的统计量；

当所述统计量在所需置信度下满足拟合假设时，获取不同电离辐射总剂量下的ADC芯片的电离电磁辐射协和效应阈值变化趋势。

本申请实施例还提供了一种电离辐射总剂量和电磁辐射协和效应测试平台，可以用于实现上述任意一项所述的电离辐射总剂量和电磁辐射协和效应测试方法；所述平台可以包括：电离辐射测试板、电磁辐射测试电路板、高压脉冲源、射频信号发生器、功率放大器、辐射源、电源、集成电路专用的横电磁波TEM小室、被测模数转化器ADC芯片、第一芯片座、第二芯片座以及现场可编程门阵列FPGA开发板。

在本申请的示例性实施例中，所述电磁辐射测试电路板的面积与所述TEM小室的开窗面积一致；

所述电磁辐射测试电路板的层数至少为四层，所述四层中的中间层为尽可能完整的地平面；

在所述电磁辐射测试电路板的正面焊有所述第一芯片座，所述第一芯片座用于安装被测的ADC芯片；

所述电磁辐射测试电路板的正面四周留有预设宽度的未敷有绝缘漆的裸铜，所述裸铜通过通孔与所述中间层地平面相连；

所述电磁辐射测试电路板的背面设置为用于布设待测ADC芯片的周围电路及接插件，通过通所述通孔与正面的ADC芯片相连；

所述FPGA开发板的驱动电路通过所述背面的接插件与被测的ADC芯片相接，为所述ADC芯片至少提供电源、时钟、指令以及时序，并读取所述ADC芯片的数字输出信号。

在本申请的示例性实施例中，所述被测ADC芯片安装于所述电磁辐射测试电路板上以后，将所述电磁辐射测试电路板的正面朝向所述TEM小室内部安装；

所述TEM小室的外导体与所述电磁辐射测试电路板正面四周的裸铜压接，连通所述中间层地平面形成完整屏蔽层。

在本申请的示例性实施例中，所述电离辐射测试板上焊有所述第二芯片座；

所述电离辐射测试板管脚包括：电源、模拟输入、数字输入/输出I/O、地四个类型，将所有所述第二芯片座相同类型的管脚通过测试板走线相连，由接插件引出。

与相关技术相比，本申请实施例可以包括：获取累积了不同电离辐射总剂量的模数转化器ADC芯片样本组；对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，以获取所述ADC芯片样本组中的每个ADC芯片样本出现电磁辐射协和效应的阈值数据；根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势。通过该实施例方案，实现了电离辐射总剂量和电磁辐射瞬态两种环境应力的共同作用下的ADC性能在线测试。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为本申请实施例的电离辐射总剂量和电磁辐射协和效应测试方法流程图；

图2为本申请实施例的电离辐射总剂量和电磁辐射协和效应测试方法示意图；

图3为本申请实施例的电离辐射测试示意图；

图4为本申请实施例的电磁辐射测试示意图。

具体实施方式

本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。

本申请实施例提供了一种电离辐射总剂量和电磁辐射协和效应测试方法，如图1、图2所示，可以包括步骤S101-S103：

S101、获取累积了不同电离辐射总剂量的模数转化器ADC芯片样本组；

S102、对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，以获取所述ADC芯片样本组中的每个ADC芯片样本出现电磁辐射协和效应的阈值数据；

S103、根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势。

在本申请的示例性实施例中，为了克服协和效应测试问题，本申请实施例提出了一种针对ADC(模数转换器)芯片的电离辐射总剂量和电磁辐射瞬态的协和效应的测试平台和方法，能够实现电离辐射总剂量和电磁辐射瞬态两种环境应力的共同作用下的ADC性能在线测试；同时保证电离辐射和电磁辐射能量都集中在被测集成电路上，不影响周围的驱动电路。

在本申请的示例性实施例中，本申请实施例方案可以基于预先建立的一种电离辐射总剂量和电磁辐射协和效应测试平台，该测试平台可以包括：高压脉冲源13、射频信号发生器14、功率放大器15、辐射源16(例如，钴60γ辐射源)、高精度电源17、电离辐射测试板11、集成电路专用TEM(横电磁波)小室18、专用的电磁辐射测试电路板12、被测ADC芯片19及芯片座(可以包括第一芯片座20和第二芯片座21)以及FPGA(现场可编程门阵列)开发板22。

在本申请的示例性实施例中，根据被测集成电路19(如ADC芯片)的类型和功能，设计电磁辐射测试电路板12。电磁辐射测试电路板12的尺寸可以为100mm*100mm，可以与集成电路专用TEM小室18开窗面积一致；电磁辐射测试电路板12的层数可以根据被测ADC的管脚而定，可以至少为四层板，中间层为尽可能完整的地平面；电磁辐射测试电路板12正面可以焊有第一芯片座20，被测ADC芯片19可以安装于第一芯片座20之上，并且能够方便地插拔；电磁辐射测试电路板12正面四周可以留有5mm宽的不敷绝缘漆的裸铜，通过通孔与中间层地平面相连，便于与TEM小室18开窗进行金属压接；电磁辐射测试电路板12的背面可以进行被测集成电路19周围电路及接插件的布设，通过通孔与正面的被测集成电路19相连；FPGA开发板22的驱动电路可以通过电磁辐射测试电路板12背面的接插件与被测集成电路相接，为ADC芯片19的提供电源、时钟、指令、时序，并读取ADC数字输出信号。

在本申请的示例性实施例中，将被测ADC芯片19安装于电磁辐射测试电路板12，将电磁辐射测试电路板12正面朝向TEM小室18内部进行安装；TEM小室18外导体与测试线路板正面四周的裸铜压接，连通地平面形成完整屏蔽层，保证了电磁辐射能量只作用于被测集成电路，并与外围电路及驱动电路的隔绝。

在本申请的示例性实施例中，可以根据被测集成电路的具体特点，设计电离辐射测试板11；该电离辐射测试板11焊有第二芯片座21，根据集成电路特点可以将电离辐射测试板11的管脚分为电源、模拟输入、数字I/O、地等四个类型，可以将所有第二芯片座21相同类型的管脚通过电离辐射测试板11的走线相连，由接插件引出。根据电离辐射试验的偏置需求，可以使用电压源17通过电离辐射测试板11上的该接插件插接为不同类型的管脚组，从而实现加电或者接地。

在本申请的示例性实施例中，基于上述的测试平台，可以通过小子样统计方法提取ADC芯片19的电磁辐射效应阈值(即电磁辐射试验中使得ADC芯片出现电磁辐射协和效应的电磁辐射阈值数据)随电离辐射总剂量累积的变化规律。具体可以包括：1、通过电离辐射预实验，确定ADC芯片样本分组数量和剂量范围；2、将该剂量范围进行8等分，以确定ADC芯片样本组的总剂量间隔，每组ADC芯片样本的样本数可以为7个或以上；分别对每组样本进行总剂量辐照，获得累积了不同剂量的样本组；3、对该ADC芯片样本组进行电磁辐射实验，获得每组ADC芯片样本中的每个ADC芯片样本出现电离电磁辐射协和效应的阈值数据；分别对每组ADC芯片样本的阈值数据进行weibull分布拟合，获得每组阈值数据的weibull拟合的失效阈值和统计量，即可得到不同电离辐射总剂量下的ADC芯片电磁辐射抗扰度变化趋势及规律，进而得到二者协和效应现象及规律。

在本申请的示例性实施例中，本申请实施例的试验方法包括电离辐射测试过程和电磁辐射总剂量测试过程。下面对该测试方法进行详细的介绍。

在本申请的示例性实施例中，所述获取累积了不同电离辐射总剂量的ADC芯片样本组，可以包括：

进行电离辐射预实验，确定被测ADC芯片不会失效的电离辐射总剂量上限；

进行电离辐射正式试验，制作累积有不同电离辐射总剂量的ADC芯片样本组，其中，每个ADC芯片样本组的电离辐射总剂量小于所述电离辐射总剂量上限。

在本申请的示例性实施例中，可以首先进行电离辐射预试验和正式试验，图3为本申请实施例的电离辐射测试示意图。

在本申请的示例性实施例中，所述确定被测ADC芯片不会失效的电离辐射总剂量上限，可以包括：

选取ADC芯片样本；对所述ADC芯片样本进行电离辐射实验，以获取初始的电离辐射剂量；

在所述初始的电离辐射剂量的基础上对所述ADC芯片样本进行一次或多次电离辐射实验，直至所述ADC芯片样本上累加的电离辐射总剂量使所述ADC芯片出现预设效应，停止所述电离辐射实验，并将累加的电离辐射总剂量作为所述电离辐射剂量上限。在本申请的示例性实施例中，电离辐射预试验的目的为确定被测ADC芯片的电离辐射总剂量失效范围，即，使所述ADC芯片出现预设效应的电离辐射剂量上限。可以选取少量ADC芯片样本进行初值为50krad，间隔为50krad的预实验，来获得ADC芯片出现明显效应的总剂量上限。

在本申请的示例性实施例中，可以将获得的该电离辐射剂量上限等分为多份，例如8份，每一份可以作为上述的电离辐射间隔剂量，即所述的电离辐射剂量上限的1/8可以为正式试验中电离辐射间隔剂量。在确定具有不同的电离辐射总剂量的ADC芯片样本组中每组ADC芯片样本的电离辐射总剂量时，可以以该电离辐射间隔剂量为间隔，区分出不同的电离辐射总剂量。其中，ADC芯片样本组可以包含7组或以上的ADC芯片样本。

在本申请的示例性实施例中，所述进行电离辐射正式试验，制作累积有不同电离辐射总剂量的ADC芯片样本组，可以包括：根据以下步骤完成每个累计有预设的电离辐射总剂量的ADC芯片样本制作：

将被测ADC芯片安装至预设的电离辐射测试板上；

根据确定出的当前电离辐射试验的偏置需求，将所述电离辐射测试板上的管脚进行相应地连接；

根据测试需要的电离辐射总剂量，计算所述电离辐射测试板与预设辐射源的距离以及辐射时长；

根据所述距离放置所述电离辐射测试板，并根据所述辐射时长采用所述辐射源对所述电离辐射测试板上的ADC芯片进行相应时长的辐照。

在本申请的示例性实施例中，电离辐射正式试验目的为制作累积了不同总剂量数值的ADC芯片样本组；将被测ADC芯片安装至电离辐射测试板上，根据测试需要选择偏置条件，将电离辐射测试板上不同类型的管脚组进行接地、施加静态电压等操作；根据测试需要的剂量率和总剂量，计算与钴60辐射源的距离和辐射时长，将电离辐射测试板放置于对应位置进行对应辐射时长的辐照，以完成电离辐射总剂量样本制作。

在本申请的示例性实施例中，电离辐射总剂量分组样本(即累积有不同电离辐射总剂量的ADC芯片样本组)制作完成后进行电磁辐射测试，图4为本申请实施例的电磁辐射测试示意图。

在本申请的示例性实施例中，所述对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，可以包括：对累积了不同电离辐射总剂量的ADC芯片样本组中的每组ADC芯片样本分别按照以下步骤进行电磁辐射试验，以获取每组ADC芯片样本在该电磁环境下的数字信号输出数据：

将所述ADC芯片样本安装至预设的电磁辐射测试电路板12的芯片座(即第二芯片座)上，并将所述电磁辐射测试电路板12安装至预设的横电磁波TEM小室18上，并使用TEM小室上的卡扣对电路板边缘进行压接；

当测试瞬态电磁脉冲抗扰度时，将所述TEM小室18的输入端连接预设的高压脉冲源，为所述ADC芯片样本提供电磁脉冲测试环境；当测试高功率微波或者调谐正弦波抗扰度时，将所述TEM小室18的输入端连接预设的射频信号发生器，为所述ADC芯片样本提供高功率微波或调谐正弦波测试环境模拟输入信号；其中,所述高功率微波是指发射功率大于10kW且频率范围满足0.1GHz～300GHz的微波；

将预设的射频信号发生器连接至所述电磁辐射测试电路板，为所述ADC芯片样本提供模拟输入信号；将预设的现场可编程门阵列FPGA开发板22连接至所述电磁辐射测试电路板12，为所述ADC芯片样本提供电源、时钟及使能信号，驱动所述ADC芯片样本进入模拟数据采集和数字信号输出工作状态；

由低至高调节所述TEM小室18接入的电压幅值，以改变所述TEM小室18中的电场；并在每个电场环境下获取所述ADC芯片样本出现电磁辐射协和效应的阈值数据。

在本申请的示例性实施例中，将ADC样品安装至电磁辐射测试电路板12上的芯片座，并将电离辐射测试板安装至集成电路专用TEM小室18上，检查并确认边缘压接紧密。

在本申请的示例性实施例中，根据电磁辐射测试需求，如果测试瞬态电磁脉冲抗扰度，则将TEM小室18输入端连接高压脉冲源13；如果测试高功率微波或者调谐正弦波抗扰度，则将TEM小室18输入端连接射频信号发生器14与功率放大器15。将TEM小室18输出端连接功率衰减器23与示波器24，用以监测所述TEM小室18中施加于所述ADC芯片样本组的电磁辐射的场强信息。

在本申请的示例性实施例中，将上述的高精度电压源17和任意信号发生器(如射频信号发生器14)连接至电磁辐射测试电路板12，可以为ADC芯片提供电源、地参考电平和模拟信号输入。将FPGA开发板22连接至电磁辐射测试电路板12，驱动ADC芯片进入模拟数据采集和数字信号输出工作状态，具体地，为ADC芯片提供所需的时钟、使能信号；同时读取ADC的数字信号输出数据，转存并上传至预设的上位机。

在本申请的示例性实施例中，由低至高调节TEM小室18接入的电压幅值，TEM小室中的均匀电场幅值与输入电压的关系可以为：

式中，

——垂直极化的电场强度；

V_input——TEM小室输入电压；

d——TEM小室板间距。

在本申请的示例性实施例中，在每个电场环境(即不同的电场幅值环境)下采样时长大于ADC芯片的模拟输入信号的周期的10倍；对于单脉冲测试，在所述采样时长内连续辐射预设数量的脉冲(例如，连续辐射10个脉冲)；对于连续波或者高功率微波测试，进行持续辐射。保存ADC采样数据上传至上位机，分析采样数据的差分非线性、信噪比等静态、动态指标，对ADC芯片的工作状态进行量化。

在本申请的示例性实施例中，对累积了不同电离辐射总剂量的被测ADC样本依次进行电磁辐射测试，获取各被测ADC样本的数字信号输出数据，并记录其他宏观的功能性退化现象。

在本申请的示例性实施例中，所述根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势，可以包括：

分别对每组ADC芯片样本的阈值数据进行weibull分布拟合，并获得每组ADC芯片样本对应的weibull拟合的统计量；

当所述统计量在所需置信度下满足拟合假设时，获取不同电离辐射总剂量下的ADC芯片的电离电磁辐射协和效应阈值变化趋势。

在本申请的示例性实施例中，可以根据被测ADC芯片的使用场景和精度需求，设置差分非线性、信噪比等性能阐述的阈值，分别对每组ADC芯片样本的电磁辐射受扰阈值数据(即电离电磁辐射协和效应阈值)进行weibull分布拟合。获得每组数据的weibull拟合的失效阈值分布曲线和统计量，若统计量在所需置信度下满足拟合假设，即可得到不同电离辐射总剂量下的ADC芯片电磁辐射抗扰度变化趋势及规律，进而得到二者协和效应现象及规律；如果不满足，则考虑加大样本量，重复本申请实施例所述的测试过程。

在本申请的示例性实施例中，至少包括以下优势:

1、可以在不同的偏置条件下，获得累积了不同电离辐射总剂量的被测ADC芯片样本组，同时保证周围电路及驱动电路不受电离辐射影响；

2、可以对累积了不同电离辐射总剂量的被测ADC芯片样本进行电磁辐射在线测试，同时保证周围电路及驱动电路不受电磁辐射影响；

3、通过小样本的阈值拟合，有效地排除了电离辐射及电磁辐射试验共同存在的不确定性现象，获得更科学的效应阈值和效应规律。

本申请实施例还提供了一种电离辐射总剂量和电磁辐射协和效应测试平台，可以用于实现上述任意一项所述的电离辐射总剂量和电磁辐射协和效应测试方法；如图3、图4所示，所述平台可以包括：电离辐射测试板11、电磁辐射测试电路板12、高压脉冲源13、射频信号发生器14、功率放大器15、辐射源16、高精度电源17、集成电路专用的横电磁波TEM小室18、被测模数转化器ADC芯片19、第一芯片座20、第二芯片座21以及现场可编程门阵列FPGA开发板22。

在本申请的示例性实施例中，所述电磁辐射测试电路板12的面积与所述TEM小室18的开窗面积一致；

所述电磁辐射测试电路板12的层数至少为四层，所述四层中的中间层为尽可能完整的地平面；

在所述电磁辐射测试电路板12的正面焊有所述第一芯片座20，所述第一芯片座20用于安装被测的ADC芯片；

所述电磁辐射测试电路板12的正面四周留有预设宽度的未敷有绝缘漆的裸铜，所述裸铜通过通孔与所述中间层地平面相连；

所述电磁辐射测试电路板12的背面设置为用于布设待测ADC芯片的周围电路及接插件，通过通所述通孔与正面的ADC芯片相连；

所述FPGA开发板22的驱动电路通过所述背面的接插件与被测的ADC芯片相接，为所述ADC芯片至少提供电源、时钟、指令以及时序，并读取所述ADC芯片的数字输出信号。

在本申请的示例性实施例中，根据被测集成电路(如ADC芯片)的类型和功能，设计电磁辐射测试电路板12。电磁辐射测试电路板12的尺寸可以为100mm*100mm，可以与集成电路专用TEM小室18开窗面积一致；电磁辐射测试电路板12的层数可以根据被测ADC的管脚而定，可以至少为四层板，中间层为尽可能完整的地平面；电磁辐射测试电路板12正面可以焊有第一芯片座20，被测ADC芯片可以安装于第一芯片座20之上，并且能够方便地插拔；电磁辐射测试电路板12正面四周可以留有5mm宽的不敷绝缘漆的裸铜，通过通孔与中间层地平面相连，便于与TEM小室18开窗进行金属压接；电磁辐射测试电路板12的背面可以进行被测集成电路周围电路及接插件的布设，通过通孔与正面的被测集成电路相连；FPGA开发板22的驱动电路可以通过电磁辐射测试电路板12背面的接插件与被测集成电路相接，为ADC芯片的提供电源、时钟、指令、时序，并读取ADC数字输出信号。

在本申请的示例性实施例中，所述被测ADC芯片安装于所述电磁辐射测试电路板12上以后，将所述电磁辐射测试电路板12的正面朝向所述TEM小室18内部安装；

所述TEM小室18的外导体与所述电磁辐射测试电路板12正面四周的裸铜压接，连通所述中间层地平面形成完整屏蔽层。

在本申请的示例性实施例中，将被测ADC芯片安装于电磁辐射测试电路板12，将电磁辐射测试电路板12正面朝向TEM小室18内部进行安装；TEM小室18外导体与电磁辐射测试电路板12正面四周的裸铜压接，连通地平面形成完整屏蔽层，保证了电磁辐射能量只作用于被测集成电路，并与外围电路及驱动电路的隔绝。

在本申请的示例性实施例中，所述电离辐射测试板11上焊有所述第二芯片座21；

所述电离辐射测试板11管脚包括：电源、模拟输入、数字输入/输出I/O、地四个类型，将所有所述第二芯片座21相同类型的管脚通过测试板走线相连，由接插件引出。

在本申请的示例性实施例中，可以根据被测集成电路的具体特点，设计电离辐射测试板11；该电离辐射测试板11焊有第二芯片座21，根据集成电路特点可以将电离辐射测试板11的管脚分为电源、模拟输入、数字I/O、地等四个类型，可以将所有第二芯片座21相同类型的管脚通过电离辐射测试板11的走线相连，由接插件引出。根据电离辐射试验的偏置需求，可以使用电压源通过电离辐射测试板11上的该接插件插接为不同类型的管脚组，从而实现加电或者接地。

在本申请的示例性实施例中，前述的方法实施例中的任意实施例均适用于该平台实施例中，在此不再一一赘述。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (10)

1.一种电离辐射总剂量和电磁辐射协和效应测试方法，其特征在于，包括：

获取累积了不同电离辐射总剂量的模数转化器ADC芯片样本组；

对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，以获取所述ADC芯片样本组中的每个ADC芯片样本出现电磁辐射协和效应的阈值数据；

根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势。

2.根据权利要求1所述的电离辐射总剂量和电磁辐射协和效应测试方法，其特征在于，所述获取累积了不同电离辐射总剂量的ADC芯片样本组，包括：

进行电离辐射预实验，确定被测ADC芯片不会失效的电离辐射总剂量上限；

进行电离辐射正式试验，制作累积有不同电离辐射总剂量的ADC芯片样本组，其中，每个ADC芯片样本组的电离辐射总剂量小于所述电离辐射总剂量上限。

3.根据权利要求2所述的电离辐射总剂量和电磁辐射协和效应测试方法，其特征在于，所述确定被测ADC芯片不会失效的电离辐射总剂量上限，包括：

选取ADC芯片样本；对所述ADC芯片样本进行电离辐射实验，以获取初始的电离辐射剂量；

在所述初始的电离辐射剂量的基础上对所述ADC芯片样本进行一次或多次电离辐射实验，直至所述ADC芯片样本上累加的电离辐射总剂量使所述ADC芯片出现预设效应，停止所述电离辐射实验，并将累加的电离辐射总剂量作为所述电离辐射剂量上限。

4.根据权利要求2所述的电离辐射总剂量和电磁辐射协和效应测试方法，其特征在于，所述进行电离辐射正式试验，制作累积有不同电离辐射总剂量的ADC芯片样本组，包括：根据以下步骤完成每个累计有预设的电离辐射总剂量的ADC芯片样本制作：

将被测ADC芯片安装至预设的电离辐射测试板上；

根据确定出的当前电离辐射试验的偏置需求，将所述电离辐射测试板上的管脚进行相应地连接；

根据测试需要的电离辐射总剂量，计算所述电离辐射测试板与预设辐射源的距离以及辐射时长；

根据所述距离放置所述电离辐射测试板，并根据所述辐射时长采用所述辐射源对所述电离辐射测试板上的ADC芯片进行相应时长的辐照。

5.根据权利要求1所述的电离辐射总剂量和电磁辐射协和效应测试方法，其特征在于，所述对累积了不同电离辐射总剂量的ADC芯片样本组进行电磁辐射试验，包括：对累积了不同电离辐射总剂量的ADC芯片样本组中的每组ADC芯片样本分别按照以下步骤进行电磁辐射试验，以获取每组ADC芯片样本在该电磁环境下的数字信号输出数据：

将所述ADC芯片样本安装至预设的电磁辐射测试电路板的芯片座上，并将所述电磁辐射测试电路板安装至预设的横电磁波TEM小室上，并使用TEM小室上的卡扣对电路板边缘进行压接；

当测试瞬态电磁脉冲抗扰度时，将所述TEM小室的输入端连接预设的高压脉冲源，为所述ADC芯片样本提供电磁脉冲测试环境；当测试高功率微波或者调谐正弦波抗扰度时，将所述TEM小室的输入端连接预设的射频信号发生器，为所述ADC芯片样本提供高功率微波或调谐正弦波测试环境；其中,所述高功率微波是指发射功率大于10kW且频率范围满足0.1GHz～300GHz的微波；

将预设的射频信号发生器连接至所述电磁辐射测试电路板，为所述ADC芯片样本提供模拟输入信号；将预设的现场可编程门阵列FPGA开发板连接至所述电磁辐射测试电路板，为所述ADC芯片样本提供电源、时钟及使能信号，驱动所述ADC芯片样本进入模拟数据采集和数字信号输出工作状态；

由低至高调节所述TEM小室接入的电压幅值，以改变所述TEM小室中的电场；并在每个电场环境下获取所述ADC芯片样本出现电磁辐射协和效应的阈值数据。

6.根据权利要求1所述的电离辐射总剂量和电磁辐射协和效应测试方法，其特征在于，所述根据获取的所述阈值数据拟合ADC芯片的电离电磁辐射协和效应阈值随电离辐射总剂量的累积而产生的变化趋势，包括：

分别对每组ADC芯片样本的阈值数据进行weibull分布拟合，并获得每组ADC芯片样本对应的weibull拟合的统计量；

当所述统计量在所需置信度下满足拟合假设时，获取不同电离辐射总剂量下的ADC芯片的电离电磁辐射协和效应阈值变化趋势。

7.一种电离辐射总剂量和电磁辐射协和效应测试平台，其特征在于，用于实现如权利要求1-6任意一项所述的电离辐射总剂量和电磁辐射协和效应测试方法；所述平台包括：电离辐射测试板、电磁辐射测试电路板、高压脉冲源、射频信号发生器、功率放大器、辐射源、电源、集成电路专用的横电磁波TEM小室、被测模数转化器ADC芯片、第一芯片座、第二芯片座以及现场可编程门阵列FPGA开发板。

8.根据权利要求7所述的电离辐射总剂量和电磁辐射协和效应测试平台，其特征在于，

所述电磁辐射测试电路板的面积与所述TEM小室的开窗面积一致；

所述电磁辐射测试电路板的层数至少为四层，所述四层中的中间层为尽可能完整的地平面；

在所述电磁辐射测试电路板的正面焊有所述第一芯片座，所述第一芯片座用于安装被测的ADC芯片；

所述电磁辐射测试电路板的正面四周留有预设宽度的未敷有绝缘漆的裸铜，所述裸铜通过通孔与所述中间层地平面相连；

所述电磁辐射测试电路板的背面设置为用于布设待测ADC芯片的周围电路及接插件，通过通所述通孔与正面的ADC芯片相连；

所述FPGA开发板的驱动电路通过所述背面的接插件与被测的ADC芯片相接，为所述ADC芯片至少提供电源、时钟、指令以及时序，并读取所述ADC芯片的数字输出信号。

9.根据权利要求8所述的电离辐射总剂量和电磁辐射协和效应测试平台，其特征在于，

所述被测ADC芯片安装于所述电磁辐射测试电路板上以后，将所述电磁辐射测试电路板的正面朝向所述TEM小室内部安装；

所述TEM小室的外导体与所述电磁辐射测试电路板正面四周的裸铜压接，连通所述中间层地平面形成完整屏蔽层。

10.根据权利要求9所述的电离辐射总剂量和电磁辐射协和效应测试平台，其特征在于，

所述电离辐射测试板上焊有所述第二芯片座；

所述电离辐射测试板管脚包括：电源、模拟输入、数字输入/输出I/O、地四个类型，将所有所述第二芯片座相同类型的管脚通过测试板走线相连，由接插件引出。

Images