CN113939097A - 一种局部薄铜印制电路板制作方法 - Google Patents

Abstract

本发明提供了一种局部薄铜印制电路板制作方法，包括如下步骤：孔壁沉铜；第一次图形制作；第一次线路蚀刻；第二次图形制作；图形电镀；第三次图形制作；第二次线路蚀刻；有效解决印制电路板蚀刻毛边过大，相控阵列天线矩阵方PAD钝化变圆等现象；提高毫米波雷达印制电路板的信号，减小波束宽度，提升天线增益，降低PCB的损耗及提高了制作过程的良率，减少了板材的浪费，降低了生产成本。

Description

一种局部薄铜印制电路板制作方法

技术领域

本发明涉及到一种线路板制作的工艺方法及流程，尤其涉及到一种局部薄铜印制电路板制作方法，具体为了相控阵列天线线路精度，以提高毫米波雷达线路的加工能力。。

背景技术

随着ADAS市场渗透率快速提升，核心零部件的毫米波雷达市场需求也进入快速上升通道。相比于国外企业，车载毫米波雷达在国内仍属于起步阶段。在24GHz雷达方面，国内少数企业研发已有成果，市场化产品即将问世；但在77GHz、79GHz毫米波雷达方面仍属于初级阶段，国内只有极少数企业能做到77GHz雷达的样机阶段，产业化进程仍待突破。目前无人驾驶汽车在架构上采用毫米波雷达、激光雷达、超声波雷达、高清摄像头等多种传感器融合，以实现复杂场景下的环境感知，识别车道、自动控制车速及距离、自动避障，实现全天候环境下的安全智能驾驶；毫米波为电磁波，其波长介于1-10mm，具有抗干扰强、波长短、窄波束易实现、频段宽、动态分辨率高等优点。

最大探测距离：波束宽度，插耗、天线增益；

探测角度：波束宽度，插耗、天线增益；

测精度：信号处理及算法（距离、速度、角度）；

相控阵列天线线路精度公差+/-15um、线路毛边＜10um、相控阵列天线矩阵方PAD的EA值小于10um；在传统的印制电路板制作工艺下，一些相控阵列天线线路精度公差要求较高的的印制电路板在制作过程中经常超出现公差及毛边较大，相控阵列天线矩阵方PAD钝化变圆等现象，主要是因为图形电镀中因图形分布问题，电流分布不均匀，导致高电流位置的镀铜上铜速率快，造成的铜厚偏厚，蚀刻后线路毛边较大，严重影响了毫米波雷达印制电路板的信号及良率。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明提供一种局部薄铜印制电路板制作方法，能够有效解决含有相控阵列天线印制电路板线路蚀刻毛边过大，相控阵列天线矩阵方PAD钝化变圆等现象。提高毫米波雷达印制电路板的信号，减小波束宽度，提升天线增益，降低PCB的损耗及制作过程的良率。

为解决上述问题，本发明提供的技术方案如下：一种局部薄铜印制电路板制作方法，其特征在于，包括如下步骤：

S1：前工序；以现有技术制作开料、内图、内层蚀刻、棕化、压合、钻孔工序；

S2：孔壁沉铜；通过沉铜加厚镀在已钻出的层与层之间的导通孔内通过化学沉积的方式沉积上一层铜，以达到层间电路导通的功能；通过小电流，将面铜控制在18+/-2um，采用薄化相阵天线, 有利于减小天线辐射损耗，形成窄波束。

所述孔壁沉铜采用小电流板电，完成面铜控制在18+/-2UM，所述小电流为电流密度小于10A/dm2。

S3：第一次图形制作；所述第一次图形制作为相控阵列天线区域线路的制作，所述感光干膜和外层铜面贴合，感光干膜上相控阵列天线区域线路通过曝光、显影、退膜，外层铜面上的相控阵列天线区域残铜部分裸漏出来；所述残铜部分指外层铜面上需要保留的线路之间的铜面，所述外层铜面上相控阵列天线外的区域感光干膜覆盖，同时铜面整体保护。

具体是在已孔壁沉铜的印制线路板上经过磨板、清洗，将印制线路板铜面的氧化及垃圾清洁干净并将外层铜面进行粗化，达到增加与感光干膜结合力的效果，随后将已处理的印制线路板通过一定的压力、速度及温度压上一层感光干膜，速度控制在1-2m/min，优选1.5m/min；感光干膜通过底片曝光，底片上透光区域的感光干膜会发生聚合反应，在显影步骤中会被保留下来，底片上阻光区的感光干膜不会发生聚合反应，在显影步骤中会被去除掉，露出下面的铜来，形成外层干膜图形。

为保证铜面质量，图形前处理不可磨板，采用喷砂处理，提高线路制作质量；图形制作对相控阵列天线进行单独设计，其他位置线路图形均不做，采用干膜保护，

为保证线路蚀刻后控阵列天线矩阵方PAD的角度为直角，以及控阵列天线精度，减小波束宽度，提升天线增益，降低PCB的损耗；

所述相控阵列天线中还包括矩阵方PAD，所述矩阵方PAD进行单独补偿，所述矩阵方PAD的补偿按照相控阵列天线线路补偿的两倍进行补偿，使用软件设计4个amil x amil的正方形，放置于矩形方PAD4个直角位置，4个amil xamil的正方形的直角与矩形焊盘4个直角位置重合；将每个amil x amil的正方形外移bmil，正方形的两外边均与矩形焊盘相距bmil，使顶角位于矩形焊盘外部，正方形的两内边与矩形焊盘相交形成2交点；将正方形的顶角与两交点依次连接起来，形成三角形；得到三角形后，去除正方形；将三角形变成铜皮，加入到线路图形中，形成优化设计后的焊盘图形。

S4：第一次线路蚀刻；

S5：第二次图形制作；所述第二次图形制作为相控阵列天线区域外线路的制作，所述感光干膜和外层铜面贴合，阵列天线区域线路和阵列天线区域外的残铜部分感光干膜覆盖保护。

S6：图形电镀；所述图形电镀为线路层局部电镀加厚然后进行镀锡，所述感光干膜覆盖处抗镀，然后退膜，退膜后相控阵列天线区域隔离覆盖，所述隔离覆盖为干膜覆盖、阻焊油覆盖、镀锡覆盖、

S7：第三次图形制作；所述第三次图形制作，需要过喷砂的方式进行图形前处理，将相控阵列天线以外剩余图形全部制作出来，相控阵列天线需要采用感光干膜进行保护。

S8：第二次线路蚀刻；

S9：后工序。

相对于现有技术的有益效果是，相对于现有技术，本发明提供一种局部薄铜印制电路板制作方法，能够有效解决印制电路板蚀刻毛边过大，相控阵列天线矩阵方PAD钝化变圆等现象。提高毫米波雷达印制电路板的信号，减小波束宽度，提升天线增益，降低PCB的损耗及提高了制作过程的良率，减少了板材的浪费，降低了生产成本。

与现有技术相比，本发明还具有以下效果：

1、铜厚越厚蚀刻难度越大，线路毛边越大，精度很难控制，可以有效降低阻焊印刷难度；通过化学药水降低铜厚，在薄铜时做出相控阵列天线，再通过酸性蚀刻在薄铜时将相控阵列天线蚀刻出来，保证相控阵列天线精度，蚀刻后天线无毛边，公差在10um以内；

2、将铜厚分两部分进行电镀，降低蚀刻难度，保证线路精度，提高线路加工能力及天线信号强度；将已蚀刻的天线阵列盖膜保护，使干膜作为抗镀层，然后再去电镀其他非天线阵列位置，保证镀铜在客户要求范围内；

3、通过局部薄铜工艺制作控阵列天线，可以有效降低蚀刻难度提高控阵列天线精度及良率；局部镀铜后退膜后将抗镀层干膜采用化学方法退掉，再去做剩余非相控阵列天线的线路。

附图说明

为了更清楚的说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需使用的附图作简单介绍，显而易见的，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

附图说明

图1相控阵列天线设计示意图；

图2相控阵列天线衔接部分薄铜微切片结构示意图；

图3控阵列天线矩阵方PAD制作示意图；

图4本发明第一次图形制作设计示意图；

图5本发明第二次图形制作设计示意图；

图6本发明第三次图形制作设计示意图。

具体实施方式

为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本说明书所使用的术语“固定”、“一体成型”、“左”、“右”以及类似的表述只是为了说明的目的，在图中，结构相似的单元是用以相同标号标示。

除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本说明书中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。

本发明的一个实施例是：本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提供一种局部薄铜印制电路板制作方法，能够有效解决印制电路板蚀刻毛边过大，相控阵列天线矩阵方PAD钝化变圆等现象。提高毫米波雷达印制电路板的信号，减小波束宽度，提升天线增益，降低PCB的损耗及制作过程的良率。

为实现上述目的，本发明所采用的技术方案是：

一种局部薄铜印制电路板制作方法，所述局部薄铜为特殊使用或者为包含所述相控阵列天线1设计，所述相控阵列天线1设计在所述印制线路板的外层线路上，其生产包括如下步骤：

S1: 以现有技术制作开料、内图、内层蚀刻、棕化、压合、钻孔工序或者以现有的技术制作开料、钻孔工序，分别实现多层板和双面板的生产制作前工序。

S2: 孔壁沉铜，沉铜为在已钻出的层与层之间的导通孔通过化学沉积的方式沉积上一层铜，同时加厚镀通过整板电镀的方式在外层铜面和孔壁上加厚镀铜，以达到层间电路导通的功能；所述孔壁加厚镀采用小电流板电，所述小电流为电流密度小于10A/dm2，将面铜控制在18+/-2um；对于双面印制线路板，通过减铜或者磨板的方式，减薄双面印制线路板上的外层铜面，使得生产相控阵列天线1区域铜厚相对薄化，薄化相控阵列天线1, 有利于减小天线辐射损耗，形成窄波束。

S3：第一次图形制作，所述第一次图形制作为相控阵列天线1区域线路的制作，所述感光干膜和外层铜面贴合，感光干膜上相控阵列天线1区域线路通过曝光、显影、退膜，外层铜面上的相控阵列天线1区域残铜部分裸漏出来；所述残铜部分指外层铜面上需要保留的线路之间的铜面，所述外层铜面上相控阵列天线1外的区域感光干膜覆盖，同时铜面整体保护。

具体是在已孔壁沉铜的印制线路板上经过磨板、清洗，将印制线路板铜面的氧化及垃圾清洁干净并将外层铜面进行粗化，达到增加与感光干膜结合力的效果，随后将已处理的印制线路板通过一定的压力、速度及温度压上一层感光干膜，速度控制在1-2m/min，优选1.5m/min；感光干膜通过底片曝光，底片上透光区域的感光干膜会发生聚合反应，在显影步骤中会被保留下来，底片上阻光区的感光干膜不会发生聚合反应，在显影步骤中会被去除掉，露出下面的铜来，形成外层干膜图形。

为保证铜面质量，图形前处理不可磨板，采用喷砂处理，提高线路制作质量；图形制作对相控阵列天线1进行单独设计，其他位置线路图形均不做，采用干膜保护，

为保证线路蚀刻后控阵列天线矩阵方PAD2的角度为直角，以及控阵列天线精度，减小波束宽度，提升天线增益，降低PCB的损耗；

所述相控阵列天线1中还包括矩阵方PAD2，所述矩阵方PAD2进行单独补偿，所述矩阵方PAD2的补偿按照相控阵列天线1线路补偿的两倍进行补偿，使用软件设计4个amil xamil的正方形，放置于矩阵方PAD24个直角位置，4个amil xamil的正方形的直角与矩形焊盘4个直角位置重合；将每个amil x amil的正方形外移bmil，正方形的两外边均与矩形焊盘相距bmil，使顶角位于矩形焊盘外部，正方形的两内边与矩形焊盘相交形成2交点；将正方形的顶角与两交点依次连接起来，形成三角形；得到三角形后，去除正方形；将三角形变成铜皮，加入到线路图形中，形成优化设计后的焊盘图形。

S4：第一次线路蚀刻；将第一图形制作的印制线路板将抗镀的干膜去除，露出下面的铜，通过酸性蚀刻，露出的铜会被蚀刻掉，干膜有抗蚀作用，干膜下面的铜不会被蚀刻掉，再通过化学退膜，将膜去除，形成相控阵列天线1区域的外层线路图形。

由于相控阵列天线1区域铜厚薄，易于蚀刻，且容易过蚀。所以相控阵列天线1区域的外层线路图形显影后，对相控阵列天线1进行酸性真空蚀刻，蚀刻速度控制在6m/min，退膜后增加酸洗缸，去除线路毛边，从而保证天线位置线路精度在10um以内，蚀刻后将天线位置干膜退去，裸露出相控阵列天线1。

S5：第二次图形制作，所述第二次图形制作为通过图形保护的方式实现所述相控阵列天线1区域外的外层铜面加厚和孔壁镀铜。

通过喷砂的方式进行图形前处理，将已蚀刻的印制线路板清洗，将印制线路板铜面的氧化及垃圾清洁干净，通过一定的压力、速度及温度压上一层感光干膜，贴膜速度控制在1-2m/min，优选1.5m/min；通过曝光、显影，将图形中空旷区铺的铜皮显影出来，其余位置全部干膜覆盖；此处图形制作需将相控阵列天线1进行盖膜处理，对相控阵列天线1进行保护，其他地方不采用干膜覆盖；

S6：图形电镀，以电流8ASF，时间120min，将显影后露出铜的线路图形及孔内位置先电镀上一层铜，再电镀上一层锡，干膜的位置会形成抗镀层；将孔、表铜镀到客户要求厚度，以满足客户电性能的需求，保证客户焊接。

所述图形电镀后退膜，将保护相控阵列天线1位置的干膜退掉，并将其烘干。

S7：第三次图形制作，过喷砂的方式进行图形前处理，此处图形制作需将相控阵列天线1以外剩余图形全部制作出来，相控阵列天线1需要采用干膜进行保护；

S8：第二次线路蚀刻，蚀刻等工序按照常规生产工艺进行制作，无特殊要求。

S9：后工序。

以下结合附图对本发明做进一步的描述：如图1所示，局部薄铜印制电路板外层线路层设计为相控阵列天线1设计，为了减小天线辐射损耗，形成窄波束，相控阵列天线1位置需要采用局部薄铜化设计；所述S1工序和所述S2工序后，在所述第一次图形制作中，还包括如图3所示操作，对相控阵列天线1矩阵方PAD2的单独补偿，对于相控阵列天线1位置完成厚铜18+/-2um，客户设计的矩形焊盘，按常规线路补偿的两倍进行补偿；使用软件设计4个8mil x 8mil的正方形，放置于矩形焊盘4个直角位置，4个8mil x8mil的正方形的直角与矩形焊盘4个直角位置重合；将每个8mil x 8mil的正方形外移0.5mil，正方形的两外边均与矩形焊盘相距0.5mil，使顶角位于矩形焊盘外部，正方形的两内边与矩形焊盘相交形成2交点；将正方形的顶角与两交点依次连接起来，形成三角形；得到三角形后，去除正方形；将三角形变成铜皮，加入到线路图形中，形成优化设计后的焊盘图形；

通过对相控阵列天线1矩阵方PAD2进行特殊补偿，有效解决相控阵列天线1矩阵方PAD2钝化变圆问题；形成图2所示的相控阵列天线1衔接部分薄铜微切片结构示意图。

为了方便操作，所述第一次线路制作，采用如图4所示的线路结构设计制作，仅对相控阵列天线1进行单独设计，其他位置线路图形均不做，采用干膜保护，保证线路蚀刻后控阵列天线矩阵方PAD2的角度为直角，以及控阵列天线精度，减小波束宽度，提升天线增益，降低PCB的损耗；为保证铜面质量，图形前处理不可磨板，采用喷砂处理，提高线路制作质量；

如图5所示，图形显影后对相控阵列天线1进行酸性真空蚀刻，保证天线位置线路精度在10um以内，蚀刻后将天线位置干膜退去，裸露出相控阵列天线1；

如图6所示，过喷砂的方式进行图形前处理，此处图形制作需将相控阵列天线1以外剩余图形全部制作出来，相控阵列天线1需要采用干膜进行保护；如需进行多层板的制作，利用PP胶和PP片进行多层粘合即可。

上面所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的构思和范围进行限定。在不脱离本发明设计构思的前提下，本领域普通人员对本发明的技术方案做出的各种变型和改进，均应落入到本发明的保护范围，本发明请求保护的技术内容，已经全部记载在权利要求书中。

Claims (10)

1.一种局部薄铜印制电路板制作方法，其特征在于，包括如下步骤：

S1：前工序；

S2：孔壁沉铜；

S3：第一次图形制作；

S4：第一次线路蚀刻；

S5：第二次图形制作；

S6：图形电镀；

S7：第三次图形制作；

S8：第二次线路蚀刻；

S9：后工序。

2.根据权利要求1所述的一种局部薄铜印制电路板制作方法，其特征在于，所述孔壁沉铜采用小电流板电，完成面铜控制在18+/-2UM，所述小电流为电流密度小于10A/dm2。

3.根据权利要求1所述的一种局部薄铜印制电路板制作方法，其特征在于，所述第一次图形制作前还包括磨板、清洗和铜面粗化。

4.根据权利要求1所述的一种局部薄铜印制电路板制作方法，其特征在于，所述第一次图形制作为相控阵列天线区域线路的制作，所述感光干膜和外层铜面贴合，感光干膜上相控阵列天线区域线路通过曝光、显影、退膜，外层铜面上的相控阵列天线区域残铜部分裸漏出来；所述残铜部分指外层铜面上需要保留的线路之间的铜面，所述外层铜面上相控阵列天线外的区域感光干膜覆盖，同时铜面整体保护。

5.根据权利要求4所述的一种局部薄铜印制电路板制作方法，其特征在于，所述相控阵列天线中还包括矩阵方PAD，所述矩阵方PAD进行单独补偿，所述矩阵方PAD的补偿按照相控阵列天线线路补偿的两倍进行补偿，使用软件设计4个amil x amil的正方形，放置于矩形方PAD4个直角位置，4个amil xamil的正方形的直角与矩形焊盘4个直角位置重合；将每个amil x amil的正方形外移bmil，正方形的两外边均与矩形焊盘相距bmil，使顶角位于矩形焊盘外部，正方形的两内边与矩形焊盘相交形成2交点；将正方形的顶角与两交点依次连接起来，形成三角形；得到三角形后，去除正方形；将三角形变成铜皮，加入到线路图形中，形成优化设计后的焊盘图形。

6.根据权利要求1所述的一种局部薄铜印制电路板制作方法，其特征在于，所述第二次图形制作为相控阵列天线区域外线路的制作，所述感光干膜和外层铜面贴合，阵列天线区域线路和阵列天线区域外的残铜部分感光干膜覆盖保护。

7.根据权利要求1所述的一种局部薄铜印制电路板制作方法，其特征在于，所述第二次图形制作为相控阵列天线区域外线路的制作，所述感光干膜和外层铜面贴合，阵列天线区域线路感光干膜覆盖保护。

8.根据权利要求6所述的一种局部薄铜印制电路板制作方法，其特征在于，所述图形电镀为线路层局部电镀加厚然后进行镀锡，所述感光干膜覆盖处抗镀，然后退膜，退膜后相控阵列天线区域隔离覆盖，所述隔离覆盖为干膜覆盖、阻焊油覆盖、镀锡覆盖。

9.根据权利要求1所述的一种局部薄铜印制电路板制作方法，其特征在于，所述第三次图形制作，需要过喷砂的方式进行图形前处理，将相控阵列天线以外剩余图形全部制作出来，相控阵列天线需要采用感光干膜进行保护。

10.根据权利要求4所述的一种局部薄铜印制电路板制作方法，其特征在于，第一次线路蚀刻进行酸性真空蚀刻，蚀刻速度控制在6m/min，退膜后增加酸洗缸，蚀刻后将天线位置干膜退去，裸露出相控阵列天线。

Images