CN113938420B - 一种rpr相交环的环路避免方法及装置 - Google Patents

Abstract

本申请实施例提供了一种RPR相交环的环路避免方法及装置，应用于框式交换设备中的RPR板，RPR板被设置为RPR相交环的主相交组中主节点，方法包括：获取预先指定的从相交组中同环节点的在位状态；在位状态包括在位和不在位；基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位；当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态。实现提高相交环的环路避免的稳定性，同时保证硬件级的环路避免切换性能。

Description

一种RPR相交环的环路避免方法及装置

技术领域

本申请涉及互联网技术领域，特别是涉及一种RPR相交环的环路避免方法及装置。

背景技术

RPR(Resilient Packet Ring，弹性分组环)是一种新型的MAC(Media AccessControl，媒体访问控制)协议，可运行于SONET(Synchronous Optical Network，同步光网络)/SDH(Synchronous Digital Hierarchy，同步数字系列)、DWDM(Dense WavelengthDivision Multiplexing，密级波分复用)和以太网之上，为宽带IP城域网运营商提供灵活高效的组网方案。

采用RPR技术组成的环形网络称为RPR环，RPR环结构如图1所示，环形网络上的设备称为节点。随着互联网技术的发展，网络环境越来越复杂，单个RPR环组成的组网模式已经不能满足业务数据传输的要求，需要在多个RPR环之间进行业务数据传输。如图2所示，两个RPR环之间组成相交环，两个RPR环之间相连的两个节点组成一个相交组。通常情况下，如果节点在位，即节点与网络的连接正常、且节点无故障时，各节点会设置自身的转发状态为允许状态，但是，RPR相交环的各相交节点的转发状态均为允许状态的情况下，在RPR相交环中会产生环路，使得大量的业务数据在环路中不断循环传输，占用带宽资源，影响网络性能，甚至导致网络崩溃。

现有方案中，实现环路避免的状态机运行在框式交换设备中主控板的CPU，状态机要通过板间通信获取其他节点的在位状态。然而，框式交换设备中主控板的CPU要处理的业务较多，当CPU繁忙或板间通信繁忙时，会导致不能及时切换节点的转发状态，影响相交环的环路避免的稳定性。

发明内容

本申请实施例的目的在于提供一种RPR相交环的环路避免方法及装置，以实现提高相交环的环路避免的稳定性，保证硬件级的环路避免性能。

具体技术方案如下：

为实现上述目的，本申请实施例提供了一种RPR相交环的环路避免方法，应用于框式交换设备中的RPR板，所述RPR板被设置为RPR相交环的主相交组中主节点，所述方法包括：

获取预先指定的从相交组中同环节点的在位状态；所述在位状态包括在位和不在位；

基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，所述异环节点在位；否则，所述异环节点不在位；

当所述从相交组中同环节点在位，且所述异环节点在位时，设置所述主节点的异环转发通道状态为阻塞状态。

可选的，所述专用硬件通道，包括：

连接所述主节点中FPGA的外部端口和所述主相交组中异环节点中FPGA的外部端口的外部通道，或

连接所述主节点的内部保留端口和所述主相交组中异环节点的内部保留端口的内部保留端口通道。

可选的，所述基于预先配置的专用硬件通道，获取异环节点的在位状态，包括：

获取所述主相交组中异环节点周期发送的状态报文，所述状态报文包含所述异环节点的在位状态；

或，

若在预设周期内未收到异环节点发送的状态报文，确定所述异环节点不在位。

可选的，所述方法还包括：

当所述从相交组中同环节点不在位，或所述异环节点不在位时，设置所述主节点的异环转发通道状态为开启状态。

为实现上述目的，本申请实施例还提供了一种RPR相交环的环路避免切换装置，应用于框式交换设备中的RPR板，所述RPR板被设置为RPR相交环的主相交组中主节点，所述装置包括：

第一获取模块，用于获取预先指定的从相交组中同环节点的在位状态；所述在位状态包括在位和不在位；

第二获取模块，用于基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，所述异环节点在位；否则，所述异环节点不在位；

设置模块，用于当所述从相交组中同环节点在位，且所述异环节点在位时，设置所述主节点的异环转发通道状态为阻塞状态。

可选的，所述专用硬件通道，包括：

连接所述主节点中FPGA的外部端口和所述主相交组中异环节点中FPGA的外部端口的外部通道，或

连接所述主节点的内部保留端口和所述主相交组中异环节点的内部保留端口的内部保留端口通道。

可选的，所述第二获取模块，具体用于：

获取所述主相交组中异环节点周期发送的状态报文，所述状态报文包含所述异环节点的在位状态；

或，

若在预设周期内未收到异环节点发送的状态报文，确定所述异环节点不在位。

可选的，所述设置模块，还用于：

当所述从相交组中同环节点不在位，或所述异环节点不在位时，设置所述主节点的异环转发通道状态为开启状态。

为实现上述目的，本申请实施例还提供了一种RPR板，包括交换芯片和FPGA，FPGA用于执行上述任一方法步骤。

为实现上述目的，本申请实施例还提供了一种框式交换机，包括至少一个RPR板。

本申请实施例有益效果：

本申请实施例提供的RPR相交环的环路避免方法及装置，应用于框式交换设备中的RPR板，RPR板被设置为RPR相交环的主相交组中主节点，获取预先指定的从相交组中同环节点的在位状态；在位状态包括在位和不在位；基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位；当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态。

可见，将实现环路避免的状态机卸载至框式交换设备中的RPR板，即被设置为主节点的RPR板上运行环路避免的状态机，综合相交环中其他节点的在位状态，进行报文的阻断或放通处理，当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态，避免相交环产生环路。实现环路避免的整个过程都无需框式交换设备中主控板的CPU参与，因此即使主控板的CPU处于繁忙状态，也不会影响相交环的环路避免性能。此外，在主相交组的主节点和异环节点之间配置专用硬件通道，通过专用硬件通道，主节点能够快速获取异环节点的在位状态，不会受到板间通信繁忙造成的影响，因此提高了环路避免的稳定性，能够保证硬件级的环路避免性能。

当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。

图1为现有技术的RPR环的结构示意图；

图2为现有技术的RPR相交环的结构示意图；

图3为本申请实施例提供的RPR相交环的一种示意图；

图4为本申请实施例提供的RPR相交环的环路避免方法的一种流程示意图；

图5为本申请实施例提供的RPR相交环的环路避免装置的一种结构示意图；

图6为本申请实施例提供的RPR板的一种结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。

为了解决主控板CPU繁忙或板间通信繁忙影响RPR相交环的环路避免性能的技术问题，本申请实施例提供了一种RPR相交环的环路避免方法及装置。

本申请实施例提供的RPR相交环的环路避免方法可以应用于框式交换设备中的RPR板，具体可以是RPR板中的处理器件，例如RPR板中的FPGA(Field Programmable GateArray，现场可编程逻辑门阵列)，该RPR板被设置为RPR相交环的主相交组中主节点。

也就是说，被设置为RPR相交环的主相交组中主节点的RPR板中的FPGA中运行环路避免的状态机，能够根据相交环中其他节点的在位状态，决定主节点的异环转发通道状态，避免相交环产生环路。

其中，RPR相交环中，主相交组、从相交组以及主相交组中的主节点可以是用户预先配置的。

作为一个示例，如果节点A0和B0同处于一个相交环RPR0中，节点A1和B1同处于一个相交环RPR1中，节点A0和A1分别是同一框式交换机设备Node A中的两个RPR单板，B0和B1分别是另一框式交换机设备Node B中的两个RPR单板，则用户可以可行设置该相交组中的主相交组、从相交组以及主节点。

参见图3，图3为本申请实施例提供的RPR相交环的一种示意图，如图3所示，用户预先配置节点A0和节点A1构成主相交组，节点B0和B1构成从相交组，节点A0为主相交组中的主节点，则相对于A0来说，B0是从相交组中的同环节点，A1是主相交组中异环节点，B1是从相交组中的异环节点。

上述示例可以作为RPR0和RPR1的相交环中的一个相交组实例，针对该相交环，可以配置多组相交组实例，本申请实施例对此不做限定。对于每一个相交组示例，都可以采用本申请实施例提供的RPR相交环的环路避免方法进行转发通道的状态切换，实现环路避免。

具体的环路避免切换方式参见下文。

参见图4，图4为本申请实施例提供的一种RPR相交环的环路避免方法的一种流程示意图，如图4所示，本申请实施例提供的RPR相交环的环路避免方法可以包括以下步骤：

S401：获取预先指定的从相交组中同环节点的在位状态，在位状态包括在位和不在位。

本申请实施例中，节点的在位状态包含在位和不在位两种情况，节点在位表示节点与网络的连接正常、且节点无故障，否则节点不在位。

本申请实施例中，可以基于RPR协议的特定报文，获取同环节点的在位状态。

例如，上例中，主节点A0接收RPR协议的同环拓扑报文，该报文中包含同环节点的在位状态，从而主节点A0可以解析该报文，获取从相交组中同环节点B0的在位状态。

S402：基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位。

本申请实施例中，异环节点的在位状态是由主相交组中异环节点的在位状态和从相交组中异环节点的在位状态共同决定的。当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位。

本申请实施例中，可以在主相交组中主节点和异环节点之间配置专用硬件通道。如图3所示，主相交组中主节点A0和异环节点A1之间配置有专用硬件通道。

主节点的FPGA可以通过专用硬件通道，获取异环节点的在位状态。

S403：当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态。

本申请实施例中，主节点的FPGA可以基于从相交组中同环节点的在位状态、异环节点的在位状态，设置主节点的异环转发通道状态。

其中异环转发通道是异环之间报文转发的通道，例如图3所示中节点A0和节点A1之间的报文转发通道，也就是业务通道。

本申请实施例中，当从相交组中同环节点在位，且异环节点在位时，为了避免产生环路，设置主节点的异环转发通道状态为阻塞状态，以阻断主节点处异环之间报文转发的通道。

本申请实施例提供的RPR相交环的环路避免方法，应用于框式交换设备中的RPR板，RPR板被设置为RPR相交环的主相交组中主节点，获取预先指定的从相交组中同环节点的在位状态；在位状态包括在位和不在位；基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位；当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态。

可见，将实现环路避免的状态机卸载至框式交换设备中的RPR板，即被设置为主节点的RPR板上运行环路避免的状态机，综合相交环中其他节点的在位状态，进行报文的阻断或放通处理，当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态，避免相交环产生环路。实现环路避免的整个过程都无需框式交换设备中主控板的CPU参与，因此即使主控板的CPU处于繁忙状态，也不会影响相交环的环路避免性能。此外，在主相交组的主节点和异环节点之间配置专用硬件通道，通过专用硬件通道，主节点能够快速获取异环节点的在位状态，不会受到板间通信繁忙造成的影响，因此提高了环路避免的稳定性，能够保证硬件级的环路避免性能。

本申请的一个实施例中，专用硬件通道可以是连接主节点中FPGA的外部端口和主相交组中异环节点中FPGA的外部端口的外部通道，也可以是连接主节点的内部保留端口和主相交组中异环节点的内部保留端口的内部保留端口通道。

具体的，外部通道是需要用户预先连接的，例如用户自行连接主节点的FPGA中的GE(Gigabit Ethernet，千兆网)端口和主相交组中异环节点的FPGA中的GE端口，构成外部通道。

内部保留端口通道无需用户连接，需要用户预先进行配置。具体的，RPR线卡包括交换芯片和FPGA构成，交换芯片和FPGA之间有两个端口，一个是业务端口，另一个是保留端口。本申请中，可以预先进行网络配置，基于主节点中的保留端口和主相交组中异环节点的保留端口构建一个逻辑通道，该逻辑通道作为专用硬件通道，用于传递异环节点的在位状态。

本申请实施例中，专用硬件通道仅用于传递异环节点的在位状态，不用于其他板间通信，因此，即使板间通信繁忙也不会影响专用硬件通道的信息传输，能够保证主节点的FPGA及时获取异环节点的在位状态，进而提高环路避免的稳定性，能够保证硬件级的环路避免性能。

本申请的一个实施例中，主相交组中异环节点可以周期性向主节点发送状态报文，该状态报文包含异环节点的在位状态。其中，当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位。

此外，如果主相交组中异环节点出现故障，则无法正常发送状态报文，这种情况下，如果主节点的PFGA在预设周期内未收到异环节点发送的状态报文，则确定异环节点不在位。

例如，预先设置异环节点每隔3ms发送一次状态报文，如果主节点的FPGA连续3个周期未收到状态报文，即确定异环节点不在位。

可见，通过专用硬件通道能够保证主节点及时获取异环节点的在位状态，进而提高环路避免的稳定性。

本申请的一个实施例中，当从相交组中同环节点不在位，或者异环节点不在位时，不会产生环路，因此可以设置主节点的异环转发通道状态为开启状态。

参见图5，图5为本申请实施例提供的RPR相交环的环路避免装置的一种结构示意图，应用于框式交换设备中的RPR板，RPR板被设置为RPR相交环的主相交组中主节点，装置包括：

第一获取模块501，用于获取预先指定的从相交组中同环节点的在位状态；

第二获取模块502，用于基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，所述异环节点在位；否则，所述异环节点不在位；

设置模块503，用于当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态。

本申请的一种实施例中，专用硬件通道，包括：

连接所述主节点中FPGA的外部端口和所述主相交组中异环节点中FPGA的外部端口的外部通道，或

连接主节点的内部保留端口和主相交组中异环节点的内部保留端口的内部保留端口通道。

本申请的一种实施例中，第二获取模块，具体用于：

获取所述主相交组中异环节点周期发送的状态报文，所述状态报文包含所述异环节点的在位状态；

或，

若在预设周期内未收到异环节点发送的状态报文，确定所述异环节点不在位。

本申请的一种实施例中，设置模块，还用于：

当所述从相交组中同环节点不在位，或所述异环节点不在位时，设置所述主节点的异环转发通道状态为开启状态。

本申请实施例提供的RPR相交环的环路避免装置，应用于框式交换设备中的RPR板，RPR板被设置为RPR相交环的主相交组中主节点，获取预先指定的从相交组中同环节点的在位状态；在位状态包括在位和不在位；基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位；当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态。

可见，将实现环路避免的状态机卸载至框式交换设备中的RPR板，即被设置为主节点的RPR板上运行环路避免的状态机，综合相交环中其他节点的在位状态，进行报文的阻断或放通处理，当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态，避免相交环产生环路。实现环路避免的整个过程都无需框式交换设备中主控板的CPU参与，因此即使主控板的CPU处于繁忙状态，也不会影响相交环的环路避免性能。此外，在主相交组的主节点和异环节点之间配置专用硬件通道，通过专用硬件通道，主节点能够快速获取异环节点的在位状态，不会受到板间通信繁忙造成的影响，因此提高了环路避免的稳定性，能够保证硬件级的环路避免性能。

本申请实施例还提供了一种RPR板600，如图6所示，包括交换芯片601和FPGA602；其中，交换芯片601和FPGA602通过ETH(Ethernet，以太网)接口相连，交换芯片601用于转发报文，FPGA602可以负责RPR报文的封装和解封装。

本申请实施例中，FPGA602，还可以用于执行如下方法步骤：

获取预先指定的从相交组中同环节点的在位状态；在位状态包括在位和不在位；

基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，异环节点在位；否则，异环节点不在位；

当从相交组中同环节点在位，且异环节点在位时，设置主节点的异环转发通道状态为阻塞状态。

在本申请提供的又一实施例中，还提供了一种框式交换机，包括至少一个RPR板。

在本申请提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述任一RPR相交环的环路避免方法的步骤。

在本申请提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一RPR相交环的环路避免方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于RPR相交环的环路避免装置实施例而言，由于其基本相似于RPR相交环的环路避免方法实施例，所以描述的比较简单，相关之处参见RPR相交环的环路避免方法实施例的部分说明即可。

以上所述仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (8)

1.一种RPR相交环的环路避免方法，其特征在于，应用于框式交换设备中的RPR板，所述RPR板被设置为RPR相交环的主相交组中主节点，所述方法包括：

获取预先指定的从相交组中同环节点的在位状态；所述在位状态包括在位和不在位；

基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，所述异环节点在位；否则，所述异环节点不在位；

当所述从相交组中同环节点在位，且所述异环节点在位时，设置所述主节点的异环转发通道状态为阻塞状态；

所述专用硬件通道，包括：

连接所述主节点中FPGA的外部端口和所述主相交组中异环节点中FPGA的外部端口的外部通道，或

连接所述主节点的内部保留端口和所述主相交组中异环节点的内部保留端口的内部保留端口通道。

2.根据权利要求1所述的方法，其特征在于，所述基于预先配置的专用硬件通道，获取异环节点的在位状态，包括：

获取所述主相交组中异环节点周期发送的状态报文，所述状态报文包含所述异环节点的在位状态；

或，

若在预设周期内未收到异环节点发送的状态报文，确定所述异环节点不在位。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

当所述从相交组中同环节点不在位，或所述异环节点不在位时，设置所述主节点的异环转发通道状态为开启状态。

4.一种RPR相交环的环路避免切换装置，其特征在于，应用于框式交换设备中的RPR板，所述RPR板被设置为RPR相交环的主相交组中主节点，所述装置包括：

第一获取模块，用于获取预先指定的从相交组中同环节点的在位状态；所述在位状态包括在位和不在位；

第二获取模块，用于基于预先配置的专用硬件通道，获取异环节点的在位状态，其中，当主相交组中异环节点和从相交组中异环节点均在位时，所述异环节点在位；否则，所述异环节点不在位；

设置模块，用于当所述从相交组中同环节点在位，且所述异环节点在位时，设置所述主节点的异环转发通道状态为阻塞状态；

所述专用硬件通道，包括：

连接所述主节点中FPGA的外部端口和所述主相交组中异环节点中FPGA的外部端口的外部通道，或

连接所述主节点的内部保留端口和所述主相交组中异环节点的内部保留端口的内部保留端口通道。

5.根据权利要求4所述的装置，其特征在于，所述第二获取模块，具体用于：

获取所述主相交组中异环节点周期发送的状态报文，所述状态报文包含所述异环节点的在位状态；

或，

若在预设周期内未收到异环节点发送的状态报文，确定所述异环节点不在位。

6.根据权利要求4所述的装置，其特征在于，所述设置模块，还用于：

当所述从相交组中同环节点不在位，或所述异环节点不在位时，设置所述主节点的异环转发通道状态为开启状态。

7.一种RPR板，其特征在于，包括交换芯片和FPGA，

所述FPGA用于执行权利要求1-3任一所述的方法步骤。

8.一种框式交换机，其特征在于，包括至少一个如权利要求7所述的RPR板。

Images