CN113937154A - 一种iii族氮化物的增强型hemt的制备方法 - Google Patents
一种iii族氮化物的增强型hemt的制备方法 Download PDFInfo
- Publication number
- CN113937154A CN113937154A CN202111131970.1A CN202111131970A CN113937154A CN 113937154 A CN113937154 A CN 113937154A CN 202111131970 A CN202111131970 A CN 202111131970A CN 113937154 A CN113937154 A CN 113937154A
- Authority
- CN
- China
- Prior art keywords
- nitride
- layer
- epitaxial
- barrier layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 150000004767 nitrides Chemical class 0.000 claims abstract description 120
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 2
- 230000005527 interface trap Effects 0.000 abstract description 2
- 230000034655 secondary growth Effects 0.000 abstract description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract 1
- 230000012010 growth Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及半导体器件技术领域,更具体地,涉及一种III族氮化物的增强型HEMT的制备方法。采用结合干法刻蚀、MOCVD热刻蚀与二次生长技术,实现栅极下方沟道的关断特性,彻底避免栅极区域以外的接入区的晶格损伤问题,提高栅极区域外的接入区的导电能力。通过设计无损伤的一次外延氮化物势垒层结合二次外延氮化物势垒层结构,从而合理同时实现器件关断特性及接入区的导通能力,且降低由于界面陷阱引起的器件电流崩塌问题,最终能有效实现高阈值电压、高导通性能、高稳定性的增强型器件。
Description
技术领域
本发明涉及半导体器件技术领域,更具体地,涉及一种III族氮化物的增强型HEMT的制备方法。
背景技术
以GaN材料为代表的第三代半导体材料由于宽禁带宽度、高临界击穿电场、高电子饱和漂移速度、良好的热导率等优点。利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作,所制备的器件具有低导通/开关损耗、高功率密度、高开关频率、高工作温度以及抗辐射的能力,非常满足现代功率电子器件应用所需的要求。
AlGaN/GaN异质结构(高的二维电子气,2DEG)使得GaN基电子器件一般为耗尽型。为简化器件外围电路、保证系统失效安全,增强型器件是必不可少的。目前,如何实现具备更正的阈值电压的增强型器件仍是GaN基电子器件面临的一个重要挑战。实现增强型器件的一般思路是保留接入区高导通的2DEG,即不影响器件的导通电阻,同时耗尽栅极下方沟道2DEG,以实现器件栅极在不施加电压情况下也处于关断状态。业界普遍采用绝缘槽栅结构(MOSFET)、共源共栅级联结构(Cascode)、以及p型栅结构这三种方法实现增强型GaN基器件.
上述结构中,由于p型栅器件结构简单、阈值电压稳定性好等优点备受学术界和产业界关注。近年来,p型栅器件已经开始产业化,推行该结构器件的主要公司有日本的Panasonic公司、美国的EPC公司及加拿大的GaN Systems公司。关于p型栅增强型AlGaN/GaNHEMT器件的实现,业界普遍采用主要采用刻蚀技术方案。该技术容易实现、效率高、刻蚀各项异性好,但存在刻蚀均匀性差、存在刻蚀损伤等缺点。尽管后续发展低功率刻蚀、数字湿法刻蚀、刻蚀后处理、刻蚀自停止层等技术,但仍有不同程度的刻蚀损伤会在刻蚀界面处引入陷阱能级,引起器件电流崩塌、阈值电压稳定性差等问题,从而影响器件的性能均一性和可靠性。另一种技术方案选择区域生长p-GaN技术也被采用,即在AlGaN/GaN异质结构上进行p-GaN层的选择区域生长,从而实现栅极区域形成p-GaN层,而接入区无p-GaN层的结构。该方案能避免刻蚀,但受制于外延生长动力学的影响,当器件的栅长较小时,即生长窗口很窄时,p-GaN材料选区生长难以控制且掺杂不均匀,目前在这些方面没有突破性进展。
总而言之,现有的p型栅增强型AlGaN/GaN HEMT(High Electron MobilityTransistor)器件的制备技术因为刻蚀损伤问题或p-GaN选择区域生长问题导致器件无法实现高电学性能和可靠性,一种同时保证无刻蚀损伤、p-GaN生长质量优异的新方案亟待被提出。
发明内容
本发明为克服上述现有技术中的缺陷,提供一种III族氮化物的增强型HEMT的制备方法,实现更高的阈值电压、更低的导通电阻、更低的漏电流,以及更稳定的工作状态。
为解决上述技术问题,本发明采用的技术方案是:一种III族氮化物的增强型HEMT的制备方法,包括以下步骤:对一次外延氮化物势垒层顶层的p型氮化物层指定区域进行掩膜,通过干法刻蚀对无掩膜区的p型氮化物层进行部分去除,再通过MOCVD热刻蚀完全去除无掩膜区的剩余p型氮化物,以彻底避免无掩膜区的晶格损伤,保留栅极区域一次外延氮化物,实现栅极下方沟道夹断;再在无掩膜区二次外延氮化物势垒层,实现该区域高浓度的二维电子气。
在其中一个实施例中,增强型HEMT由下至上依次包括:衬底、半导体外延层、栅极、源极以及漏极;所述的半导体外延层由下至上依次包括:氮化物成核层、氮化物应力缓冲层、氮化物沟道层、无损伤的一次外延氮化物势垒层、p型氮化物层以及二次外延氮化物势垒层;p型氮化物层只位于栅极区域一次外延氮化物势垒层之上,实现栅极下方二维电子气沟道的夹断;二次外延氮化物势垒层生长于栅极区域之外的一次外延势垒层上。
在其中一个实施例中,所述的增强型HEMT的制备方法具体包括以下步骤:
S1.在衬底上生长半导体外延层,所述半导体外延层自下至上包括氮化物成核层、氮化物应力缓冲层、氮化物沟道层、一次外延氮化物势垒层,以及p型氮化物层;
S2.在p型氮化物层上制备掩膜层,通过干法刻蚀对无掩膜层区域的p型氮化物进行刻蚀,部分去除p型氮化物;
S3.通过MOCVD热刻蚀完全去除栅极区域以外的p型氮化物,热刻蚀停止于一次外延氮化物势垒层;
S4.进行选择区域生长二次外延氮化物势垒层;
S5.去除栅极区域之上的掩膜层,高温退火激活p型氮化物层;
S6.干法刻蚀实现器件隔离;
S7.欧姆接触区开窗口;
S8.形成源极、漏极欧姆接触金属,以及栅极金属。
在其中一个实施例中,所述的p型氮化物为GaN或InGaN,厚度为20nm~300nm。
在其中一个实施例中,所述的一次外延氮化物势垒层为AlGaN材料,Al组分为1%~35%,厚度为3nm~20nm。
在其中一个实施例中,所述的一次外延氮化物势垒层为AlInN、AlInGaN、AlN中的一种或组合。
在其中一个实施例中,当所述的p型氮化物层较薄时,通过MOCVD热刻蚀完全去除无掩膜区的p型氮化物。
在其中一个实施例中,所述的二次外延氮化物势垒层为AlGaN材料,Al组分为1%~45%,厚度为5nm~30nm。
在其中一个实施例中,所述的二次外延氮化物势垒层为AlInN、AlInGaN、AlN中的一种或组合。
在其中一个实施例中,所述的二次外延氮化物势垒层之上原位生长有盖帽层或钝化层。
与现有技术相比,有益效果是:本发明提供的一种III族氮化物的增强型HEMT的制备方法,采用结合干法刻蚀、MOCVD热刻蚀与二次生长技术,实现栅极下方沟道的关断特性,彻底避免栅极区域以外的接入区的晶格损伤问题,提高栅极区域外的接入区的导电能力。通过设计无损伤的一次外延氮化物势垒层结合二次外延氮化物势垒层结构,从而合理同时实现器件关断特性及接入区的导通能力,且降低由于界面陷阱引起的器件电流崩塌问题,最终能有效实现高阈值电压、高导通性能、高稳定性的增强型器件。
附图说明
图1至图8是本发明实施例1的制备流程示意图,其中图8是实施例1所制备的HEMT器件的整体结构示意图;
图9是本发明实施例2中HEMT器件的整体结构示意图;
图10是本发明实施例3中HEMT器件的整体结构示意图;
图11是本发明实施例4中HEMT器件的整体结构示意图;
图12是本发明实施例5中HEMT器件的整体结构示意图。
附图标记:1、衬底;2、氮化物成核层;3、氮化物应力缓冲层;4、氮化物沟道层;5、一次外延氮化物势垒层;6、p型氮化物层;7、二次外延氮化物势垒层;8、源极;9、漏极;10、栅极;11、盖帽层;12、钝化层;13、掩膜层。
具体实施方式
附图仅用于示例性说明,不能理解为对本发明的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本发明的限制。
实施例1:
如图8所示,为本实施例所制备的HEMT器件的整体结构示意图,HEMT器件由下至上依次包括:衬底1、半导体外延层、栅极10、源极8以及漏极9;半导体外延层由下至上依次包括:氮化物成核层2、氮化物应力缓冲层3、氮化物沟道层4、无损伤的一次外延氮化物势垒层5、仅保留在栅极10区域的p型氮化物层6以及二次外延氮化物势垒层7;其中,p型氮化物层6只位于栅极10区域一次外延氮化物势垒层5之上,实现栅极10下方二维电子气沟道的夹断。二次外延氮化物势垒层7生长于栅极10区域之外的一次外延势垒层上。
如图1至图8所示,为本实施例HEMT器件的制备流程示意图,具体包括以下步骤:
S1.在衬底1上生长半导体外延层,所述半导体外延层自下至上包括氮化物成核层2、氮化物应力缓冲层3、氮化物沟道层4、一次外延氮化物势垒层5,以及p型氮化物层6;
S2.在p型氮化物层6上制备掩膜层13,通过干法刻蚀对无掩膜层13区域的p型氮化物进行刻蚀,部分去除p型氮化物;
S3.通过MOCVD热刻蚀完全去除栅极10区域以外的p型氮化物,热刻蚀停止于一次外延氮化物势垒层5;
S4.进行选择区域生长二次外延氮化物势垒层7;
S5.去除栅极10区域之上的掩膜层13,高温退火激活p型氮化物层6;
S6.干法刻蚀实现器件隔离;
S7.欧姆接触区开窗口;
S8.形成源极8、漏极9欧姆接触金属,以及栅极10金属。
至此,即完成了整个器件的制备过程。图8即为实施例1的器件结构示意图。
实施例2
如图9所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中,p型氮化物层的形状为矩形;实施例2中,p型氮化物层的形状为梯形。通过改变掩膜形状,可以改变p型氮化物形状。可见p型氮化物也可以为弧形、阶梯型等结构.
实施例3
如图10所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例3中二次外延氮化物势垒层7之上还有在位生长的盖帽层11或钝化层12。盖帽层11可为氮化镓或氮化铝,厚度为0~8nm。钝化层12可为氮化硅、氧化硅、氧化铝或氧化镓,厚度为0~50nm。
实施例4
如图11所示为本实施例的器件结构示意图,其与实施例1和实施例3结构区别仅在于:实施例4中栅极10含场板结构,且钝化层12为离位生长的氮化硅、氧化硅或氧化铝等高k介质,或其叠层结构。
实施例5
如图12所示为本实施例的器件结构示意图,其与实施例1和实施例4结构区别仅在于:实施例5中,器件源极8含场板结构。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.一种III族氮化物的增强型HEMT的制备方法,其特征在于,包括以下步骤:对一次外延氮化物势垒层(5)顶层的p型氮化物层(6)指定区域进行掩膜,通过干法刻蚀对无掩膜区的p型氮化物层(6)进行部分去除,再通过MOCVD热刻蚀完全去除无掩膜区的剩余p型氮化物,以彻底避免无掩膜区的晶格损伤,保留栅极(10)区域一次外延氮化物,实现栅极(10)下方沟道夹断;再在无掩膜区二次外延氮化物势垒层(7),实现该区域高浓度的二维电子气。
2.根据权利要求1所述的III族氮化物的增强型HEMT的制备方法,其特征在于,增强型HEMT由下至上依次包括:衬底(1)、半导体外延层、栅极(10)、源极(8)以及漏极(9);所述的半导体外延层由下至上依次包括:氮化物成核层(2)、氮化物应力缓冲层(3)、氮化物沟道层(4)、无损伤的一次外延氮化物势垒层(5)、p型氮化物层(6)以及二次外延氮化物势垒层(7);p型氮化物层(6)只位于栅极(10)区域一次外延氮化物势垒层(5)之上,实现栅极下方二维电子气沟道的夹断;二次外延氮化物势垒层(7)生长于栅极(10)区域之外的一次外延势垒层(5)上。
3.根据权利要求2所述的III族氮化物的增强型HEMT的制备方法,其特征在于,所述的增强型HEMT的制备方法具体包括以下步骤:
S1.在衬底(1)上生长半导体外延层,所述半导体外延层自下至上包括氮化物成核层(2)、氮化物应力缓冲层(3)、氮化物沟道层(4)、一次外延氮化物势垒层(5),以及p型氮化物层(6);
S2.在p型氮化物层(6)上制备掩膜层(13),通过干法刻蚀对无掩膜层(13)区域的p型氮化物进行刻蚀,部分去除p型氮化物;
S3.通过MOCVD热刻蚀完全去除栅极(10)区域以外的p型氮化物,热刻蚀停止于一次外延氮化物势垒层(5);
S4.进行选择区域生长二次外延氮化物势垒层(7);
S5.去除栅极(10)区域之上的掩膜层(13),高温退火激活p型氮化物层(6);
S6.干法刻蚀实现器件隔离;
S7.欧姆接触区开窗口;
S8.形成源极(8)、漏极(9)欧姆接触金属,以及栅极(10)金属。
4.根据权利要求3所述的III族氮化物的增强型HEMT的制备方法,其特征在于,所述的p型氮化物为GaN或InGaN,厚度为20nm~300nm。
5.根据权利要求3所述的III族氮化物的增强型HEMT的制备方法,其特征在于,所述的一次外延氮化物势垒层(5)为AlGaN材料,Al组分为1%~35%,厚度为3nm~20nm。
6.根据权利要求3所述的III族氮化物的增强型HEMT的制备方法,其特征在于,所述的一次外延氮化物势垒层(5)为AlInN、AlInGaN、AlN中的一种或组合。
7.根据权利要求3所述的III族氮化物的增强型HEMT的制备方法,其特征在于,当所述的p型氮化物层(6)较薄时,通过MOCVD热刻蚀完全去除无掩膜区的p型氮化物。
8.根据权利要求3所述的III族氮化物的增强型HEMT的制备方法,其特征在于,所述的二次外延氮化物势垒层(7)为AlGaN材料,Al组分为1%~45%,厚度为5nm~30nm。
9.根据权利要求3所述的III族氮化物的增强型HEMT的制备方法,其特征在于,所述的二次外延氮化物势垒层(7)为AlInN、AlInGaN、AlN中的一种或组合。
10.根据权利要求3至9任一项所述的III族氮化物的增强型HEMT的制备方法,其特征在于,所述的二次外延氮化物势垒层(7)之上原位生长有盖帽层(11)或钝化层(12)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111131970.1A CN113937154A (zh) | 2021-09-26 | 2021-09-26 | 一种iii族氮化物的增强型hemt的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111131970.1A CN113937154A (zh) | 2021-09-26 | 2021-09-26 | 一种iii族氮化物的增强型hemt的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113937154A true CN113937154A (zh) | 2022-01-14 |
Family
ID=79276824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111131970.1A Pending CN113937154A (zh) | 2021-09-26 | 2021-09-26 | 一种iii族氮化物的增强型hemt的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113937154A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101312207A (zh) * | 2007-05-21 | 2008-11-26 | 张乃千 | 一种增强型氮化镓hemt器件结构 |
JP2012231081A (ja) * | 2011-04-27 | 2012-11-22 | Sharp Corp | 半導体装置の製造方法 |
CN111244165A (zh) * | 2020-01-15 | 2020-06-05 | 南方科技大学 | 一种栅极结构的制备方法以及栅极结构 |
CN111916351A (zh) * | 2019-05-10 | 2020-11-10 | 中国科学院苏州纳米技术与纳米仿生研究所 | 半导体器件及其制备方法 |
CN112635555A (zh) * | 2020-12-18 | 2021-04-09 | 江苏能华微电子科技发展有限公司 | 一种GaN HEMT器件中选择性去除GaN的方法及器件 |
-
2021
- 2021-09-26 CN CN202111131970.1A patent/CN113937154A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101312207A (zh) * | 2007-05-21 | 2008-11-26 | 张乃千 | 一种增强型氮化镓hemt器件结构 |
JP2012231081A (ja) * | 2011-04-27 | 2012-11-22 | Sharp Corp | 半導体装置の製造方法 |
CN111916351A (zh) * | 2019-05-10 | 2020-11-10 | 中国科学院苏州纳米技术与纳米仿生研究所 | 半导体器件及其制备方法 |
CN111244165A (zh) * | 2020-01-15 | 2020-06-05 | 南方科技大学 | 一种栅极结构的制备方法以及栅极结构 |
CN112635555A (zh) * | 2020-12-18 | 2021-04-09 | 江苏能华微电子科技发展有限公司 | 一种GaN HEMT器件中选择性去除GaN的方法及器件 |
Non-Patent Citations (1)
Title |
---|
阙陶陶 等: "Evaluation of stress voltage on off-state time-dependent breakdown for GaN MIS-HEMT with SiNx gate dielectric", 《CHIN. PHYS. B》, vol. 29, no. 10, pages 107201 - 1 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109585545B (zh) | 一种增强型半导体器件及其制备方法 | |
Liu et al. | GaN-on-Si quasi-vertical power MOSFETs | |
US10062775B2 (en) | GaN-based power electronic device and method for manufacturing the same | |
US10153347B2 (en) | Semiconductor device, power supply circuit, computer, and method of manufacturing semiconductor device | |
US8890239B2 (en) | Semiconductor device and method for producing the same | |
JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
CN209592046U (zh) | 一种增强型半导体晶体管 | |
CN104701359A (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
CN104638010A (zh) | 一种横向导通的GaN常关型MISFET器件及其制作方法 | |
CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
CN111933709A (zh) | 一种具有高可靠性的氮化物器件及其制备方法 | |
Kachi | State-of-the-art GaN vertical power devices | |
CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
CN210897283U (zh) | 一种半导体器件 | |
CN209747520U (zh) | 一种新型增强型半导体器件 | |
CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
CN113937154A (zh) | 一种iii族氮化物的增强型hemt的制备方法 | |
TW201737354A (zh) | 半導體裝置,電子部件,電子設備及用於製造半導體裝置之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |