CN113937076A - 一种基于tsv技术的微电子封装结构 - Google Patents

一种基于tsv技术的微电子封装结构 Download PDF

Info

Publication number
CN113937076A
CN113937076A CN202111188607.3A CN202111188607A CN113937076A CN 113937076 A CN113937076 A CN 113937076A CN 202111188607 A CN202111188607 A CN 202111188607A CN 113937076 A CN113937076 A CN 113937076A
Authority
CN
China
Prior art keywords
interposer
microelectronic package
coupled
tsv technology
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111188607.3A
Other languages
English (en)
Inventor
朱琳
朱天成
张楠
徐艺轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202111188607.3A priority Critical patent/CN113937076A/zh
Publication of CN113937076A publication Critical patent/CN113937076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明属于集成电路芯片封装技术领域，具体涉及一种基于TSV技术的微电子封装结构。该结构包括具有硅通孔的转接板，一个或者多个半导体管芯耦合到该转接板上，该半导体管芯通过硅通孔连接到该转接板一侧的第一信号RDL重分布层。第二信号RDL重分布层位于该转接板的另一侧，并且电连接到硅通孔；并且，模塑化合物成形于转接板的边缘表面，从而固化该微电子封装结构。该结构的优点是微电子封装结构的尺寸可以显著的减少，并且不会发生翘曲的危险。并且诶，使用模塑化合物来代替底部填充材料来保护IC芯片和转接板之间的电连接，从而减少了微电子封装的体积大小。

Description

一种基于TSV技术的微电子封装结构
技术领域
本发明属于集成电路芯片封装技术领域，具体涉及一种基于TSV技术的微电子封装结构。
背景技术
在IC(集成电路)的高密度封装领域，通常希望能够实现封装芯片厚度和尺寸的进一步小型化。在当今的移动设备制造领域，例如手机，便携式笔记本电脑，电子平板电脑等，都更加迫切地希望能最小化相关设备的IC封装厚度和尺寸，从而进一步减小此类移动设备的体积和重量。例如，IC封装可以连接到厚度约为100um的带有转接板的封装基板上，而不是连接到厚度为1mm或者更厚的传统封装基板上。
然而，当转接板作为芯片封装的一部分时，尤其是在回流工艺期间，转接板容易产生明显的翘曲。在芯片封装的制造过程中，转接板的翘曲可能会造成封装产品的成品率降低，可靠性变差，这是当前应用基于转接板的芯片封装领域所面临的挑战。
因此，本领域需要研究发展出具有更小厚度的IC封装。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种微电子封装结构，该微电子封装结构的尺寸可以显著的减少，并且不会发生翘曲的危险，并且模塑化合物的应用能够使得位于转接板上的IC芯片和无源器件的位置非常接近。
(二)技术方案
为解决上述技术问题，本发明提供一种基于TSV技术的微电子封装结构，其包括：
转接板，其由半导体衬底形成并包括多个硅通孔；
第一半导体管芯，其连接到转接板的第一表面；
模塑化合物，其成形在转接板第一表面的边缘位置，用于对所述微电子封装结构进行密封固化。
其中，所述模塑化合物成形在所述第一半导体管芯和所述转接板的第一表面之间。
其中，所述结构还包括一个或多个无源器件，所述无源器件耦合到所述转接板的第一表面，并且所述无源器件设置在与所述第一半导体管芯相距1mm的距离内。
其中，所述结构还包括第二半导体管芯，所述第二半导体管芯耦合在所述转接板的第一表面上。
其中，所述模塑化合物还成形在所述第一半导体管芯和所述第二半导体管芯之间。
其中，所述结构还包括信号RDL重分布层，所述信号RDL重分布层形成在所述转接板的第二表面上，并且电耦合到所述多个硅通孔，其中，所述转接板的第一表面与所述转接板的第二表面相对。
其中，所述信号RDL重分布层的一部分，形成在所述转接板边缘位置表面的所述模塑化合物上。
其中，所述结构还包括封装基板，所述封装基板耦合到所述转接板的第二表面，其中所述转接板的第一表面与所述转接板的第二表面相对。
其中，所述模塑化合物连接到所述封装基板的表面。
其中，所述结构还包括一个或多个第三半导体管芯，所述第三半导体管芯耦合到所述封装基板。
其中，所述模塑化合物连接到所述封装基板的所述一个或多个第三半导体管芯之一的边缘表面。
其中，所述模塑化合物连接到所述封装基板的所述一个或多个第三半导体管芯与所述封装基板之间。
其中，所述结构还包括一个或者多个无源器件，所述无源器件耦合到所述转接板，并且设置在耦合到所述封装基板的所述第三半导体管芯中的至少一个的1mm的距离内。
此外，本发明还提供一种基于TSV技术的微电子封装结构，其包括：
转接板，所述转接板由半导体衬底形成并包括多个硅通孔；
第一半导体管芯，其耦合到转接板的第一表面；
第一RDL重分布层，形成在所述转接板的第一表面，用于电连接半导体管芯和转接板上的硅通孔；
第二RDL重分布层，形成在所述转接板的第二表面，用于电连接到转接板上的硅通孔；
其中所述转接板的第一表面与第二表面相对。
其中，所述结构还包括耦合到所述转接板第一表面的第二半导体管芯。
其中，所述第一半导体管芯包括逻辑芯片，并且所述第二半导体管芯包括存储器芯片。
其中，所述结构还包括模塑化合物，该模塑化合物连接到所述转接板第一表面的边缘位置，并且所述模塑化合物用于为对所述微电子封装进行密封。
其中，所述结构还包括耦合到所述第二RDL重分布层的一个或者多个第三半导体管芯，其中耦合到所述第二RDL重分布层的第三半导体管芯中至少一个的边缘表面连接到模塑化合物。
其中，所述模塑化合物形成在所述转接板的第一表面与耦合到所述第二RDL重分布层的所述第三半导体管芯中的至少一个之间。
其中，所述结构还包括一个或者多个无源器件，所述无源器件耦合到所述第二RDL重分布层，并且设置在耦合到所述第二RDL重分布层的所述第三半导体管芯中的至少一个的1mm的距离内。
(三)有益效果
与现有技术相比较，本发明提出一种基于TSV技术(硅通孔)的微电子封装结构，该结构的一个优点是微电子封装结构的尺寸可以显著的减少，并且不会发生翘曲的危险。另一个优点是使用模塑化合物来代替底部填充材料来保护IC芯片和转接板之间的电连接，从而减少了微电子封装的体积大小。这是因为模塑化合物能够使得位于转接板上的IC芯片和无源器件的位置非常接近。
附图说明
图1是本发明第一个实施例的示意图。
图2是本发明第二个实施例示意图。
图3是本发明第三个实施例示意图。
图4是本发明第四个实施例示意图。
图5是本发明第五个实施例示意图。
图6是本发明第六个实施例示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
为解决上述技术问题，本发明提供一种基于TSV技术的微电子封装结构，其包括：
转接板，其由半导体衬底形成并包括多个硅通孔；
第一半导体管芯，其连接到转接板的第一表面；
模塑化合物，其成形在转接板第一表面的边缘位置，用于对所述微电子封装结构进行密封固化。
其中，所述模塑化合物成形在所述第一半导体管芯和所述转接板的第一表面之间。
其中，所述结构还包括一个或多个无源器件，所述无源器件耦合到所述转接板的第一表面，并且所述无源器件设置在与所述第一半导体管芯相距的大约1mm的距离内。
其中，所述结构还包括第二半导体管芯，所述第二半导体管芯耦合在所述转接板的第一表面上。
其中，所述模塑化合物还成形在所述第一半导体管芯和所述第二半导体管芯之间。
其中，所述结构还包括信号RDL重分布层，所述信号RDL重分布层形成在所述转接板的第二表面上，并且电耦合到所述多个硅通孔，其中，所述转接板的第一表面与所述转接板的第二表面相对。
其中，所述信号RDL重分布层的一部分，形成在所述转接板边缘位置表面的所述模塑化合物上。
其中，所述结构还包括封装基板，所述封装基板耦合到所述转接板的第二表面，其中所述转接板的第一表面与所述转接板的第二表面相对。
其中，所述模塑化合物连接到所述封装基板的表面。
其中，所述结构还包括一个或多个第三半导体管芯，所述第三半导体管芯耦合到所述封装基板。
其中，所述模塑化合物连接到所述封装基板的所述一个或多个第三半导体管芯之一的边缘表面。
其中，所述模塑化合物连接到所述封装基板的所述一个或多个第三半导体管芯与所述封装基板之间。
其中，所述结构还包括一个或者多个无源器件，所述无源器件耦合到所述转接板，并且设置在耦合到所述封装基板的所述第三半导体管芯中的至少一个的约1mm的距离内。
此外，本发明还提供一种基于TSV技术的微电子封装结构，其包括：
转接板，所述转接板由半导体衬底形成并包括多个硅通孔；
第一半导体管芯，其耦合到转接板的第一表面；
第一RDL重分布层，形成在所述转接板的第一表面，用于电连接半导体管芯和转接板上的硅通孔；
第二RDL重分布层，形成在所述转接板的第二表面，用于电连接到转接板上的硅通孔；
其中所述转接板的第一表面与第二表面相对。
其中，所述结构还包括耦合到所述转接板第一表面的第二半导体管芯。
其中，所述第一半导体管芯包括逻辑芯片，并且所述第二半导体管芯包括存储器芯片。
其中，所述结构还包括模塑化合物，该模塑化合物连接到所述转接板第一表面的边缘位置，并且所述模塑化合物用于为对所述微电子封装进行密封。
其中，所述结构还包括耦合到所述第二RDL重分布层的一个或者多个第三半导体管芯，其中耦合到所述第二RDL重分布层的第三半导体管芯中至少一个的边缘表面连接到模塑化合物。
其中，所述模塑化合物形成在所述转接板的第一表面与耦合到所述第二RDL重分布层的所述第三半导体管芯中的至少一个之间。
其中，所述结构还包括一个或者多个无源器件，所述无源器件耦合到所述第二RDL重分布层，并且设置在耦合到所述第二RDL重分布层的所述第三半导体管芯中的至少一个的约1mm的距离内。
实施例1
图1是根据本发明的一个实施例布置的一个微电子封装100的示意性截面图。微电子封装100包括IC(集成电路)芯片101、102和103、转接板120、封装基板130和模塑加强板140。微电子封装100以电和机械的方式连接其中的元件，这些元件包括：IC芯片101、102和103以及任何安装在转接板120上的其他逻辑或存储器IC芯片，以及PCB(印刷电路板)或微电子封装100外部的其他基板(未示出)。此外，微电子封装100保护IC芯片101、102和103免受环境湿气和其他污染，并最小化其上的机械冲击和应力。为了清楚起见，图2中省略了IC系统100的一些元件，例如一些用来封装IC芯片101，102和103的包覆成型材料，散热器等。
IC芯片101、102和103都是半导体芯片，例如CPU(中央处理单元)、图形处理单元(GPU)、应用处理器或其他逻辑设备、存储芯片、全球定位系统(GPS)芯片、射频(RF)收发器芯片、Wi-Fi芯片、片上系统或任何适合安装在转接板120上的半导体芯片。并且，IC芯片101、102和103可以是微电子封装中组装在一起的任何IC芯片。在一些实施例中，IC芯片102是逻辑芯片，例如CPU或GPU，并且IC芯片101和103是与IC芯片102相关联的存储器芯片。IC芯片101，102，和103安装在转接板120上，并且可以使用焊料微凸块或任何其他技术上可行的方法安装到转接板基板130上。底部填充材料129可用于保护IC芯片101、102和103与转接板120之间的电连接。如图所示，IC芯片101、102和103通过位于转接板120上的RDL(重分布层)121中形成的电互连相互电耦合。RDL121的电互连，被配置为将IC芯片101、102和103彼此电耦合并与硅通孔122电耦合，这些硅通孔122形成在转接板120中并会在下面的内容中进行描述。RDL121通常用于连接地、电源、以及连接IC芯片101，102和103中的每一个的信号。RDL121可以使用本领域公知的各种沉积、图形化和蚀刻技术形成在转接板120上。
转接板120包括中间层或结构，其提供IC芯片101、102和103、以及安装在转接板120上的任何其他半导体芯片和封装基板130之间的电连接。在一些实施例中，转接板120由半导体衬底形成，例如硅晶片，因此比传统的封装基板薄得多。例如，转接板120可以具有8um或更小的厚度的127，而常规封装基板的厚度大约为1mm或更厚。IC芯片101、102和103与封装基板130之间的电连接旨在促进IC芯片101、102和103与封装基板130之间的信号高速传输。这种电连接包括RDL(重分布层)121和TSV(硅通孔)122的电互连。
RDL(重分布层)121通常使用晶圆级沉积、图形化和蚀刻工艺形成在转接板120的表面123上，即这些工艺是在完整的半导体晶圆或其他衬底上进行的。这样，多个微电子封装的RDL(重分布层)同时形成在完整的半导体衬底上，随后将半导体衬底分割成单独的转接板元件，例如转接板120，且转接板120上已经形成了RDL121。TSV(硅通孔)122是通过转接板120形成的“微通孔”，并且可以用导电材料形成凸点，例如焊料，用于直接形成IC芯片101、102和103和/或与RDL121的电互连、以及RDL121和TSV(硅通孔)122的电互连。TSV(硅通孔)122有效地形成了IC芯片101、102和103与封装基板130之间非常短的电连接。
封装基板130是刚性且绝热的基板，转接板120安装在该基板上并为微电子封装100提供结构刚性。在一些实施例中，封装基板130是层压基板，并且由堆叠的绝缘层或在芯层的顶表面和底表面上构建的层压板组成。封装基板130还形成电接口，用于在IC芯片101，102和103与电连接135之间路由输入输出信号以及电力。电连接135用于形成微电子封装100，PCB(印刷电路板)，或微电子封装100外部其他基板上的元件之间的电连接。电连接135可以是本领域已知的任何技术上可行的芯片封装电连接，包括BGA(球栅阵列)、PGA(针栅阵列)等。
模塑加强板140连接到转接板120的边缘表面125，并且包括注塑模塑部件，该注塑模塑部件是使用注塑成型工艺形成的模塑化合物。模塑加强板140通过注射合适的熔融材料(例如模塑化合物)制造，进入模腔。模腔形成于转接板120的边缘表面125，以及邻近边缘表面125的封装基板130的表面136的裸露部分，以及可移除的模塑组件(图1中未详细示出)。模塑化合物经过冷却和硬化后，以及模塑组件移除后，注入的模塑化合物形成模塑加强板140，如图1所示。在一些实施例中，模塑化合物被选择为注入转接板120的表面126和封装基板130的表面136之间相对较窄的间隙中，该间隙可以在大约80um的数量级。
应当注意的是，因为模塑加强板140形成在转接板120的边缘表面125上，所以转接板120和封装基板130可以具有小于100um的厚度127，并且由于模塑加强板140提供了附加结构刚度，微电子封装100在制造过程中不会产生翘曲。
微电子封装100的优点是多方面的，其中多个IC芯片耦合到单个转接板基板。因为IC芯片101、102和103分别耦合到转接板120并通过RDL(重分布层)121彼此连接，所以与IC芯片101、102和103分别耦合到常规封装基板或PCB(印刷电路板)的微电子封装相比，可以实现更高的电气性能。此外，与包括多个IC芯片的传统微电子封装相比，微电子封装100的复杂性降低。例如，一般层叠封装结构涉及多个芯片封装的制造，这些芯片封装后堆叠并彼此电连接，其中每个芯片封装可以包括封装基板。相比之下，微电子封装100包括单个封装基板和非常薄的转接板，由于模塑加强板140接触边缘表面125并且在某些实施例中接触表面126，因此其具有足够的刚性。另外为了使得多个IC芯片耦合到一个薄转接板上且不产生翘曲，由模塑加强板140提供增强的刚度，以此来提高微电子封装100的可靠性。
实施例2
图2是根据本发明的一个实施例布置的微电子封装200的示意性截面图。微电子封装200还包括散热器250，除此之外微电子封装200在结构和操作上与图1中的微电子封装100基本相似。微电子封装200的散热器250热耦合到IC芯片101，102和103，来减少由于IC芯片101，102和103之间的信号传输所带来的热量。在一些实施例中，散热器250由具有相对高热导率的单片金属形成，例如冲压铜或铝板。制造散热器250的合适材料包括铜、铝或一些其他金属，其热导率至少等于铝的热导率，即至少约230Wm-1K-1。
实施例3
图3是根据本发明的一个实施例布置的微电子封装300的示意性截面图。微电子封装300中，模塑加强板340被配置为接触转接板120的边缘表面125，IC芯片101，102和103的一个或多个表面，除此之外微电子封装300在结构组成和操作上与图1中的微电子封装100基本相似。在这样的实施例中，模塑加强板340代替底部填充材料129。作为参考，底部填充材料129的位置在图3中示出。此外，模塑加强板340也可以接触IC芯片101，102的边缘表面303。在图3所示的实施例中，模塑加强板340与所有表面303接触，除了IC芯片101，102和103的上表面304。
在微电子封装300中使用模塑加强板340代替底部模塑化合物129可以减小微电子封装300的宽度309，从而使微电子封装300更小、更便宜和更可靠。这是因为若使用底部填充材料129保护IC芯片101、102和103到转接板120的电连接，需要在IC芯片101、102和103与耦合到转接板120上的任何无源元件350之间有明显的间隔距离311，这些无源器件可以包括电容、电阻、电感，或安装到转接板120的任何其他无源电子器件。如果没有足够的间隔距离311，例如2mm到3mm，那么设置在IC芯片101、102和103下方的底部填充材料129可能接触无源元件350，这是非常不应该发生的。具体地说，在回流工艺期间，由于冷却固化后的底部填充材料129会发生热膨胀，从而会挤压无源器件350，导致无源器件350的移动，而使得微电子封装产生发生显著的可靠性和良率问题。而在回流工艺期间，模塑加强板340可以安全地接触无源部件350，所以微电子封装300中的间隔距离311可以非常小，例如大约0.1mm的数量级。
在一些实施例中，在没有封装基板的情况下，形成具有TSV(硅通孔)的转接板和与其耦合的多个IC芯片的微电子封装。并且，在转接板表面上的第二RDL提供电接口，来实现微电子封装中的IC芯片和PCB(印刷电路板)之间的输入输出信号和电力路由。一种这样的实施例在图4中示出。
实施例4
图4是根据本发明的一个实施例布置的微电子封装400的示意性截面图。微电子封装400在结构和操作上与图1中的微电子封装100基本相似，除了微电子封装400不包括封装基板，例如封装基板130。相反，第二RDL421形成在转接板120的裸露表面428上，如图4所示，第二RDL421与上文所述的图1中的RDL121基本相似。第二RDL421中包括的电互连用于电耦合转接板120中的TSV(硅通孔)122和电连接135，其提供微电子封装400和PCB(印刷电路板)之间的电连接。
因为微电子封装400包括模塑加强板140，所以由封装基板提供的刚度不是必需的。更近一步说，相对于包括封装基板的常规微电子封装，微电子封装400的厚度425显著减小。并且，微电子封装400的制作工艺也得到了简化；不仅减少了制作封装基板的工艺，在一些实施例中，在转接板120上形成第二RDL421的制造步骤可以作为形成RDL121的晶片级工艺的一部分来执行。因此，与具有封装基板的微电子封装相比，微电子封装400的复杂性和成本更低。
在微电子封装400的一些实施例中，使用可替代的制造工艺形成第二RDL421。不是使用晶片级工艺来形成第二RDL421，而是从转接板衬底分离多个转接板120并安装在载体框架上。然后围绕形成在载体框架上的多个转接板120形成模塑加强板140，使转接板120的顶面(其对应于图4中的表面429)裸露。硬化或固化的模塑加强板140将多个转接板120保持在适当位置，可以移除载体框架并在先前与载体框架接触的表面上形成RDL421，即图4中的转接板120的表面428。
实施例5
图5是根据本发明另一实施例布置的微电子封装500的示意性截面图。微电子封装500包括耦合多个IC芯片的转接板，该转接板与一个或多个其他IC芯片一起安装在封装基板上。更具体地说，微电子封装500包括转接板120和耦合到封装基板130上的IC芯片501和502，以及耦合到转接板120上的IC芯片503和504。在一些实施例中，IC芯片503和504通过连接到转接板120显著促进了信号的高速传播。例如，IC芯片503可以是逻辑芯片、CPU或GPU，以及IC芯片504可以是IC芯片503相关联的存储器芯片。
如图5所示，模塑加强板540与封装基板130、转接板120的边缘表面509以及IC芯片501和502相接触。在其他实施例中，模塑加强板540也与IC芯片503和504的边缘表面510接触。在一些实施例中，用底部填充材料129来保护IC芯片503和504的电连接，在其他实施例中，使用模塑加强板540代替底部填充材料129。在一些实施例中，模塑加强板540的使用有助于减小IC芯片501、502、503和504与耦合到转接板120的任何无源部件350之间的间隔距离511，从而减小微电子封装500的整体尺寸。
实施例6
图6是根据本发明另一实施例布置的微电子封装600的示意性截面图。微电子封装600包括耦合多个IC芯片的转接板，该转接板与一个或多个其他IC芯片一起电连接到第二RDL。具体而言，微电子封装600包括转接板120，IC芯片601和602电连接到第二RDL621，IC芯片603和604耦合到转接板120上。因此，使用第二RDL621代替封装基板，例如图1中的封装基板130。参照图5，将微电子封装600电连接到PCB(印刷电路板)。RDL621形成在转接板120的一侧，而电连接IC芯片603和604的RDL623形成在转接板120的另一侧。
如图6所示，模塑加强板640与转接板120的边缘表面609以及IC芯片601和602接触。在其他实施例中，模塑加强板640与IC芯片603和604的边缘表面610接触。在一些实施例中，如图所示，用底部填充材料129保护IC芯片603和604的电连接，而在其他实施例中，使用模塑加强板640代替底部填充材料129。第二RDL621和第二RDL521的工艺基本相同，模塑加强板640的工艺和模塑加强板540的工艺基本相同，结合上文图5所述。
与包括一个或多个常规封装基板的多芯片封装相比，微电子封装600的厚度大大地减少。此外，微电子封装600促进了IC芯片603和604之间信号的高速传播，因为IC芯片603和604设置在转接板120上并且与RDL121电连接。此外，模塑加强板640的使用减小了IC芯片601、602、603和604与耦合到转接板120上的任何无源组件350之间的间距611，这有利地减小了微电子封装600的整体尺寸。
总之，本发明的实施例阐述了具有较小的封装厚度的微电子封装。微电子封装包括由半导体衬底形成的转接板，在一些实施例中，包括连接到转接板的边缘表面并用于加强微电子封装的模塑化合物。上述实施例的优点是微电子封装的厚度可以显著减小，而不会产生翘曲的危险。另一个优点是使用模塑化合物代替底部填充材料来保护IC芯片和转接板之间的电连接减少了微电子封装的总体积。这是由于模塑化合物的弹性特性，它允许安装在转接板上的无源元件非常靠近同样安装在转接板上的IC芯片。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (20)

1.一种基于TSV技术的微电子封装结构，其特征在于，其包括：
转接板，其由半导体衬底形成并包括多个硅通孔；
第一半导体管芯，其连接到转接板的第一表面；
模塑化合物，其成形在转接板第一表面的边缘位置，用于对所述微电子封装结构进行密封固化。
2.如权利要求1所述的基于TSV技术的微电子封装结构，其特征在于，所述模塑化合物成形在所述第一半导体管芯和所述转接板的第一表面之间。
3.如权利要求1所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括一个或多个无源器件，所述无源器件耦合到所述转接板的第一表面，并且所述无源器件设置在与所述第一半导体管芯相距1mm的距离内。
4.如权利要求1所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括第二半导体管芯，所述第二半导体管芯耦合在所述转接板的第一表面上。
5.如权利要求1所述的基于TSV技术的微电子封装结构，其特征在于，所述模塑化合物还成形在所述第一半导体管芯和所述第二半导体管芯之间。
6.如权利要求1所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括信号RDL重分布层，所述信号RDL重分布层形成在所述转接板的第二表面上，并且电耦合到所述多个硅通孔，其中，所述转接板的第一表面与所述转接板的第二表面相对。
7.如权利要求6所述的基于TSV技术的微电子封装结构，其特征在于，所述信号RDL重分布层的一部分，形成在所述转接板边缘位置表面的所述模塑化合物上。
8.如权利要求1所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括封装基板，所述封装基板耦合到所述转接板的第二表面，其中所述转接板的第一表面与所述转接板的第二表面相对。
9.如权利要求8所述的基于TSV技术的微电子封装结构，其特征在于，所述模塑化合物连接到所述封装基板的表面。
10.如权利要求8所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括一个或多个第三半导体管芯，所述第三半导体管芯耦合到所述封装基板。
11.如权利要求10所述的基于TSV技术的微电子封装结构，其特征在于，所述模塑化合物连接到所述封装基板的所述一个或多个第三半导体管芯之一的边缘表面。
12.如权利要求10所述的基于TSV技术的微电子封装结构，其特征在于，所述模塑化合物连接到所述封装基板的所述一个或多个第三半导体管芯与所述封装基板之间。
13.如权利要求12所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括一个或者多个无源器件，所述无源器件耦合到所述转接板，并且设置在耦合到所述封装基板的所述第三半导体管芯中的至少一个的1mm的距离内。
14.一种基于TSV技术的微电子封装结构，其特征在于，其包括：
转接板，所述转接板由半导体衬底形成并包括多个硅通孔；
第一半导体管芯，其耦合到转接板的第一表面；
第一RDL重分布层，形成在所述转接板的第一表面，用于电连接半导体管芯和转接板上的硅通孔；
第二RDL重分布层，形成在所述转接板的第二表面，用于电连接到转接板上的硅通孔；
其中所述转接板的第一表面与第二表面相对。
15.如权利要求14所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括耦合到所述转接板第一表面的第二半导体管芯。
16.如权利要求15所述的基于TSV技术的微电子封装结构，其特征在于，所述第一半导体管芯包括逻辑芯片，并且所述第二半导体管芯包括存储器芯片。
17.如权利要求14所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括模塑化合物，该模塑化合物连接到所述转接板第一表面的边缘位置，并且所述模塑化合物用于为对所述微电子封装进行密封。
18.如权利要求17所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括耦合到所述第二RDL重分布层的一个或者多个第三半导体管芯，其中耦合到所述第二RDL重分布层的第三半导体管芯中至少一个的边缘表面连接到模塑化合物。
19.如权利要求18所述的基于TSV技术的微电子封装结构，其特征在于，所述模塑化合物形成在所述转接板的第一表面与耦合到所述第二RDL重分布层的所述第三半导体管芯中的至少一个之间。
20.如权利要求19所述的基于TSV技术的微电子封装结构，其特征在于，所述结构还包括一个或者多个无源器件，所述无源器件耦合到所述第二RDL重分布层，并且设置在耦合到所述第二RDL重分布层的所述第三半导体管芯中的至少一个的1mm的距离内。
CN202111188607.3A 2021-10-12 2021-10-12 一种基于tsv技术的微电子封装结构 Pending CN113937076A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111188607.3A CN113937076A (zh) 2021-10-12 2021-10-12 一种基于tsv技术的微电子封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111188607.3A CN113937076A (zh) 2021-10-12 2021-10-12 一种基于tsv技术的微电子封装结构

Publications (1)

Publication Number Publication Date
CN113937076A true CN113937076A (zh) 2022-01-14

Family

ID=79278530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111188607.3A Pending CN113937076A (zh) 2021-10-12 2021-10-12 一种基于tsv技术的微电子封装结构

Country Status (1)

Country Link
CN (1) CN113937076A (zh)

Similar Documents

Publication Publication Date Title
US11901335B2 (en) Semiconductor package with routing patch and conductive interconnection structures laterally displaced from routing patch
US10032696B2 (en) Chip package using interposer substrate with through-silicon vias
US10770418B2 (en) Fan-out semiconductor package
US10388614B2 (en) Fan-out semiconductor package and method of manufacturing same
KR102059814B1 (ko) 안테나 모듈
US9899331B2 (en) Fan-out semiconductor package and method of manufacturing same
KR101912290B1 (ko) 팬-아웃 반도체 패키지
US11581275B2 (en) Antenna module
US12002737B2 (en) Electronic package and method of fabricating the same
KR20180037406A (ko) 팬-아웃 반도체 패키지
KR101973426B1 (ko) 전자부품 패키지 및 그 제조방법
TW202010076A (zh) 扇出型半導體封裝
US20200091095A1 (en) Antenna module
US12002721B2 (en) Method of fabricating semiconductor structure
US20200168518A1 (en) Semiconductor package
KR20190075647A (ko) 팬-아웃 반도체 패키지
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
US11837537B2 (en) Fan-out semiconductor package
CN113937076A (zh) 一种基于tsv技术的微电子封装结构
KR20180128660A (ko) 반도체 패키지 기판의 휨 감소 방법 및 휨이 감소된 반도체 패키지 기판
US20240071857A1 (en) Semiconductor device
US20230063295A1 (en) Package structure with stiffener ring having slant sidewall
US20050082650A1 (en) Integrated circuit packaging system
CN115588662A (zh) 半导体晶粒封装及其形成方法
TW202218069A (zh) 半導體封裝及製造半導體封裝的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination