CN113921474A - 半导体封装体及其制造方法 - Google Patents

半导体封装体及其制造方法 Download PDF

Info

Publication number
CN113921474A
CN113921474A CN202110516008.3A CN202110516008A CN113921474A CN 113921474 A CN113921474 A CN 113921474A CN 202110516008 A CN202110516008 A CN 202110516008A CN 113921474 A CN113921474 A CN 113921474A
Authority
CN
China
Prior art keywords
substrate
ring
semiconductor die
semiconductor
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110516008.3A
Other languages
English (en)
Inventor
卿恺明
叶书伸
陈见宏
游辉昌
郑幼敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113921474A publication Critical patent/CN113921474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/08113—Disposition the whole bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例提供一种半导体封装体及其制造方法。一种半导体封装体包括衬底、半导体管芯、环形结构和盖。所述半导体管芯设置在所述衬底上。所述环形结构设置在所述衬底上并围绕所述半导体管芯，其中所述半导体管芯的第一侧与所述环形结构的内侧壁相隔第一间隙，且所述半导体管芯的第二侧与所述环形结构的所述内侧壁相隔第二间隙。所述第一侧与所述第二侧相对，并且所述第一间隙小于所述第二间隙。所述盖设置在所述环形结构上并具有形成在其中的凹陷，且所述凹陷在所述环形结构与所述盖的堆叠方向上与所述第一间隙交叠。

Description

半导体封装体及其制造方法
技术领域
本发明实施例提供一种半导体封装体及其制造方法。
背景技术
半导体器件和集成电路(integrated circuit，IC)被用于各种电子应用(例如，个人电脑、手机、数码相机和其他电子设备)中。举例来说，半导体器件和IC通常在单个半导体晶片上制造。晶片的管芯可在晶片级(wafer level)上或在晶片锯切之后与其他半导体器件、管芯或组件一起被处理和封装，并且已研发出了各种技术。用于制作半导体器件和IC的半导体处理继续朝着器件密度增加、具有器件尺寸不断减小的有源器件(主要是晶体管)数量增加的方向发展。随着电子产品不断小型化，经封装的半导体器件和IC的散热对于封装技术来说已变得有用。
发明内容
本发明实施例提供一种半导体封装体包括衬底、半导体管芯、环形结构和盖。所述半导体管芯设置在所述衬底上。所述环形结构设置在所述衬底上并围绕所述半导体管芯，其中所述半导体管芯的第一侧与所述环形结构的内侧壁相隔第一间隙，且所述半导体管芯的第二侧与所述环形结构的所述内侧壁相隔第二间隙。所述第一侧与所述第二侧相对，并且所述第一间隙小于所述第二间隙。所述盖设置在所述环形结构上并具有形成在其中的凹陷，且所述凹陷在所述环形结构与所述盖的堆叠方向上与所述第一间隙交叠。
本发明实施例提供一种半导体封装体包括衬底、半导体管芯和电磁干扰屏蔽结构。所述半导体管芯设置在所述衬底上位于朝向所述衬底的边缘的偏移位置中。所述电磁干扰屏蔽结构设置在所述衬底上并电连接到所述衬底，其中所述半导体管芯位于由所述衬底和所述电磁干扰屏蔽结构限定的空间中，并且形成在所述电磁干扰屏蔽结构中的凹陷对应于所述偏移位置。
本发明实施例提供一种制造半导体封装体的方法包括以下步骤：提供半导体管芯；将所述半导体管芯安装到衬底；将环形结构粘合在所述衬底上以围绕所述半导体管芯，所述半导体管芯的第一侧与所述环形结构的内侧壁相隔第一间隙，且所述半导体管芯的第二侧与所述环形结构的所述内侧壁相隔第二间隙，其中所述第一侧与所述第二侧相对，并且所述第一间隙小于所述第二间隙；以及将盖粘合在所述环形结构上，以与所述环形结构和所述衬底形成容纳空间，所述半导体管芯位于所述容纳空间中，并且所述盖包括形成在其中的凹陷，其中所述凹陷在空间上与所述容纳空间连通，并且在所述环形结构和所述盖的堆叠方向上与所述第一间隙交叠。
附图说明
结合附图阅读以下详细说明，会理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1、图3和图5示出根据本公开一些实施例的制造半导体封装体的方法的示意性剖视图。
图2、图4和图6示出分别在图1、图3和图5中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图。
图7示出在图6中绘示的半导体封装体的示意性剖视图。
图8示出根据本公开一些实施例的制造半导体封装体的方法的流程图。
图9示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图10示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图11示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图12示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图13示出根据本公开一些替代实施例的半导体封装体中所包括的组件的相对位置的示意性平面图。
图14示出在图13中绘示的半导体封装体的示意性剖视图。
图15示出根据本公开一些实施例的半导体封装体的示意性剖视图。
图16示出在图15中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图。
图17示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图18示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图19示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图20示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图21示出根据本公开一些替代实施例的半导体封装体中所包括的组件的相对位置的示意性平面图。
图22示出根据本公开一些实施例的半导体封装体的示意性剖视图。
图23示出在图22中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图。
图24示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图25示出根据本公开一些实施例的半导体封装体的示意性剖视图。
图26示出在图25中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图。
图27示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。
图28示出根据本公开一些实施例的半导体封装体的示意性剖视图。
[符号的说明]
10、10a、10b、10c、10d、10e、20、20a、20b、20c、20d、20e、30、30a、40、40a：半导体封装体
100、900：半导体管芯
110：半导体衬底
110a：前侧表面
110b：后侧表面
120：内连结构
122：层间介电层
124：图案化导电层
130：钝化层
130a：表面
140、920：导通孔
202、204：焊料区
310、320：半导体器件
400：导电端子
500：衬底
500b、600b、800b：底表面
500t、600t、800t：顶表面
510、520：接合垫
530：金属化层
600A、600A’、600B、600B’、600C、600D：环形结构
710、720：粘合剂
730：热界面材料
800A、800B、800C、800D：盖
C1：第一组件
C2：第二组件
CL1、CL2：中心线
CT：端子
E1：第一边缘
E2：第二边缘
E3：第三边缘
E4：第四边缘
G1、G2、G3、G4、W1、W2、W6、W7：间隙
L1、L2：长度
O1：开口
P1：环形结构的部分
P2：盖结构的部分
R1、R2、R2’：凹陷
S1：第一侧
S2：第二侧
S3：第三侧
S4：第四侧
S5、S5’、S6、S7、S8、S9、S10、S11、S12：侧
S5a、S5b：平面表面
S1000、S2000、S3000、S4000：步骤
SC：组件组合件
SW600i：内侧壁
SW600o：外侧壁
SW800：侧壁
T1：距离
T5、T600、T800、W3、W4、W4’、W8、W9：厚度
UF：底部填料层
W5、W5’：宽度
X、Y、Z：方向
θ：角度
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件、值、操作、材料、布置或类似物的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。设想存在其他组件、值、操作、材料、布置或类似物。举例来说，以下说明中将第一特征形成在第二特征上方或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且还可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”及类似用语等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
另外，为易于说明，本文中可能使用例如“第一(first)”、“第二(second)”、“第三(third)”、“第四(fourth)”及类似用语等用语来阐述图中所示的相似的元件或特征或者不同的元件或特征，且可依据呈现次序或说明的上下文而互换地使用。
本公开还可包括其他特征及工艺。举例来说，可包括测试结构以帮助对三维(three-dimensional，3D)封装体或三维集成电路(three-dimensional integratedcircuit，3DIC)器件进行验证测试。所述测试结构可包括例如在重布线层中或在衬底上形成的测试焊盘，以使得能够对3D封装体或3DIC进行测试、对探针和/或探针卡(probe card)进行使用及类似操作。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包括对已知良好管芯(known good die)进行中间验证的测试方法来使用，以提高良率并降低成本。
在根据各种示例性实施例，提供一种半导体封装体及其制造方法。在具体阐述所示实施例之前，将概括阐述本公开实施例的某些有利特征和方面。可采用所述半导体封装体用于改善制造工艺期间的应力集中和/或分层问题。下面阐述的是一种具有以下结构的半导体封装体，所述结构具有设置在衬底上方处于偏移位置中(例如，从衬底的中心轴移位)的半导体器件。相应地，具有对应于所述偏移位置的凹陷的盖被接合到安装在衬底上并围绕半导体器件的环形结构，此允许盖在凹陷的位置处在变形能力(deformationability)方面具有更大的灵活性，从而避免或减少应力集中和/或分层问题(例如，在盖与环形结构之间)。除了散热的目的之外，盖、环形结构和被采用以将盖和环形结构固定到衬底上的粘合剂一起构成用于半导体元件的电磁干扰屏蔽结构。根据一些实施例示出形成半导体封装体的中间阶段。对一些实施例的一些变化进行了论述。在各种视图和说明性实施例中，相同的参考编号用于表示相同的元件。
图1、图3和图5示出根据本公开一些实施例的制造半导体封装体10的方法的示意性剖视图。图2、图4和图6示出分别在图1、图3和图5中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图。图7示出在图6中绘示的半导体封装体的示意性剖视图，其中图1、图3和图5是沿着在图2、图4和图6中绘示的中心线CL1截取的剖视图，且图7是沿着在图6中绘示的中心线CL2截取的剖视图。图8示出根据本公开一些实施例的制造半导体封装体的方法的流程图。图9到图12和图14是沿着中心线CL1示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。图13示出在图14中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图，其中图14是沿着在图13中绘示的中心线CL2截取的剖视图。在一些实施例中，制造方法是晶片级封装工艺的一部分。应注意，在本文中阐述的工艺步骤涵盖用于制作半导体封装体的制造工艺的一部分，所述半导体封装体涉及例如半导体管芯(或器件/芯片)等半导体组件。所述些实施例旨在提供进一步的解释，但不用于限制本公开的范围。
参照图1和图2，在一些实施例中，根据图8的步骤S1000提供半导体管芯100。在一些实施例中，半导体管芯100包括半导体衬底110、设置在半导体衬底110上的内连结构120、设置在内连结构120上的钝化层130、以及贯穿钝化层130并设置在内连结构120上的多个导通孔140。如图1所示，举例来说，半导体衬底110具有前侧表面110a和与前侧表面110a相对的后侧表面110b，并且内连结构120位于半导体衬底110的前侧表面110a上，其中内连结构120夹置在半导体衬底110与钝化层130之间，并且夹置在半导体衬底110与导通孔140之间。
在一些实施例中，半导体衬底110是硅衬底，所述硅衬底包括形成在其中的有源组件(例如晶体管和/或存储器(例如N型金属氧化物半导体(N-type metal-oxidesemiconductor，NMOS)和/或P型金属氧化物半导体(P-type metal-oxide semiconductor，PMOS)器件或类似物))和/或无源组件(例如电阻器、电容器、电感器或类似物)。在一些实施例中，此种有源组件及无源组件在前段(front-end-of-line，FEOL)工艺中形成。在替代实施例中，半导体衬底110是块状硅衬底，例如块状单晶硅衬底、经掺杂的硅衬底、未经掺杂的硅衬底或绝缘体上硅(silicon-on-insulator，SOI)衬底，其中经掺杂的硅衬底的掺杂剂可为N型掺杂剂、P型掺杂剂或其组合。本公开不限于此。
半导体衬底110可包含例如以下其他半导体材料：锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或者其组合。也可使用其他衬底，例如多层式(multi-layered)衬底或梯度衬底(gradient substrate)。举例来说，半导体衬底110具有有时被称为顶侧(top side)的有效表面(例如，前侧表面110a)以及有时被称为底侧(bottom side)的非有效表面(例如，后侧表面110b)。
在一些实施例中，内连结构120包括交替地堆叠的一个或多个层间介电层122与一个或多个图案化导电层124。举例来说，层间介电层122是氧化硅层、氮化硅层、氮氧化硅层或由其他合适的介电材料形成的介电层，且通过沉积或类似工艺形成。举例来说，图案化导电层124是图案化铜层或其他合适的图案化金属层，且通过电镀或沉积形成。然而，本公开不限于此。作为另外一种选择，图案化导电层124可通过双镶嵌方法(dual-damascenemethod)形成。层间介电层122的数目及图案化导电层124的数目可小于或大于图1中所绘示的数目，且可基于需要和/或设计布局来指定；本公开并非特别限制于此。在一些实施例中，内连结构120在后段(back-end-of-line，BEOL)工艺中形成。在说明通篇中，用语“铜”旨在包括实质上纯的元素铜、包含不可避免的杂质的铜、以及包含少量元素(例如钽、铟、锡、锌、锰、铬、钛、锗、锶、铂、镁、铝或锆等)的铜合金。
在某些实施例中，如图1中所示，图案化导电层124夹置在层间介电层122之间，其中图案化导电层124的所示最顶层的表面至少部分地被形成在层间介电层122的所示最顶层中的多个开口(未标记)暴露出、并电连接到半导体衬底110中所包括的有源组件和/或无源组件，并且图案化导电层124的所示最底层的表面至少部分地被形成在层间介电层122的所示最底层中的多个开口O1暴露出、并电连接到稍后形成的用于电连接的一个或多个组件(例如，通过导通孔140)。开口O1的形状和数量以及形成在层间介电层122的所示最顶层中的开口的形状和数量在本公开中不受限制，并且可基于需求和/或设计布局来指定。
在一些实施例中，如图1所示，钝化层130形成在内连结构120上，其中内连结构120的一些部分被钝化层130覆盖并与钝化层130接触，并且内连结构120的其余部分被钝化层130以可接近的方式露出。如图1所示，钝化层130具有表面130a，所述表面130a例如是实质上平面的。在某些实施例中，钝化层130的表面130a是齐平的，并且可具有高的平面度(planarity)和平整度(flatness)，此对于稍后形成的层/元件(例如，导通孔140)来说是有益的。在一些实施例中，钝化层130包括聚酰亚胺(polyimide，PI)层、聚苯并恶唑(polybenzoxazole，PBO)层、二氧化硅系(非有机)层或其他合适的聚合物(或有机)层，并且通过沉积或类似工艺形成。本公开不限于此。本公开不具体限制钝化层130的厚度，只要钝化层130的表面130a能够保持其高的平面度和平整度即可。在本公开中，钝化层130的表面130a可被称为半导体管芯100的前表面(front surface)，并且半导体衬底110的后侧表面110b可被称为半导体管芯100的后侧表面(backside surface)。
在一些实施例中，导通孔140形成在内连结构120上且形成在半导体衬底110上方，并且导通孔140的侧壁被钝化层130包裹。在一些实施例中，如图1所示，导通孔140各自贯穿钝化层130，并延伸到形成在层间介电层122的所示最底层中的开口O1中，以物理接触图案化导电层124的由所示最底层的开口O1暴露出的表面。通过内连结构120，导通孔140电连接到半导体衬底110中所包括的有源组件和/或无源组件。在一些实施例中，与内连结构120物理接触的导通孔140远离钝化层130的表面130a延伸，如图1所示。然而，本公开不限于此；作为另外一种选择，与内连结构120物理接触的导通孔140各自可包括与钝化层130的表面130a实质上共面并齐平的表面。出于说明目的和简洁起见，在图1中仅示出两个导通孔140，然而应注意，可包括多于两个的导通孔140；本公开不限于此。
在一些实施例中，导通孔140通过光刻、镀覆、光刻胶剥离工艺或任何其他合适的方法形成。镀覆工艺可包括电镀(electroplating)、化学镀(electroless plating)或类似工艺。举例来说，导通孔140通过(但不限于)以下方式形成：形成覆盖钝化层130的掩模图案(未示出)，所述掩模图案具有与图案化导电层124的由所示最底层的开口O1暴露出的表面对应的多个开口(未示出)；图案化钝化层130以在其中形成多个接触开口(未示出)，以暴露出图案化导电层124的由所示最底层的开口O1暴露出的表面；形成填充在掩模图案中形成的开口、在钝化层130中形成的接触开口和开口O1的金属材料，以通过电镀或沉积形成多个导通孔140；且然后移除掩模图案。钝化层130可通过例如干式刻蚀工艺、湿式刻蚀工艺或其组合等刻蚀工艺来图案化。应注意，例如，形成在钝化层130中的接触开口各自在空间上与覆盖在其上的用于形成导通孔140的相应一个开口O1连通。掩模图案可通过可接受的灰化工艺和/或光刻胶剥离工艺(例如使用氧等离子体或类似物)移除。在一个实施例中，导通孔140的材料包括金属材料，例如铜或铜合金或类似物。
在一些实施例中，沿着半导体衬底110、内连结构120和钝化层130的堆叠方向Z在半导体衬底110的前侧表面110a上的垂直投影中，导通孔140可独立地为圆形、椭圆形、三角形、矩形或类似形状。导通孔140的形状在本公开中不受限制。导通孔140的数量和形状可基于需求来指定和选择，并且通过改变形成在钝化层130中的接触开口的数量和形状来调整。
作为另外一种选择，导通孔140可通过以下方式形成：形成覆盖钝化层130的第一掩模图案(未示出)，所述第一掩模图案具有与图案化导电层124的由所示最底层的开口O1暴露出的表面对应的多个开口(未示出)；图案化钝化层130以在其中形成多个接触开口(未示出)，以暴露出图案化导电层124的由所示最底层的开口O1暴露出的表面；移除第一掩模图案；在钝化层130上方共形地形成金属晶种层；形成覆盖金属晶种层的第二掩模图案(未示出)，所述第二掩模图案具有暴露出在钝化层130中形成的接触开口和开口O1的多个开口(未示出)；通过电镀或沉积形成填充在第二掩模图案中形成的开口、在钝化层130中形成的接触开口和开口O1的金属材料；移除第二掩模图案；以及然后移除未被金属材料覆盖的金属晶种层以形成多个导通孔140。在一些实施例中，金属晶种层被称为金属层，其包括单层或复合层，所述复合层包括由不同材料形成的多个子层。在一些实施例中，金属晶种层包含钛、铜、钼、钨、氮化钛、钛钨、其组合或类似物。举例来说，金属晶种层可包括钛层和位于钛层上方的铜层。可使用例如溅镀(sputtering)、物理气相沉积(physical vapordeposition，PVD)或类似工艺来形成金属晶种层。
在一些实施例中，对于半导体管芯100来说，半导体衬底110的侧壁、内连结构120的侧壁和钝化层130的侧壁在方向Z上实质上彼此对齐。举例来说，导通孔140的所示最外表面远离钝化层130的表面130a突出(例如，不与钝化层130的表面130a对齐)，如图1所示。作为另一选择，导通孔140的所示最外表面可实质上与钝化层130的表面130a齐平且共面(例如，与钝化层130的表面130a对齐)。
如图1和图2所示，举例来说，半导体管芯100的侧壁连接半导体管芯100的表面130a和半导体管芯100的后侧表面110b。在一些实施例中，如果考虑半导体管芯100在其俯视图中(例如，在X-Y平面上)的形状为矩形形状(例如正方形)，那么半导体管芯100的侧壁包括第一侧S1、第二侧S2、第三侧S3和第四侧S4，其中第一侧S1沿着方向X与第三侧S3相对，且第二侧S2沿着方向Y与第四侧S4相对。方向X和Y与方向Z不同，其中方向X与方向Y不同。举例来说，方向X垂直于方向Y，且方向X和Y垂直于方向Z。如图2所示，举例来说，第一侧S1的一端和第三侧S3的一端通过第二侧S2连接，且第一侧S1的另一端和第三侧S3的另一端通过第四侧S4连接。
应理解，在一些实施例中，在本文中阐述的半导体管芯100可被称为半导体芯片或集成电路(IC)。在一些实施例中，半导体管芯100是逻辑芯片，例如中央处理器(centralprocessing unit，CPU)、图形处理单元(graphics processing unit，GPU)、系统芯片(system-on-a-chip，SoC)、系统集成电路(system-on-integrated-circuit，SoIC)、微控制器或类似物。然而，本公开不限于此；作为另外一种选择，半导体管芯100可包括数字芯片、模拟芯片或混合信号芯片，例如应用专用集成电路(“ASIC”)芯片、传感器芯片、无线和射频(radio frequency，RF)芯片、基带(baseband，BB)芯片、存储器芯片(例如，高带宽存储器(high bandwidth memory，HBM)管芯)或电压调节器芯片。在又一些替代实施例中，半导体管芯100可为组合型的芯片或IC，例如同时包括RF芯片和数字芯片两者的WiFi芯片。在一些实施例中，半导体管芯100呈具有芯片尺寸封装体的形式。
继续图1，在一些实施例中，根据图8的步骤S2000，将半导体管芯100放置在衬底500上方并安装在衬底500上。举例来说，将半导体管芯100拾取并放置在衬底500上，且然后将半导体管芯100接合到衬底500。衬底500可由例如硅、锗、金刚石或类似物等半导体材料制成。在一些实施例中，也可使用化合物材料，例如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、其组合及类似物。在一些替代实施例中，衬底500为SOI衬底，其中SOI衬底可包括半导体材料(例如外延硅、锗、硅锗、SOI、绝缘体上硅锗(silicongermanium on insulator，SGOI)或其组合)层。在另一些替代实施例中，衬底500是基于绝缘芯(insulating core)，例如玻璃纤维增强树脂芯(fiberglass reinforced resincore)。一种示例性芯材料(core material)是玻璃纤维树脂，例如阻燃剂级4(flame-retardant class 4，FR4)。芯材料的替代物可包括双马来酰亚胺三嗪(bismaleimidetriazine，BT)树脂，或者作为另外一种选择，以其他印刷电路板(printed circuit board，PCB)材料或膜来替代。在又一些替代实施例中，衬底500为构成膜(build-up film)，例如味之素构成膜(Ajinomoto build-up film，ABF)或其他合适的叠层。
在一个实施例中，衬底500包括可用于产生半导体封装体的结构及功能设计的有源器件和/或无源器件(未示出)，例如晶体管、电容器、电阻器、其组合或类似物。有源器件和/或无源器件可使用任何合适的方法形成。然而，本公开并非仅限于此；在替代实施例中，衬底500实质上不包含有源器件和/或无源器件。
在一些实施例中，衬底500包括多个接合垫510、多个接合垫520、多个金属化层530和内连金属化层530的多个通孔(未示出)，其中接合垫510、520电连接到金属化层530和通孔。金属化层530与通孔一起形成为衬底500提供布线(routing)的功能电路系统(functional circuitry stystem)。嵌置在衬底500中的金属化层530及通孔可由交替的介电材料(例如低介电常数介电材料)层与导电材料(例如铜)层(具有内连导电材料层的通孔)形成，且可通过任何合适的工艺(例如沉积、镶嵌、双镶嵌或类似工艺)形成。
接合垫510、520用于为衬底500提供与外部组件的电连接。接合垫510和接合垫520可分别设置在衬底500的相对两侧上。在一些实施例中，接合垫510位于衬底500的所示顶表面500t上并分布在衬底500的所示顶表面500t上方，接合垫520位于衬底500的所示底表面500b上并分布在衬底500的所示底表面500b上方。举例来说，如图1所示，所示顶表面500t沿着方向Z与所示底表面500b相对。在一些实施例中，接合垫510中的一些接合垫通过金属化层530和通孔电连接到接合垫520。在一些实施例中，接合垫510中的一些接合垫通过金属化层530和通孔电连接到接合垫510中的一些其他接合垫。在一些实施例中，接合垫520中的一些接合垫通过金属化层530和通孔电连接到接合垫520中的一些其他接合垫。本公开不限于此。
在导通孔140从钝化层130突出的实施例中，半导体管芯100的导通孔140通过倒装芯片接合(flip chip bonding)经由多个焊料区202分别连接到衬底500的接合垫510，如图1所示。在一些实施例中，通过接合垫510、导通孔140和夹置在所述两者之间的焊料区202，半导体管芯100机械连接且电连接到衬底500。此外，衬底500被视为电路结构(例如，其中嵌入有电路系统结构的有机衬底，例如印刷电路板(PCB))。焊料区202可为预焊料膏(pre-solder paste)。然而，本公开不限于此；作为另外一种选择，焊料区202可为预焊料块(pre-solder block)。在一些实施例中，焊料区202的材料可包括具有或不具有额外杂质(例如，Ni、Bi、Sb、Au或类似物)的无铅焊料材料(例如，Sn-Ag系材料或Sn-Ag-Cu系材料)。在一些实施例中，底部填料(未示出)形成在衬底500上，以填充半导体管芯100与衬底500之间的间隙，并且包裹焊料区202和导通孔140的侧壁。举例来说，底部填料可为任何可接受的材料，例如聚合物、环氧树脂、模制底部填料或类似物。在一个实施例中，底部填料可通过底部填料分配、毛细管流动工艺或任何其他合适的方法形成。
作为另外一种选择，在导通孔140的表面实质上与钝化层130的表面130a共面的实施例中，半导体管芯100通过混合接合(涉及金属对金属接合和电介质对电介质接合)连接到衬底500。本公开不限于此。
如图1和图2所示，举例来说，衬底500具有连接衬底500的所示顶表面500t和衬底500的所示底表面500b的侧壁。在一些实施例中，如果考虑衬底500在其俯视图中(例如，在X-Y平面上)的形状为矩形形状，那么衬底500的侧壁包括第一边缘E1、第二边缘E2、第三边缘E3和第四边缘E4，其中第一边缘E1沿着方向X与第三边缘E3相对，且第二边缘E2沿着方向Y与第四边缘E4相对。如图2所示，举例来说，第一边缘E1的一端和第三边缘E3的一端由第二边缘E2连接，且第一边缘E1的另一端和第三边缘E3的另一端由第四边缘E4连接。在一些实施例中，中心线CL1是实质上与衬底500的短轴平行的衬底500的中心线，且中心线CL2是实质上与衬底500的长轴平行的衬底500的中心线，如图2所示。换句话说，中心线CL1在方向X上延伸并与衬底500的长侧(例如，第一边缘E1和第三边缘E3)相交。另一方面，中心线CL2在方向Y上延伸并与衬底500的短侧(例如，第二边缘E2和第四边缘E4)相交。在本公开中，方向X可被称为第二边缘E2和第四边缘E4的延伸方向，而方向Y可被称为第一边缘E1和第三边缘E3的延伸方向。
在本公开中，半导体管芯100在偏移位置中接合到衬底500。举例来说，半导体管芯100从中心线CL2朝向衬底500的第一边缘E1移位，其中半导体管芯100的第一侧S1与第一边缘E1相隔间隙G1，如图1和图2所示。如图2所示，在一些实施例中，半导体管芯100的第一侧S1以间隙G1从衬底500的第一边缘E1偏移，其中间隙G1小于半导体管芯100的第二侧S2与衬底500的第二边缘E2之间的间隙G2。也就是说，中心线CL2不被视为半导体管芯100在方向Y上的中心线，因为中心线CL2不穿过半导体管芯100的第二侧S2和/或第四侧S4的长度的中间值。换句话说，半导体管芯100沿着方向X在偏移位置(例如，以距衬底500的边缘(例如，第一边缘E1)存在间隙G1的方式偏心设置)中接合到衬底500。
另一方面，沿着方向Y，半导体管芯100的各侧(例如，第二侧S2和第四侧S4)分别与衬底500的边缘(例如，第二边缘E2和第四边缘E4)相隔相等的距离，例如间隙G3。也就是说，中心线CL1进一步被视为半导体管芯100在方向X上的中心线，因为中心线CL1穿过半导体管芯100的第一侧S1和/或第三侧S3的长度的中间值。在一些实施例中，间隙G3大于间隙G2和间隙G1，且间隙G2大于间隙G1，如图2所示。在替代实施例中，间隙G3小于间隙G2和间隙G1，而间隙G2大于间隙G1。在进一步的替代实施例中，间隙G3可实质上等于间隙G2或间隙G1，并且间隙G2大于间隙G1。本公开不限于此。
参照图3和图4，在一些实施例中，根据图8的步骤S3000，提供环形结构600A，且然后将环形结构600A接合到衬底500。举例来说，环形结构600A的底表面600b通过粘合剂710粘合到衬底500的所示顶表面500t，其中环形结构600A围绕半导体管芯100。在一些实施例中，在俯视图(例如，X-Y平面)中，环形结构600A呈全(连续)框架环的形式，其具有面向半导体管芯100的侧壁的内侧壁SW600i和与内侧壁SW600i相对的外侧壁SW600o，其中外侧壁SW600o在方向Z上与衬底500的侧壁实质上对齐。举例来说，如图3所示，环形结构600A的内侧壁SW600i和外侧壁SW600o各自为实质上连续的垂直侧壁。
在俯视图中，环形结构600A可具有与衬底500的轮廓对应的环形状。在一些实施例中，环形结构600A在俯视图中具有矩形环形状，所述矩形环形状具有两个相对的长侧和两个相对的短侧，其中中心线CL1与环形结构600A的长侧相交，且中心线CL2与环形结构600A的短侧相交。举例来说，如图3和图4所示，环形结构600A的内侧壁SW600i包括四个侧S5到S8，其中(长)侧S5在方向X上与(长)侧S7相对，(短)侧S6在方向Y上与(短)侧S8相对。类似地，环形结构600A的外侧壁SW600o包括四个侧S9到S12，其中，举例来说，(长)侧S9在方向X上与(长)侧S11相对，(短)侧S10在方向Y上与(短)侧S12相对。
举例来说，如图3和图4所示，环形结构600A的内侧壁SW600i(例如，侧S5)与半导体管芯100的第一侧S1相隔间隙W1，环形结构600A的内侧壁SW600i(例如，侧S7)与半导体管芯100的第三侧S3相隔间隙W2，环形结构600A的内侧壁SW600i(例如，侧S6)与半导体管芯100的第二侧S2相隔间隙W6，并且环形结构600A的内侧壁SW600i(例如，侧S8)与半导体管芯100的第四侧S4相隔间隙W7，其中间隙W2大于间隙W1，并且间隙W6实质上等于间隙W7。换句话说，对应于位于衬底500上的半导体管芯100的偏移位置，半导体管芯100在相对于环形结构600A在方向X上存在间隙W1的情况下以偏心方式布置)。在本公开中，间隙W1可被称为半导体管芯100相对于半导体封装体的偏移位置。
环形结构600A在俯视图中可具有实质上相同的厚度。举例来说，如图4的俯视图所示，其中在中心线CL1的延伸方向(例如，X)上的侧S5与侧S9之间的厚度W3、在中心线CL1的延伸方向(例如，X)上的侧S7与侧S11之间的厚度W4、在中心线CL2的延伸方向(例如，Y)上的侧S6与侧S10之间的厚度W8、以及在中心线CL2的延伸方向(例如，Y)上的侧S8与侧S12之间的厚度W9实质上相同。然而，本公开不限于此；只要间隙W2大于间隙W1并且间隙W6与W7实质上相同，那么厚度W3、W4、W8和W9可彼此不同或相等。举例来说，厚度W3可不同于厚度W4。在一些实施例中，图9的半导体封装体10a与图5的半导体封装体10类似；不同之处在于，环形结构600A被环形结构600A’替代，其中环形结构600A’在俯视图中具有不均匀的厚度。在环形结构600A’中，厚度W4’可不同于厚度W3、W8和W9。举例来说，如图9所示，厚度W4’大于厚度W3，而厚度W3、W8和W9是相同的(未示出)。在替代实施例中，厚度W4小于厚度W3(未示出)，而厚度W3、W8和W9相同。或者，厚度W3可大于、小于或实质上等于厚度W4，而厚度W4、W8和W9可相同。
在一些实施例中，环形结构600A的材料包括导电材料、导热材料或导电导热材料。在一些实施例中，环形结构600A的材料包括金属或金属合金，例如铜、铝、其合金、其组合或类似物。在一些实施例中，粘合剂710包括导电粘合剂、导热粘合剂或导电导热粘合剂。粘合剂710还可包括填料。举例来说，填料包括金属填料或金属合金填料。通过粘合剂710，环形结构600A电连接且热连接到衬底500。如图3所示，在一些实施例中，在将环形结构600A安装到衬底500上之后，半导体管芯100的所示顶表面(例如，110b)比环形结构600的顶表面600t低距离T1，其中顶表面600t在方向Z上与底表面600b相对。
参照图5和图6，在一些实施例中，根据图8的步骤S4000，提供盖800A，且然后将盖800A接合到环形结构600A。举例来说，通过粘合剂720将盖800A的底表面800b粘合到环形结构600A的顶表面600t，其中盖800A、粘合剂720、环形结构600A、粘合剂710和衬底500一起限定包围半导体管芯100的凹陷R1。在本公开中，凹陷R1被称为用于容纳半导体管芯100的容纳空间。在一些实施例中，在俯视图(例如，X-Y平面)中，盖800A呈实心块(solid block)的形式，其侧壁在方向Z上与衬底500的侧壁实质上对齐，如结合图5和图7在图6中所示。也就是说，例如，盖800A的侧壁在方向Z上与环形结构600A的外侧壁SW600o和衬底500的侧壁实质上对齐，如图5到图7所示。至此，制造成半导体封装体10。
在一些实施例中，盖800A包括凹陷R2，其中凹陷R2与凹陷R1在空间上连通。举例来说，凹陷R2在盖800A的底表面800b处具有开口(未标记)，其中凹陷R2的侧壁从开口沿着方向Z延伸到盖800A中。在一些实施例中，如图5所示，在沿着方向Z量测时，凹陷R2的厚度T5大于0，并且小于或实质上等于盖800A的厚度T800。举例来说，凹陷R2的厚度T5大于0，并且小于或实质上等于盖800A的厚度T800的一半。换句话说，凹陷R2没有贯穿盖800A。
在一些实施例中，沿着方向Z在衬底500上的垂直投影中，凹陷R2与偏移位置(例如，间隙W1)交叠，如图5和图6所示。在一些实施例中，凹陷R2从第一侧S1朝向盖800A的侧壁SW800延伸，其中凹陷R2的侧壁的一部分实质上与半导体管芯100的第一侧S1对齐，且凹陷R2的侧壁的一部分实质上与环形结构600A的侧S5对齐。也就是说，在沿着方向Z的垂直投影中，凹陷R2的定位位置邻近半导体管芯100的定位位置和环形结构600A的定位位置，并且在半导体管芯100的定位位置与环形结构600A的定位位置之间。举例来说，在图6的俯视图中，凹陷R2的长度L2小于盖800A的长度L1，且宽度W5大于0。在一些实施例中，宽度W5实质上等于偏移位置(例如，间隙W1)，如图5和图6所示。然而，本公开不限于此；作为另外一种选择，宽度W5可大于0并且小于偏移位置(例如，间隙W1)。或者作为另外一种选择，宽度W5可大于偏移位置(例如，间隙W1)。换句话说，例如，凹陷R2位于半导体管芯100的侧壁(例如，第一侧S1)与盖800A的侧壁SW800之间，以与间隙W1交叠，如图5到图7所示。由于存在此种凹陷R2，允许盖800A在凹陷R2的位置处在变形能力方面具有更大的灵活性，从而避免、抑制或减少在粘合剂处的因为两个组件之间(例如，在盖800A与环形结构600A之间和/或环形结构600A与衬底500之间)的CTE失配和/或模量失配导致的应力而引起的应力集中和/或分层问题。从实验的角度来看，与没有具有对应于偏移位置的凹陷的传统盖相比，粘合剂720处的应力减小了约13％到20％。
凹陷R2可通过(但不限于)铣削机械加工、激光技术、刻蚀技术、其组合和/或类似技术形成在盖800A中；本公开不限于此。在一些实施例中，如图6的俯视图所示，凹陷R2的形状为矩形；然而，本公开不限于此。作为另外一种选择，在俯视图中，凹陷R2的形状可为椭圆形、卵形、四边形、八边形或任何合适的多边形。
盖800A可被称为半导体封装体10的散热元件。作为另外一种选择，盖800A、环形结构600A和位于所述两者之间的粘合剂720一起可被称为半导体封装体10的散热元件。由于此种散热元件，改善了半导体封装体10中的半导体管芯100的散热。此外，热界面材料可涂布在半导体管芯100上，以便于半导体封装体10的散热。如图5和图7的半导体封装体10所示，热界面材料730位于半导体管芯100的后侧表面110b与盖800A的底表面800b之间，以将半导体管芯100热耦合到盖800A，此进一步有助于将热量从半导体管芯100散发到盖800A。热界面材料730可包括任何合适的导热材料，例如具有可在约3W/(m·K)到约10W/(m·K)之间或大于10W/(m·K)的良好导热率的聚合物，并且可通过液体分配形成在半导体管芯100的后侧表面110b上。在一些实施例中，热界面材料730是薄膜型热界面材料，例如石墨烯片、碳纳米管片或类似物，并且通过叠层或类似工艺形成在半导体管芯100的后侧表面110b上。本公开不具体限制热界面材料730的厚度，只要热界面材料730的厚度足以将热量从半导体管芯100充分散发到盖800A即可。
然而，本公开不限于此；作为另外一种选择，可省略热界面材料730。在一些实施例中，图10的半导体封装体10b与图5的半导体封装体10类似；不同之处在于，移除了热界面材料730，其中盖800A通过间隙(例如，空气间隙(air gap))与半导体管芯100(的后侧表面110b)分开。
在一些实施例中，盖800A的材料包括导电材料、导热材料或导电导热材料。在一些实施例中，盖800A的材料包括金属或金属合金，例如铜、铝、其合金、其组合或类似物。在一些实施例中，粘合剂720包括导电粘合剂、导热粘合剂或导电导热粘合剂。粘合剂720还可包括填料。举例来说，填料包括金属填料或金属合金填料。粘合剂710的材料可与粘合剂720的材料相同。作为另外一种选择，粘合剂710的材料可不同于粘合剂720的材料。此外，环形结构600A的材料可与盖800A的材料相同。作为另外一种选择，环形结构600A的材料可不同于盖800A的材料。通过粘合剂720，盖800A电连接且热连接到环形结构600A，并且进一步通过环形结构600A和粘合剂710电连接且热连接到衬底500。在一些实施例中，盖800A、粘合剂720、环形结构600A和粘合剂710一起构成半导体管芯100的电磁干扰(electromagneticinterference，EMI)屏蔽结构(其电连接到衬底500)。由于存在此种EMI屏蔽结构，可抑制由位于半导体封装体10外部的其他电子元件产生的电磁波引起的冲击，从而提高半导体封装体10的可靠性和性能。
如在图5的半导体封装体10中所示，在一些实施例中，在沿方向Z量测时，环形结构600A的厚度T600大于盖800A的厚度T800。然而，本公开不限于此。举例来说，图11的半导体封装体10c与图5的半导体封装体10类似；不同之处在于，在沿着方向Z量测时，环形结构600A的厚度T600实质上等于盖800A的厚度T800。作为另外一种选择，在沿着方向Z量测时，环形结构600A的厚度T600可小于盖800A的厚度T800。
在替代实施例中，可采用额外的半导体器件和/或额外的导电端子。举例来说，图12的半导体封装体10d与图5的半导体封装体10类似；不同之处在于，半导体封装体10d还包括半导体器件310、320和多个导电端子400。如在图12的半导体封装体10d中所示，半导体器件310沿着中心线CL1设置在衬底500的所示顶表面500t上并邻近半导体管芯100，半导体器件320设置在衬底500的所示底表面500b上，并且导电端子400设置在衬底500的所示底表面500b上并邻近半导体器件320。在一些实施例中，导电端子400中的一些导电端子通过衬底500电连接到半导体管芯100，导电端子400中的一些导电端子电连接到半导体器件310，且导电端子400中的一些导电端子电连接到半导体器件320。
半导体器件310、320可被称为用于向半导体管芯100提供额外功能或编程的表面器件(surface device)。举例来说，半导体器件310、320包括表面安装器件(surface mountdevices，SMD)或集成无源器件(integrated passive device，IPD)，其包括例如电阻器、电感器、电容器、跳线(jumper)、其组合或类似物等无源器件，这些无源器件被期望连接到半导体管芯100并与半导体管芯100结合利用。如图12所示，举例来说，半导体器件310、320通过接合垫510、520、金属化层530和通孔、焊料区202和导通孔140电连接到半导体管芯100。半导体器件310的数量和半导体器件320的数量不限于所述实施例，并且可基于需求和设计布局来选择。
导电端子400可用于将衬底500物理连接且电连接到其他器件、封装体、连接组件及类似物。在本公开中，导电端子400被称为衬底500的导电连接件(充当半导体封装体10d的导电输入/输出端子)，用于提供到外部组件的物理和/或电连接。举例来说，导电端子400和半导体管芯100分别位于衬底500的两个相对侧上，其中导电端子400中的一些导电端子通过接合垫520、金属化层530和通孔、接合垫510、焊料区202和导通孔140电连接到半导体管芯100。导电端子400的数量不限于所述实施例，并且可基于需求和设计布局来选择。导电端子400可为微凸块、金属柱、化学镀镍钯浸金(electroless nickel-electrolesspalladium-immersion gold，ENEPIG)形成的凸块、受控塌陷芯片连接(controlledcollapse chip connection，C4)凸块(例如，其可具有但不限于约80μm的大小)、球栅阵列(BGA)凸块或球(例如，其可具有但不限于约400μm的大小)、焊料球或类似物。本公开不限于此。当使用焊料时，焊料可包括共晶焊料或非共晶焊料。焊料可包含铅或不含铅，并且可包含Sn-Ag、Sn-Cu、Sn-Ag-Cu或类似物。
本公开不限于此。在一个实施例中，在衬底500上仅形成半导体器件310，其中半导体器件310的数量可为一个或多于一个。在替代实施例中，在衬底500上仅形成半导体器件320，其中半导体器件320的数量可为一个或多于一个。在又一替代实施例中，在衬底500上仅形成导电端子400。
在替代实施例中，可采用额外的半导体管芯。举例来说，图13和图14的半导体封装体10e与图5的半导体封装体10类似；不同之处在于，半导体封装体10e还包括多个半导体管芯900。如在图13和图14的半导体封装体10e中所示，半导体管芯900沿着中心线CL2设置在衬底500的所示顶表面500t上并邻近半导体管芯100。举例来说，半导体管芯900通过衬底500和焊料区202和焊料区204电连接到半导体管芯100。如图14所示，举例来说，半导体管芯900以对称布置位于半导体管芯100的两个相对侧处。
在一些实施例中，半导体管芯900通过焊料区204接合到衬底500。举例来说，半导体管芯900被拾取并放置在衬底500上，并且通过倒装芯片接合被接合到衬底500。焊料区204的形成和材料与焊料区202的形成和材料类似或实质上相同，且因此在本文中不再予以赘述。在一些实施例中，底部填料(未示出)形成在衬底500上，以填充半导体管芯900与衬底500之间的间隙，并且包裹焊料区204和导通孔920的侧壁。举例来说，底部填料可为任何可接受的材料，例如聚合物、环氧树脂、模制底部填料或类似物。在一个实施例中，底部填料可通过底部填料分配、毛细管流动工艺或任何其他合适的方法形成。
然而，本公开不限于此；作为另外一种选择，类似于半导体管芯100，半导体管芯900可通过混合接合被接合到衬底500。通过使用混合接合，可省略底部填料。
在一些实施例中，在本文中个别阐述的半导体管芯900可被称为具有多个导通孔920的半导体芯片或集成电路(IC)，其中导通孔920充当半导体管芯900的导电端子，用于电连接到外部组件。在一些实施例中，半导体管芯900各自为存储器芯片或器件，例如动态随机存取存储器(dynamic random-access memory，DRAM)管芯、静态随机存取存储器(staticrandom-access memory，SRAM)管芯、混合存储器立方体(hybrid memory cube，HMC)模块、高带宽存储器(high bandwidth memory，HBM)模块或类似物。在本公开中，半导体管芯100的类型不同于半导体管芯900的类型。如图13所示，举例来说，出于说明目的示出了四个半导体管芯900；然而，半导体管芯900的数量不限于本公开中绘示的数量，并且可基于需求和设计布局来选择和指定。
应理解，半导体封装体10a到半导体封装体10e也可采用对半导体封装体10的修改。举例来说，半导体封装体10b、10c、10d和/或10e可采用如在半导体封装体10a中所示的对半导体封装体10的修改。举例来说，半导体封装体10a、10c、10d和/或10e可采用如在半导体封装体10b中所示的对半导体封装体10的修改。举例来说，半导体封装体10a、10b、10d和/或10e可采用如在半导体封装体10c中所示的对半导体封装体10的修改。举例来说，半导体封装体10a、10b、10c和/或10e可采用如在半导体封装体10d中所示的对半导体封装体10的修改。举例来说，半导体封装体10a、10b、10c和/或10d可采用如在半导体封装体10e中所示的对半导体封装体10的修改。由于对半导体封装体10的修改的细节在图9到图14中进行了阐述，因此为简洁起见，对其不再予以赘述。
图15示出根据本公开一些实施例的半导体封装体20的示意性剖视图。图16示出在图15中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图，其中图15是沿在图16中绘示的中心线CL1截取的剖视图。图17到图20示出根据本公开一些替代实施例的半导体封装体的沿中心线CL1的剖视图。图21示出根据本公开一些替代实施例的半导体封装体中所包括的组件的相对位置的示意性平面图。与上述元件类似或实质上相同的元件将使用相同的参考编号，并且在本文中对相同元件的某些细节或说明(例如，形成和材料)及其关系(例如，相对定位配置和电连接)将不再予以赘述。在一些实施例中，图15到图16的半导体封装体20与图5到图7的半导体封装体10类似；不同之处在于，半导体封装体20包括环形结构600B和盖800B来代替环形结构600A和盖800A。
参照图15和图16，在一些实施例中，半导体封装体20包括衬底500、设置在衬底500上并电连接到衬底500的半导体管芯100、环形结构600B和盖800B。半导体封装体20还包括将环形结构600B粘合到衬底500的粘合剂710、以及将盖800B粘合到环形结构600B的粘合剂720。举例来说，通过粘合剂710，环形结构600B电连接且热连接到衬底500。通过粘合剂720，盖800B电连接且热连接到环形结构600B，其中盖800B通过环形结构600B和粘合剂710、720电连接且热连接到衬底500。盖800B可被称为半导体封装体20的散热元件。作为另外一种选择，盖800B、环形结构600B和位于所述两者之间的粘合剂720一起可被称为半导体封装体20的散热元件。由于存在此种散热元件，改善了半导体封装体20中的半导体管芯100的散热。半导体管芯100、衬底500和粘合剂710、720中的每一者的形成和材料已在图1到图7中进行了阐述，且因此为简单起见，在本文中不再对其予以赘述。
半导体封装体20还包括将半导体管芯100粘合到盖800B的热界面材料730。通过热界面材料730，增强了半导体管芯100与盖800B之间的热耦合，此进一步有助于将热量从半导体管芯100散发到盖800B。热界面材料730的形成和材料已在图5到图7中进行了阐述，且因此为简单起见，在本文中对其不再予以赘述。然而，本公开不限于此。作为另外一种选择，热界面材料730可被省略，如图17所示的半导体封装体20a。
在一些实施例中，盖800B、粘合剂720、环形结构600B和粘合剂710一起构成半导体管芯100的EMI屏蔽结构(其电连接到衬底500)。由于存在所述EMI屏蔽结构，可抑制由位于半导体封装体20外部的其他电子元件产生的电磁波引起的冲击，从而提高半导体封装体20的可靠性和性能。
在一些实施例中，在俯视图(例如，X-Y平面)中，环形结构600B呈全(连续)框架环的形式，其具有面向半导体管芯100的侧壁的内侧壁SW600i和与内侧壁SW600i相对的外侧壁SW600o，其中外侧壁SW600o在方向Z上与衬底500的侧壁实质上对齐。在一些实施例中，环形结构600B在俯视图中具有矩形环形状，所述矩形环形状具有两个相对的长侧和两个相对的短侧。在一些实施例中，环形结构600B的内侧壁SW600i包括侧S5’、侧S6、侧S7和侧S8，且环形结构600B的外侧壁SW600o包括侧S9、侧S10、侧S11和侧S12。在一些实施例中，环形结构600B类似于环形结构600A，其中环形结构600B的内侧壁SW600i的侧S6、侧S7和侧S8以及环形结构600B的外侧壁SW600o的侧S9、侧S10、侧S11和侧S12各自为实质上连续的垂直表面；除了内侧壁SW600i的侧S5’为非垂直表面。换句话说，内侧壁SW600i的侧S5’可为非平面表面。举例来说，如图15所示，侧S5’包括平面表面S5a和连接到平面表面S5a的平面表面S5b，其中平面表面S5a实质上平行于侧S9，且平面表面S5b不平行于平面表面S5a。如图15所示，在平面表面S5a的延伸平面(表示为虚线)与平面表面S5b之间存在角度θ。在一些实施例中，角度θ是锐角。在某些实施例中，角度θ大约在0°到90°的范围内。举例来说，平面表面S5b是倾斜表面，如图15所示。在一些实施例中，环形结构600B的外侧壁SW600o是实质上连续的垂直侧壁。
如图15和图16所示，在一些实施例中，盖800B包括凹陷R2’，其中凹陷R2’与凹陷R1在空间上连通。举例来说，凹陷R2’在盖800B的底表面800b处具有开口(未标记)，其中凹陷R2’的侧壁沿着方向Z从开口延伸到盖800B中。在一些实施例中，如图15和图16所示，在沿着方向Z量测时，凹陷R2’的厚度T5大于0，并且小于或实质上等于盖800B的厚度T800。举例来说，凹陷R2’的厚度T5大于0，并且小于或实质上等于盖800B的厚度T800的一半。换句话说，凹陷R2’没有贯穿盖800B。
在一些实施例中，沿着方向Z在衬底500上的垂直投影中，凹陷R2’与偏移位置(例如，间隙W1)交叠，如图15和图16所示。在一些实施例中，凹陷R2’从第一侧S1朝向盖800B的侧壁SW800延伸，其中凹陷R2’的侧壁的一部分实质上与半导体管芯100的第一侧S1对齐，且凹陷R2’与环形结构600B部分交叠。也就是说，在沿着方向Z的垂直投影中，凹陷R2’的定位位置邻近半导体管芯100的定位位置，且部分位于环形结构600B的定位位置内(例如，与环形结构600B的定位位置交叠)。举例来说，在图16的俯视图中，凹陷R2’的长度L2小于盖800B的长度L1，且宽度W5’大于0。在一些实施例中，宽度W5’大于偏移位置(例如，间隙W1)，如图15和图16所示。利用环形结构600B的内侧壁SW600i中所包括的此种非平面表面(例如，侧S5’)，形成在盖800B中的凹陷R2’的宽度W5’大于形成在盖800A中的凹陷R2的宽度W5。由于存在此种凹陷R2’，进一步允许盖800B在凹陷R2’的位置处在变形能力方面具有更大的灵活性，从而避免、抑制或减少在粘合剂处的因为两个组件之间(例如，在盖800B与环形结构600B之间和/或环形结构600B与衬底500之间)的CTE失配和/或模量失配导致的应力而引起的应力集中和/或分层问题。从实验的角度来看，与没有具有对应于偏移位置的凹陷的传统盖相比，粘合剂720处的应力减小了约13％到20％。
环形结构600B在俯视图中可具有实质上相同的厚度。举例来说，如图16的俯视图所示，其中厚度W3、W4、W8和W9实质上相同。然而，本公开不限于此；只要间隙W2大于间隙W1并且间隙W6和W7实质上相同，那么厚度W3、W4、W8和W9可彼此不同或相等。举例来说，厚度W3可不同于厚度W4。在一些实施例中，图18的半导体封装体20b与图15的半导体封装体20类似；不同之处在于，环形结构600B被环形结构600B’替代，其中环形结构600B’在俯视图中具有不均匀的厚度。在环形结构600B’中，厚度W4’可不同于厚度W3、W8和W9。举例来说，厚度W4’大于厚度W3，如图18所示，而厚度W3、W8和W9相同(未示出)。在替代实施例中，厚度W4’小于厚度W3(未示出)，而厚度W3、W8和W9相同。或者，厚度W3可大于、小于或实质上等于厚度W4’，而厚度W4’、W8和W9可相同。
环形结构600B的厚度T600可大于、小于或实质上等于盖800B的厚度T800。举例来说，在图15的半导体封装体20中，在沿着方向Z量测时，环形结构600B的厚度T600大于盖800B的厚度T800。然而，本公开不限于此。举例来说，图19的半导体封装体20c与图15的半导体封装体20类似；不同之处在于，在沿着方向Z量测时，环形结构600B的厚度T600实质上等于盖800B的厚度T800。作为另外一种选择，在沿着方向Z量测时，环形结构600B的厚度T600可小于盖800B的厚度T800。
在替代实施例中，可采用额外的半导体器件和/或额外的导电端子。举例来说，图20的半导体封装体20d与图15的半导体封装体20类似；不同之处在于，半导体封装体20d还包括半导体器件310、320和多个导电端子400。如在图20的半导体封装体20d中所示，半导体器件310沿着中心线CL1设置在衬底500的所示顶表面500t上并邻近半导体管芯100，半导体器件320设置在衬底500的所示底表面500b上，并且导电端子400设置在衬底500的所示底表面500b上并邻近半导体器件320。在一些实施例中，导电端子400中的一些导电端子通过衬底500电连接到半导体管芯100，导电端子400中的一些导电端子电连接到半导体器件310，且导电端子400中的一些导电端子电连接到半导体器件320。在一些实施例中，半导体器件310通过衬底500电连接到半导体管芯100，并且半导体器件320通过衬底500电连接到半导体管芯100。在一些实施例中，半导体器件310通过衬底500电连接到半导体器件320。半导体器件310、320和导电端子400中的每一者的细节、形成和材料已经在图12中进行了阐述，且因此为简单起见，在本文中对其不再予以赘述。
在替代实施例中，可采用额外的半导体管芯。举例来说，图21的半导体封装体20e与图15的半导体封装体20类似；不同之处在于，半导体封装体20e还包括多个半导体管芯900。如在图21的半导体封装体20e中所示，在一些实施例中，半导体管芯900沿着中心线CL2设置在衬底500的所示顶表面500t上并邻近半导体管芯100。举例来说，半导体管芯900通过衬底500电连接到半导体管芯100。如在图21中所示，举例来说，半导体管芯900以对称布置位于半导体管芯100的两个相对侧处。半导体管芯900的细节、形成和材料已在图13和图14中进行了阐述，且因此为简单起见，在本文中对其不再予以赘述。
应理解，半导体封装体20a到半导体封装体20e也可采用对半导体封装体20的修改。举例来说，半导体封装体20b、20c、20d和/或20e可采用如在半导体封装体20a中所示的对半导体封装体20的修改。举例来说，半导体封装体20a、20c、20d和/或20e可采用如在半导体封装体20b中所示的对半导体封装体20的修改。举例来说，半导体封装体20a、20b、20d和/或20e可采用如在半导体封装体20c中所示的对半导体封装体20的修改。举例来说，半导体封装体20a、20b、20c和/或20e可采用如在半导体封装体20d中所示的对半导体封装体20的修改。举例来说，半导体封装体20a、20b、20c和/或20d可采用如在半导体封装体20e中所示的对半导体封装体20的修改。由于对半导体封装体20的修改的细节在图19到图21中进行了阐述，因此为简洁起见，对其不再予以赘述。
图22示出根据本公开一些实施例的半导体封装体30的示意性剖视图。图23示出在图22中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图，其中图22是沿在图23中绘示的中心线CL1截取的剖视图。图24示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。与上述元件类似或实质上相同的元件将使用相同的参考编号，并且在本文中对相同元件的某些细节或说明(例如，形成和材料)及其关系(例如，相对定位配置和电连接)将不再予以赘述。在一些实施例中，图22到图23的半导体封装体30与图5到图7的半导体封装体10类似；不同之处在于，半导体封装体30包括环形结构600C和盖800C来代替环形结构600A和盖800A。
如图22和图23所示，在一些实施例中，环形结构600C具有呈全(连续)框架环形式的俯视图，其具有面向半导体管芯100的侧壁的内侧壁SW600i和与内侧壁SW600i相对的外侧壁SW600o，其中外侧壁SW600o从衬底500的侧壁偏移。举例来说，环形结构600C的一部分P1和盖800C的一部分P2以间隙G4从衬底500的侧壁(例如，第一边缘E1)向外突出，如图22和图23所示。在本公开中，环形结构600C的部分P1可被称为悬臂在衬底500的第一边缘E1上方的环形结构600C的悬垂(或突出)部分(overhang(or protrusion)portion)，且盖800C的部分P2可被称为悬臂在衬底500的第一边缘E1上方的盖800C的悬垂(或突出)部分。换句话说，例如，环形结构600C的外侧壁SW600o(例如，侧S9)以间隙G4从衬底500的侧壁(例如，第一边缘E1)偏移。在一些实施例中，在俯视图中，环形结构600C的外侧壁SW600o实质上与盖800C的侧壁SW800对齐。由于存在悬垂(或突出)部分(例如，部分P1和部分P2)，两个组件之间(例如，环形结构600C与盖800C之间)的粘合可随着其之间的接触面积增加而增强。
应理解，半导体封装体30也可采用对半导体封装体10的修改。由于对半导体封装体10的修改的细节在图9到图14中进行了阐述，因此为简洁起见，对其不再予以赘述。举例来说，可省略热界面材料730，参见图24的半导体封装体30a。举例来说，盖800C与半导体管芯100(的后侧表面110b)以一定间隙分开，例如空气间隙，如图24所示。
图25示出根据本公开一些实施例的半导体封装体40的示意性剖视图。图26示出在图25中绘示的半导体封装体中所包括的组件的相对位置的示意性平面图，其中图25是沿在图26中绘示的中心线CL1截取的剖视图。图27示出根据本公开一些替代实施例的半导体封装体的示意性剖视图。与上述元件类似或实质上相同的元件将使用相同的参考编号，并且在本文中对相同元件的某些细节或说明(例如，形成和材料)及其关系(例如，相对定位配置和电连接)将不再予以赘述。在一些实施例中，图25到图26的半导体封装体40类似于图15到图16的半导体封装体20；不同之处在于，半导体封装体40包括环形结构600D和盖800D来代替环形结构600B和盖800C。
如图25和图26所示，在一些实施例中，环形结构600D具有呈全(连续)框架环形式的俯视图，其具有面向半导体管芯100的侧壁的内侧壁SW600i和与内侧壁SW600i相对的外侧壁SW600o，其中外侧壁SW600o从衬底500的侧壁偏移。举例来说，环形结构600D的一部分P1和盖800D的一部分P2以间隙G4从衬底500的侧壁(例如，第一边缘E1)向外突出，如图25和图26所示。在本公开中，环形结构600D的部分P1可被称为悬臂在衬底500的第一边缘E1上方的环形结构600D的悬垂(或突出)部分，且盖800D的部分P2可被称为悬臂在衬底500的第一边缘E1上方的盖800D的悬垂(或突出)部分。换句话说，例如，环形结构600D的外侧壁SW600o(例如，侧S9)以间隙G4从衬底500的侧壁(例如，第一边缘E1)偏移。在一些实施例中，在俯视图中，环形结构600D的外侧壁SW600o实质上与盖800D的侧壁SW800对齐。由于存在悬垂(或突出)部分(例如，部分P1和部分P2)，两个组件之间(例如，环形结构600D与盖800D之间)的粘合可随着其之间的接触面积增加而增强。
应理解，半导体封装体40也可采用对半导体封装体20的修改。由于对半导体封装体20的修改的细节在图17到图21中进行了阐述，因此为简洁起见，对其不再予以赘述。举例来说，可省略热界面材料730，参见图27的半导体封装体40a。举例来说，盖800D与半导体管芯100(的后侧表面110b)以一定间隙分开，例如空气间隙，如图27所示。
图28示出根据本公开一些实施例的半导体封装体的示意性剖视图。为便于理解，相同的元件用相同的参考编号指示，且在本文中不再对其予以赘述。参照图28，在一些实施例中，提供包括第一组件C1和设置在第一组件C1上方的第二组件C2的组件组合件SC。第一组件C1可为或可包括电路结构，例如母板、封装衬底、另一印刷电路板(PCB)、印刷配线板、中介层和/或能够承载集成电路的其他载体。在一些实施例中，安装在第一组件C1上的第二组件C2类似于半导体封装体10、10a到10e、20、20a到20e、30、30a、40、40a中的一者及其上述修改。举例来说，一个或多个半导体封装体(例如，10、10a到10e、20、20a到20e、30、30a、40、40a、其修改)可通过多个端子CT电耦合到第一组件C1。端子CT可为如图12和图20所述的导电端子400。
在一些实施例中，底部填料层UF形成在第一组件C1与第二组件C2的间隙之间，以至少在侧向上覆盖端子CT。作为另外一种选择，省略底部填料层UF。举例来说，底部填料层UF可为任何可接受的材料，例如聚合物、环氧树脂、模制底部填料或类似物。在一个实施例中，底部填料层可通过底部填料分配、毛细管流动工艺或任何其他合适的方法形成。由于存在底部填料层UF，因此增强了第一组分C1与第二组分C2之间的接合强度。
根据一些实施例，一种半导体封装体包括衬底、半导体管芯、环形结构和盖。所述半导体管芯设置在所述衬底上。所述环形结构设置在所述衬底上并围绕所述半导体管芯，其中所述半导体管芯的第一侧与所述环形结构的内侧壁相隔第一间隙，且所述半导体管芯的第二侧与所述环形结构的所述内侧壁相隔第二间隙。所述第一侧与所述第二侧相对，并且所述第一间隙小于所述第二间隙。所述盖设置在所述环形结构上并具有形成在其中的凹陷，且所述凹陷在所述环形结构与所述盖的堆叠方向上与所述第一间隙交叠。
根据一些实施例，在所述的半导体封装体中，所述凹陷的厚度小于所述盖的厚度。根据一些实施例，在所述的半导体封装体中，所述环形结构呈矩形环的形式，其中：所述第一间隙是在所述环形结构的短轴上测量的所述半导体管芯的所述第一侧与所述环形结构的所述内侧壁之间的最短距离，并且所述第二间隙是在所述环形结构的所述短轴上测量的所述半导体管芯的所述第二侧与所述环形结构的所述内侧壁之间的最短距离。根据一些实施例，在所述的半导体封装体中，所述环形结构呈矩形环的形式，并且所述半导体封装体还包括：一个或多于一个第一半导体器件，设置在所述衬底上并电连接到所述半导体管芯，其中所述一个或多于一个第一半导体器件位于所述环形结构内并沿着所述环形结构的长轴邻近所述半导体管芯设置。根据一些实施例，在所述的半导体封装体中，所述环形结构呈矩形环的形式，并且所述半导体封装体还包括：多个第二半导体器件，设置在所述衬底上并电连接到所述半导体管芯，其中：所述多个第二半导体器件位于所述环形结构内，并且沿着所述环形结构的短轴邻近所述半导体管芯设置；所述多个第二半导体器件位于所述衬底的与所述环形结构相对的一侧上；或者所述多个第二半导体器件的第一组位于所述环形结构内，并沿着所述环形结构的短轴邻近所述半导体管芯设置，且所述多个第二半导体器件的第二组位于所述衬底的与所述环形结构相对的一侧上。根据一些实施例，所述的半导体封装体还包括：热界面材料，位于所述盖与所述半导体管芯之间，其中所述盖通过所述热界面材料热耦合并连接到所述半导体管芯。根据一些实施例，在所述的半导体封装体中，所述盖通过气隙与所述半导体管芯间隔开。根据一些实施例，在所述的半导体封装体中，所述环形结构包括与所述内侧壁相对的外侧壁，并且所述外侧壁与所述盖的侧壁和所述衬底的侧壁实质上对齐。根据一些实施例，在所述的半导体封装体中，所述环形结构包括与所述内侧壁相对的外侧壁，并且所述外侧壁与所述盖的侧壁实质上对齐，并且从所述衬底的侧壁偏移。根据一些实施例，在所述的半导体封装体中，所述环形结构的所述内侧壁包括实质上垂直的侧壁。根据一些实施例，在所述的半导体封装体中，所述环形结构的所述内侧壁的一部分还包括倾斜侧壁，其中所述倾斜侧壁在所述堆叠方向上位于所述实质上垂直的侧壁与形成在所述盖中的所述凹陷之间。
根据一些实施例，一种半导体封装体包括衬底、半导体管芯和电磁干扰屏蔽结构。所述半导体管芯设置在所述衬底上位于朝向所述衬底的边缘的偏移位置中。所述电磁干扰屏蔽结构设置在所述衬底上并电连接到所述衬底，其中所述半导体管芯位于由所述衬底和所述电磁干扰屏蔽结构限定的空间中，并且形成在所述电磁干扰屏蔽结构中的凹陷对应于所述偏移位置。
根据一些实施例，在所述的半导体封装体中，所述电磁干扰屏蔽结构包括：加强环，设置在所述衬底上并围绕所述半导体管芯；第一导电粘合剂，位于所述加强环与所述衬底之间并将所述加强环粘合到所述衬底；盖，设置在所述加强环上并在其中形成有所述凹陷，所述凹陷对应于所述偏移位置；及第二导电粘合剂，位于所述盖与所述加强环之间并将所述盖粘合到所述加强环。根据一些实施例，所述的半导体封装体还包括：基础衬底，通过多个导电端子接合到所述衬底，其中所述衬底位于所述半导体管芯与所述基础衬底之间并电连接到所述半导体管芯和所述基础衬底。根据一些实施例，在所述的半导体封装体中，沿着所述电磁干扰屏蔽结构和所述衬底的堆叠方向在所述衬底上的垂直投影中，所述凹陷的定位位置邻近所述加强环的定位位置，并且被所述加强环的所述定位位置包围。根据一些实施例，在所述的半导体封装体中，沿着所述电磁干扰屏蔽结构和所述衬底的堆叠方向在所述衬底上的垂直投影中，所述凹陷的定位位置与所述加强环的定位位置交叠。
根据一些实施例，一种制造半导体封装体的方法包括以下步骤：提供半导体管芯；将所述半导体管芯安装到衬底；将环形结构粘合在所述衬底上以围绕所述半导体管芯，所述半导体管芯的第一侧与所述环形结构的内侧壁相隔第一间隙，且所述半导体管芯的第二侧与所述环形结构的所述内侧壁相隔第二间隙，其中所述第一侧与所述第二侧相对，并且所述第一间隙小于所述第二间隙；以及将盖粘合在所述环形结构上，以与所述环形结构和所述衬底形成容纳空间，所述半导体管芯位于所述容纳空间中，并且所述盖包括形成在其中的凹陷，其中所述凹陷在空间上与所述容纳空间连通，并且在所述环形结构和所述盖的堆叠方向上与所述第一间隙交叠。
根据一些实施例，在所述的方法中，在将所述环形结构粘合到所述衬底上之前，还包括以下至少一者：将多个第一半导体器件安装在所述衬底上，并且在所述半导体管芯的所述第一侧的延伸方向上邻近所述半导体管芯的两个相对侧；将至少一个第二半导体器件安装在所述衬底上，并且在垂直于所述半导体管芯的所述第一侧的延伸方向的方向上邻近所述半导体管芯；及将至少一个第三半导体器件安装在所述衬底的与设置有所述半导体管芯的一侧相对的一侧上根据一些实施例，在所述的方法中，将所述环形结构粘合在所述衬底上包括通过第一粘合剂将所述环形结构粘合在所述衬底上，所述第一粘合剂由导电材料制成，将所述盖粘合在所述环形结构上包括通过第二粘合剂将所述盖粘合在所述环形结构上，所述第二粘合剂由导电材料制成，且其中所述第一粘合剂、所述环形结构、所述第二粘合剂和所述盖构成电磁干扰屏蔽结构。根据一些实施例，所述的方法还包括：通过多个导电端子将所述衬底接合到基础衬底，所述衬底位于所述基础衬底与所述半导体管芯之间并电连接到所述基础衬底和所述半导体管芯。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、取代及变更。

Claims (10)

1.一种半导体封装体，包括：
衬底；
半导体管芯，设置在所述衬底上；
环形结构，设置在所述衬底上并围绕所述半导体管芯，其中所述半导体管芯的第一侧与所述环形结构的内侧壁相隔第一间隙，且所述半导体管芯的第二侧与所述环形结构的所述内侧壁相隔第二间隙，其中所述第一侧与所述第二侧相对，并且所述第一间隙小于所述第二间隙；及
盖，设置在所述环形结构上并具有形成在其中的凹陷，所述凹陷在所述环形结构与所述盖的堆叠方向上与所述第一间隙交叠。
2.根据权利要求1所述的半导体封装体，其中所述凹陷的厚度小于所述盖的厚度。
3.根据权利要求1所述的半导体封装体，其中所述环形结构呈矩形环的形式，其中：
所述第一间隙是在所述环形结构的短轴上测量的所述半导体管芯的所述第一侧与所述环形结构的所述内侧壁之间的最短距离，并且
所述第二间隙是在所述环形结构的所述短轴上测量的所述半导体管芯的所述第二侧与所述环形结构的所述内侧壁之间的最短距离。
4.根据权利要求1所述的半导体封装体，其中所述环形结构的所述内侧壁包括实质上垂直的侧壁。
5.根据权利要求4所述的半导体封装体，其中所述环形结构的所述内侧壁的一部分还包括倾斜侧壁，其中所述倾斜侧壁在所述堆叠方向上位于所述实质上垂直的侧壁与形成在所述盖中的所述凹陷之间。
6.一种半导体封装体，包括：
衬底；
半导体管芯，设置在所述衬底上位于朝向所述衬底的边缘的偏移位置中；及
电磁干扰屏蔽结构，设置在所述衬底上并电连接到所述衬底，其中所述半导体管芯位于由所述衬底和所述电磁干扰屏蔽结构限定的空间中，并且形成在所述电磁干扰屏蔽结构中的凹陷对应于所述偏移位置。
7.根据权利要求6所述的半导体封装体，其中所述电磁干扰屏蔽结构包括：
加强环，设置在所述衬底上并围绕所述半导体管芯；
第一导电粘合剂，位于所述加强环与所述衬底之间并将所述加强环粘合到所述衬底；
盖，设置在所述加强环上并在其中形成有所述凹陷，所述凹陷对应于所述偏移位置；及
第二导电粘合剂，位于所述盖与所述加强环之间并将所述盖粘合到所述加强环。
8.根据权利要求6所述的半导体封装体，还包括：
基础衬底，通过多个导电端子接合到所述衬底，其中所述衬底位于所述半导体管芯与所述基础衬底之间并电连接到所述半导体管芯和所述基础衬底。
9.一种制造半导体封装体的方法，包括：
提供半导体管芯；
将所述半导体管芯安装到衬底；
将环形结构粘合在所述衬底上以围绕所述半导体管芯，所述半导体管芯的第一侧与所述环形结构的内侧壁相隔第一间隙，且所述半导体管芯的第二侧与所述环形结构的所述内侧壁相隔第二间隙，其中所述第一侧与所述第二侧相对，并且所述第一间隙小于所述第二间隙；及
将盖粘合在所述环形结构上，以与所述环形结构和所述衬底形成容纳空间，所述半导体管芯位于所述容纳空间中，并且所述盖包括形成在其中的凹陷，其中所述凹陷在空间上与所述容纳空间连通，并且在所述环形结构和所述盖的堆叠方向上与所述第一间隙交叠。
10.根据权利要求9所述的方法，其中
将所述环形结构粘合在所述衬底上包括通过第一粘合剂将所述环形结构粘合在所述衬底上，所述第一粘合剂由导电材料制成，
将所述盖粘合在所述环形结构上包括通过第二粘合剂将所述盖粘合在所述环形结构上，所述第二粘合剂由导电材料制成，且
其中所述第一粘合剂、所述环形结构、所述第二粘合剂和所述盖构成电磁干扰屏蔽结构。
CN202110516008.3A 2020-11-06 2021-05-12 半导体封装体及其制造方法 Pending CN113921474A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063110376P 2020-11-06 2020-11-06
US63/110,376 2020-11-06
US17/203,732 US11637072B2 (en) 2020-11-06 2021-03-16 Semiconductor package and method of manufacturing the same
US17/203,732 2021-03-16

Publications (1)

Publication Number Publication Date
CN113921474A true CN113921474A (zh) 2022-01-11

Family

ID=79232737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110516008.3A Pending CN113921474A (zh) 2020-11-06 2021-05-12 半导体封装体及其制造方法

Country Status (3)

Country Link
US (2) US11637072B2 (zh)
CN (1) CN113921474A (zh)
TW (1) TWI806048B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527457B2 (en) * 2021-02-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with buffer layer embedded in lid layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578284B (en) * 2002-12-24 2004-03-01 Advanced Semiconductor Eng Heat separator for chip package and the bonding method thereof
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9089051B2 (en) * 2013-06-27 2015-07-21 International Business Machines Corporation Multichip module with stiffening frame and associated covers
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9812410B2 (en) 2015-12-31 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Lid structure for a semiconductor device package and method for forming the same
CN110021591A (zh) 2018-01-08 2019-07-16 联发科技股份有限公司 半导体封装
US10985140B2 (en) 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill

Also Published As

Publication number Publication date
US20220148979A1 (en) 2022-05-12
US20230230935A1 (en) 2023-07-20
US11637072B2 (en) 2023-04-25
TWI806048B (zh) 2023-06-21
TW202220125A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
KR101978020B1 (ko) 칩 패키지에 대한 구조물 및 형성 방법
US8791562B2 (en) Stack package and semiconductor package including the same
US11495573B2 (en) Package structure and manufacturing method thereof
US20220310577A1 (en) Semiconductor package
TW202147538A (zh) 封裝結構及其製作方法
US20210210395A1 (en) Integrated circuit component and package structure having the same
US20230369246A1 (en) Package structure and methods of manufacturing the same
US20230099787A1 (en) Semiconductor package and method of fabricating the same
US20230230935A1 (en) Semiconductor package and method of manufacturing the same
US11552054B2 (en) Package structure and method of manufacturing the same
US20230326881A1 (en) Semiconductor package with riveting structure between two rings and method for forming the same
US11557568B2 (en) Package and manufacturing method thereof
US20230253392A1 (en) Semiconductor package
US20230063886A1 (en) Semiconductor package comprising heat spreader
US11798929B2 (en) Semiconductor package
KR20230063426A (ko) 반도체 패키지 및 그 제조방법
US20240063070A1 (en) Method of manufacturing semiconductor package
US11823887B2 (en) Package structure and method of fabricating the same
US20240120280A1 (en) Semiconductor package
US20240021491A1 (en) Semiconductor device and method of forming the same
US20240145448A1 (en) Semiconductor device package having warpage control
US20230121888A1 (en) Semiconductor package
US20240170458A1 (en) Semiconductor package and method of fabricating the same
US20220392843A1 (en) Semiconductor package
KR20230033074A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination