CN113917613B

CN113917613B - 一种硅波导端面耦合结构及其制备方法

Info

Publication number: CN113917613B
Application number: CN202111200888.XA
Authority: CN
Inventors: 李振; 付鑫; 杨林
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2021-10-14
Filing date: 2021-10-14
Publication date: 2023-03-14
Anticipated expiration: 2041-10-14
Also published as: CN113917613A

Abstract

本公开提供了一种硅波导端面耦合结构，包括：硅衬底，硅衬底部分被刻蚀形成悬空结构，悬空结构用于避免模场泄漏至硅衬底中；下包层，位于硅衬底的表面上，下包层上刻蚀形成多个通孔，多个通孔用于为刻蚀硅衬底时提供通道；第一梯形波导，位于下包层的部分表面上，用于沿光的传输方向减小模场的尺寸；第二梯形波导，位于下包层的未设置第一梯形波导的表面上，第二梯形波导呈倒锥形；上包层，位于第二梯形波导上，用于将减小尺寸后的模场从上包层中耦合至第二梯形波导。本公开还提供了一种硅波导端面耦合结构的制备方法。

Description

一种硅波导端面耦合结构及其制备方法

技术领域

本公开涉及光纤通信与集成光学技术领域，具体涉及一种硅波导端面耦合结构及其制备方法。

背景技术

移动应用、视频流和云服务推动了数据的巨大增长，现代电信行业迫切需要一些重大的技术进步。在过去的十年中，硅基光电技术已为电信和数据通信应用提供了许多低成本和高性能的组件。基于绝缘体上的硅(Silicon-On-Insulator，SOI)材料的硅波导由于芯层和包层的大折射率差，其截面尺寸可以控制在在数百纳米量级，弯曲半径则可小至数微米，十分利于实现片上光电子器件的大规模集成化。然而，典型的SOI波导的模场面积在0.1平方微米量级，而普通的单模光纤的模场面积在100平方微米量级，光纤与波导的模场相差很大，存在严重的模场失配，导致光纤与硅波导之间的耦合效率很低，引入的损耗很大。

为了提高硅波导与光纤的耦合效率，常见的解决方案包括光栅耦合和端面耦合。光栅耦合结构的耦合效率一般较低，而且由于衍射原理的限制使其对于波长和偏振的敏感性较高；光栅结构与波导平面接近垂直的位置关系也增大了光栅耦合结构与硅基芯片的封装难度。端面耦合方案的一般基于单个或者多个锥形波导，沿光传输方向的光场大小随着波导宽度的渐变而发生变化，从而实现模场大小的调控，该方案的耦合效率较高，对波长和偏振的敏感性较低。为了提高耦合效率，传统的端面耦合结构往往需要保证锥形波导的尖端宽度很窄以扩大模场，或者采用聚合物包层以实现高度和宽度两个方向的模场变化，又或者通过刻蚀去除部分硅衬底，形成悬臂梁结构以减小光场在衬底中的泄漏。但这些方案对加工工艺的要求很高，而且器件整体的稳定性容易受到影响。

发明内容

鉴于上述问题，本公开提供了一种硅波导端面耦合结构及其制备方法，以解决上述技术问题。

本公开的第一个方面提供了一种硅波导端面耦合结构，包括：硅衬底，硅衬底部分被刻蚀形成悬空结构，悬空结构用于避免模场泄漏至硅衬底中；下包层，位于硅衬底的表面上，下包层上刻蚀形成多个通孔，多个通孔用于为刻蚀硅衬底时提供通道；第一梯形波导，位于下包层的部分表面上，用于沿光的传输方向减小模场的尺寸；第二梯形波导，位于下包层的未设置第一梯形波导的表面上，第二梯形波导呈倒锥形；上包层，位于第二梯形波导上，用于将减小尺寸后的模场从上包层中耦合至第二梯形波导。

进一步地，第一梯形波导呈等腰梯形结构，其沿光的传输方向的波导宽度逐渐减小。

进一步地，第二梯形波导的层厚为纳米级。

进一步地，第二梯形波导呈等腰梯形结构，其沿光的传输方向的波导宽度逐渐增大。

进一步地，第一梯形波导和上包层由二氧化硅或氮氧化硅构成。

进一步地，第二梯形波导由硅构成。

进一步地，上包层的宽度小于下包层的宽度，上包层与下包层构成脊区宽度不变的脊形波导；第一梯形波导与下包层构成脊区宽度变化的脊形波导。

进一步地，第二梯形波导的层厚为170nm～500nm。

进一步地，多个通孔为圆形通孔、矩形通孔、方形通孔中的一种或多种。

本公开的第二个方面提供了一种硅波导端面耦合结构的制备方法，包括：S1，在SOI基片的顶层硅上刻蚀形成第二梯形波导，第二梯形波导呈倒锥形，其沿光的传输方向的波导宽度逐渐增大；S2，在第二梯形波导上生长二氧化硅覆盖层或氮氧化硅覆盖层，将二氧化硅覆盖层或氮氧化硅覆盖层刻蚀形成第一梯形波导和上包层；S3，在SOI基片的二氧化硅层上刻蚀形成多个通孔；S4，通过多个通孔将SOI基片的底硅层上刻蚀形成悬空结构，悬空结构用于避免模场泄漏至底硅层中。

本公开相比现有技术至少具备以下有益效果：

(1)、本公开提供的一种硅波导端面耦合结构，采用二氧化硅脊形波导端面的耦合面积大于传统的矩形耦合端面，有利于提高端面处与光纤模场的耦合效率。

(2)、采用梯形波导能有效实现模场大小沿传播方向的逐渐过渡，减小倒锥形硅波导附近的模式失配。

(3)、通过多个通孔向下腐蚀去除硅衬底，衬底去除的过程不会影响二氧化硅波导的侧壁形状，而且结构稳定性更高。硅衬底的去除能有效消除光场向下泄漏，从而提高了耦合效率。

附图说明

为了更完整地理解本公开及其优势，现在将参考结合附图的以下描述，其中：

图1示意性示出了根据本公开一实施例的硅波导端面耦合结构的立体图；

图2示意性示出了根据本公开一实施例的硅波导端面耦合结构的俯视图；

图3示意性示出了根据本公开一实施例的图2中沿A-A方向的剖视图；

图4示意性示出了根据本公开一实施例的硅波导端面耦合结构的制备方法流程图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

本公开的实施例提供了一种硅波导端面耦合结构，包括：硅衬底，硅衬底部分被刻蚀形成悬空结构，悬空结构用于避免模场泄漏至硅衬底中；下包层，位于硅衬底的表面上，下包层上刻蚀形成多个通孔，多个通孔用于为刻蚀硅衬底时提供通道；第一梯形波导，位于下包层的部分表面上，用于沿光的传输方向减小模场的尺寸；第二梯形波导，位于下包层的未设置第一梯形波导的表面上，第二梯形波导呈倒锥形；上包层，位于第二梯形波导上，用于将减小尺寸后的模场从上包层中耦合至第二梯形波导。

本公开的实施例提供的硅波导端面耦合结构，首先刻蚀形成二氧化硅脊波导，再对脊波导平板区域进行刻蚀形成通孔，进而通过多个通孔向下腐蚀去除硅衬底，衬底去除的过程不会影响二氧化硅波导的侧壁形状，而且结构稳定性更高。硅衬底的去除能有效消除光场向下泄漏，从而提高耦合效率。另外，通过二氧化硅脊形波导端面的耦合面积大于传统的矩形耦合端面，也有效提高了端面处与光纤模场的耦合效率。

下面将结合本公开一具体的实施例中的硅波导端面耦合结构，对本公开的技术方案进行详细说明。应当理解，图1中示出的硅波导端面耦合结构中各部分的材料层、形状和结构仅是示例性的，以帮助本领域的技术人员理解本公开的技术方案，并非用以限制本公开的保护范围。

图1示意性示出了根据本公开一实施例的硅波导端面耦合结构的立体图。

如图1所示，本公开实施例的硅波导端面耦合结构，包括：

硅衬底10，该硅衬底10部分被刻蚀形成悬空结构101，悬空结构101用于避免模场泄漏至硅衬底10中。

下包层20，位于硅衬底10的表面上，下包层10上刻蚀形成多个通孔201，多个通孔201用于为刻蚀硅衬底10时提供通道。

第一梯形波导30，位于下包层20的部分表面上，用于沿光的传输方向减小所述模场的尺寸。

第二梯形波导40，位于下包层20的未设置第一梯形波导30的表面上，第二梯形波导40呈倒锥形。

上包层50，位于第二梯形波导40上，用于将减小尺寸后的模场从上包层50中耦合至第二梯形波导40。

本公开的实施例中，硅衬底10、下包层20及第二梯形波导40可通过SOI衬底进行刻蚀形成，即硅衬底10由SOI衬底中的底硅层构成，下包层20由SOI衬底中的二氧化硅层构成，第二梯形波导40由SOI衬底中的顶层硅构成。

具体地，第一梯形波导30和上包层50可以由二氧化硅或氮氧化硅构成。在其他一些实施例中，第一梯形波导30和上包层50也可以由聚合物构成，如：SU8、苯并环丁烯(BCB)等聚合物构成。

如图1所示，刻蚀下包层20形成的多个通孔201的形状可以为矩形、圆形、方形或其他图形，其也可以为这些形状通孔的组合，本公开的实施例对此不做限定。本公开的实施例中，以矩形通孔为例，相邻通孔的间距优选大于10μm，以增强未刻蚀部分的稳定性。

如图2所示，第一梯形波导30呈等腰梯形结构，其沿光的传输方向的波导宽度逐渐减小。具体地，第一梯形波导30较窄边的宽度取值范围优选3μm～10μm，其另一侧较长边的宽度取值范围优选4μm～11μm，在该尺寸范围内满足较长边的宽度大于较窄边的宽度即可，其相应的具体取值大小由光纤的模场尺寸大小决定。需说明的是，本公开实施例中所述的模场尺寸大小指的是模场的面积大小。

根据本公开的实施例，第二梯形波导40也呈等腰梯形结构，其沿光的传输方向的波导宽度逐渐增大。具体地，第二梯形波导40的层厚为纳米级，其层厚可根据SOI衬底中的顶层硅层厚决定，第二梯形波导40的层厚范围可以为170nm～500nm，优选170nm、220nm、340nm等层厚。

进一步地，第二梯形波导40呈倒锥形，其靠近第一梯形波导30端面的一端为尖端，远离第一梯形波导30端面的一端为尾端，尖端宽度小于150nm，且越小越好，尾端宽度与后续连接的SOI单模硅波导宽度一致，一般为350nm～500nm。

本公开的实施例中，上包层50与第二梯形波导40的长度相同，该长度取值范围为100μm～300μm，第二梯形波导40的长度较长的情况能保证模场以较低的损耗从上包层50中耦合进入第二梯形波导40中。优选地，上包层50为矩形波导，其宽度大于第二梯形波导40的最大宽度，其宽度与第一梯形波导30耦合接触端的宽度相等。

如图3所示，第一梯形波导30与上包层50的层厚相同，取值范围为2μm～8μm，第一梯形波导30与上包层50的具体层厚由光纤的模场大小和实际的工艺水平决定。

需说明的是，上述的各半导体层的取值范围，在考虑光纤模场、实际工艺和入射光波长等因素下，可以通过lumerical或Rsoft等仿真软件进行计算确定最优参数，上述数值范围在本公开提供的结构情况下的优选数值范围，其并不构成本公开实施例的限定。

根据本公开的实施例，由于第一梯形波导30沿光的传输方向的波导宽度逐渐减小，第一梯形波导30与下包层20构成脊区宽度变化的脊形波导，脊区较宽的一个端面用于与光纤进行端面耦合，随着脊区宽度的减小，二氧化硅脊形波导中的模场逐渐变小，从而减小在第二梯形波导40附近的模场失配。同理，由于上包层50优选为矩形波导，其宽度沿光的传输方向保持不变，且其宽度小于下包层20的宽度，上包层50与下包层20构成脊区宽度不变的脊形波导。由于硅材料的折射率比二氧化硅材料大得多，随着第二梯形波导40沿光的传输方向的波导宽度逐渐变大，模场逐渐从二氧化硅脊形波导区域耦合进入第二梯形波导40区域，进而将光传输至后续的SOI单模波导器件中。其中，SOI单模波导器件包括但不仅限于交叉波导、定向耦合器、多模干涉耦合器、偏振旋转器、调制器、探测器等。

传统的悬空结构通过刻蚀形成二氧化硅矩形波导，波导侧壁直接由多个刻蚀通孔形成，刻蚀通孔和后续刻蚀硅衬底都会影响二氧化硅矩形波导的形状而降低耦合效率。同时，为保证不影响模场分布且充分去除硅衬底，通孔间距通常仅有1～2μm，难以保证悬空器件在实际应用中的稳定性。而本公开实施例提供的硅波导端面耦合结构首先刻蚀形成二氧化硅脊波导，然后仅在脊波导的平板区域进行刻蚀形成通孔，通孔的刻蚀不会影响二氧化硅波导侧壁的形状，且相邻通孔的间距可以大于10μm。基于此，本本公开实施例提供的硅波导端面耦合结构能实现更加稳定和高效的端面耦合。

图4示意性示出了根据本公开一实施例的硅波导端面耦合结构的制备方法的流程图，该方法步骤制备出的硅波导端面耦合结构的结构如图1所示。

如图4所示，该硅波导端面耦合结构的制备方法，包括：

S1，在SOI基片的顶层硅上刻蚀形成第二梯形波导，第二梯形波导呈倒锥形，其沿光的传输方向的波导宽度逐渐增大。

S2，在第二梯形波导上生长二氧化硅覆盖层或氮氧化硅覆盖层，将二氧化硅覆盖层或所述氮氧化硅覆盖层刻蚀形成第一梯形波导和上包层。

S3，在SOI基片的二氧化硅层上刻蚀形成多个通孔。

S4，通过多个通孔将SOI基片的底硅层上刻蚀形成悬空结构，悬空结构用于避免模场泄漏至底硅层中。

需说明的是，本公开的实施例中通过上述工艺制备过程制备出的硅波导端面耦合结构如图1～3所示，其各具体的材料层、层厚、材料层构成的结构亦上述实施例所示，此处不再详细赘述。

本公开的实施例中，步骤S2中可通过化学气相沉积在第二梯形波导40上生长一层二氧化硅覆盖层或氮氧化硅覆盖层，也可以采用等离子增强化学气相沉积工艺方法来实现，即利用硅烷和一氧化二氮在350℃左右反应生成二氧化硅，沉积完成后进行化学机械抛光，实现表面平整化，再将该覆盖层刻蚀至SOI基片的埋氧层顶部，形成第一梯形波导30和上包层50。

进一步地，步骤S3～S4中分别以C₄F₈为反应气体对SOI基片的埋氧层进行刻蚀，形成一系列多个通孔201，再通过多个通孔201以SF₆为反应气体进行各向同性刻蚀，去除二氧化硅脊形波导下方的硅衬底10，此时，在去除硅衬底10的部分形成悬空结构101。

本公开实施例提供的亚微米硅波导端面耦合结构，制作简单，稳定性好，同时能保证良好的耦合效率，适合于大规模、低成本的生产和应用。

需说明的是，本公开的实施例中采取的制备工艺方法并不仅限于上述实施例所示，其可以为现有技术中成熟的其他工艺方法替换，其并不构成本公开实施例的限定。

从以上的描述中，可以看出，本公开上述的实施例至少实现了以下技术效果：

1)、本公开提供的一种硅波导端面耦合结构，其为亚微米级的硅波导端面耦合结构，采用二氧化硅脊形波导端面的耦合面积大于传统的矩形耦合端面，有利于提高端面处与光纤模场的耦合效率。

2)、采用梯形波导能有效实现模场大小沿传播方向的逐渐过渡，减小倒锥形硅波导附近的模式失配。

3)、通过多个通孔向下腐蚀去除硅衬底，衬底去除的过程不会影响二氧化硅波导的侧壁形状，而且结构稳定性更高。硅衬底的去除能有效消除光场向下泄漏，从而提高了耦合效率。

尽管已经在附图和前面的描述中详细地图示和描述了本公开，但是这样的图示和描述应认为是说明性的或示例性的而非限制性的。

本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种范围组合和/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。

尽管已经参照本公开的特定示例性实施例示出并描述了本公开，但是本领域技术人员应该理解，在不背离所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以对本公开进行形式和细节上的多种改变。因此，本公开的范围不应该限于上述实施例，而是应该不仅由所附权利要求来进行确定，还由所附权利要求的等同物来进行限定。

Claims

1.一种硅波导端面耦合结构，其特征在于，包括：

硅衬底，所述硅衬底部分被刻蚀形成悬空结构，所述悬空结构用于避免模场泄漏至所述硅衬底中；

下包层，位于所述硅衬底的表面上，所述下包层上刻蚀形成多个通孔，所述多个通孔用于为刻蚀所述硅衬底时提供通道；

第一梯形波导，位于所述下包层的部分表面上，用于沿光的传输方向减小所述模场的尺寸；

第二梯形波导，位于所述下包层的未设置所述第一梯形波导的表面上，所述第二梯形波导呈倒锥形；其中，所述第一梯形波导的层厚大于所述第二梯形波导的层厚；

上包层，位于所述第二梯形波导上，用于将减小尺寸后的所述模场从所述上包层中耦合至所述第二梯形波导；其中，所述上包层的层厚等于所述第一梯形波导的层厚。

2.根据权利要求1所述的硅波导端面耦合结构，其特征在于，所述第一梯形波导呈等腰梯形结构，其沿光的传输方向的波导宽度逐渐减小。

3.根据权利要求1所述的硅波导端面耦合结构，其特征在于，所述第二梯形波导的层厚为纳米级。

4.根据权利要求3所述的硅波导端面耦合结构，其特征在于，所述第二梯形波导呈等腰梯形结构，其沿光的传输方向的波导宽度逐渐增大。

5.根据权利要求1所述的硅波导端面耦合结构，其特征在于，所述第一梯形波导和所述上包层由二氧化硅或氮氧化硅构成。

6.根据权利要求1所述的硅波导端面耦合结构，其特征在于，所述第二梯形波导由硅构成。

7.根据权利要求1所述的硅波导端面耦合结构，其特征在于，所述上包层的宽度小于所述下包层的宽度，所述上包层与所述下包层构成脊区宽度不变的脊形波导；所述第一梯形波导与所述下包层构成脊区宽度变化的脊形波导。

8.根据权利要求3所述的硅波导端面耦合结构，其特征在于，所述第二梯形波导的层厚为170nm～500nm。

9.根据权利要求1所述的硅波导端面耦合结构，其特征在于，所述多个通孔为圆形通孔、矩形通孔、方形通孔中的一种或多种。

10.一种硅波导端面耦合结构的制备方法，其特征在于，包括：

S1，在SOI基片的顶层硅上刻蚀形成第二梯形波导，所述第二梯形波导呈倒锥形，其沿光的传输方向的波导宽度逐渐增大；

S2，在所述第二梯形波导上生长二氧化硅覆盖层或氮氧化硅覆盖层，将所述二氧化硅覆盖层或所述氮氧化硅覆盖层刻蚀形成第一梯形波导和上包层；其中，所述第一梯形波导的层厚大于所述第二梯形波导的层厚；所述上包层的层厚等于所述第一梯形波导的层厚；

S3，在所述SOI基片的二氧化硅层上刻蚀形成多个通孔；

S4，通过多个通孔将所述SOI基片的底硅层上刻蚀形成悬空结构，所述悬空结构用于避免模场泄漏至所述底硅层中。