CN106461872A - 光子集成芯片的光波导边缘耦合器的装置与方法 - Google Patents
光子集成芯片的光波导边缘耦合器的装置与方法 Download PDFInfo
- Publication number
- CN106461872A CN106461872A CN201580014543.1A CN201580014543A CN106461872A CN 106461872 A CN106461872 A CN 106461872A CN 201580014543 A CN201580014543 A CN 201580014543A CN 106461872 A CN106461872 A CN 106461872A
- Authority
- CN
- China
- Prior art keywords
- waveguide
- dielectric layer
- dielectric
- semiconductor
- described dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
- G02B6/305—Optical coupling means for use between fibre and thin-film device and having an integrated mode-size expanding section, e.g. tapered waveguide
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12035—Materials
- G02B2006/12061—Silicon
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12178—Epitaxial growth
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
实施例提供的光子芯片波导具有改善的到光纤的耦合效率。在一实施例中,光子芯片包括:半导体基板;所述基板上的介电层;嵌入所述介电层的锥形硅或半导体波导。所述介电层具有比所述锥形波导低的光学折射率,并且用作所述锥形波导的包层。所述芯片还包括:所述基板上与所述介电层相邻的介电波导。所述锥形波导的尖部嵌入所述介电波导中。所述介电波导的作用是将所述锥形波导与光纤耦合,放大并更好地限制从所述锥形波导到所述光纤的光传播模式。
Description
本申请要求于2014年3月28日提交的申请号为14/228,703、名称为“光子集成芯片的光波导边缘耦合器的装置与方法”的美国非临时申请的权益,其全部内容通过引用结合在本申请中。
技术领域
本发明涉及光子芯片,在具体实施例中,涉及光子集成芯片的光波导边缘耦合器的装置与方法。
背景技术
硅纳米光子芯片,例如在绝缘硅(SOI)平台中,通常包括亚微米尺度的波导横截面,是高度紧凑的并且包括高水平的功能集成。为了在光通信网络中实现硅芯片,去往/来自芯片的可见光需要与光纤或其它波导耦合。光纤通常具有大约10微米(μm)的模场尺寸(MFD)。硅芯片波导中的光传播模式和光纤之间的大幅MFD失配称为耦合失配,其在接口处造成显著的光学功率损耗。失配问题可能显著阻碍光传输效率。已对各种方案进行了研究以改善光耦合,取得了各种程度的改善。由失配所导致的耦合效率仍然是一个挑战。需要一种提高光子集成芯片中的耦合效率的改进的波导耦合器设计。
发明内容
根据一实施例,光子芯片包括:半导体基板;所述基板上的介电层;以及嵌入所述介电层的锥形波导。所述介电层具有比所述锥形波导低的光学折射率,并且用作所述锥形波导的包层。所述芯片还包括:所述基板上与所述介电层相邻的介电波导。所述锥形波导的尖部嵌入所述介电波导中。
根据另一实施例,光子芯片包括:介电载体;在所述介电载体上的介电层;以及嵌入所述介电层的半导体波导。所述介电层具有比所述半导体波导低的光学折射率,并且用作所述半导体波导的包层。所述芯片还包括:所述介电载体上与所述介电层相邻并朝向所述半导体波导的介电波导。
根据另一实施例,一种用于制造光子芯片的方法包括:在半导体基板上设置介电层;在所述介电层上形成半导体层。然后,在所述半导体层和所述介电层中蚀刻沟槽。所述沟槽具有适于形成用于光纤耦合的介电波导的宽度,并且具有与所述半导体基板的表面相邻的底部。所述方法还包括:在所述半导体基板上的所述沟槽的底部设置低折射率介电层。所述低折射率介电层具有比所述介电层小的光学折射率和厚度。所述方法还包括:用介电填料填充所述沟槽,其中,所述介电填料由与所述介电层相同的介电材料构成;以及去除所述介电层的多余厚度,暴露所述介电层下的所述半导体层。然后,形成半导体锥形波导;在所述芯片上设置顶部介电层。然后,在半导体波导的尖部蚀刻所述介电层的边缘部分,以暴露所述半导体基板的表面部分和所述介电层的三个边缘。
根据又一实施例,一种用于制造光子芯片的方法包括:在半导体基板上设置介电层;在所述介电层上形成半导体波导;在所述介电层和所述半导体波导上设置第二介电层。所述方法还包括:利用光刻工艺由所述第二介电层的边缘和所述介电层形成介电波导;翻转所述光子芯片;去除所述半导体基板,其中,所述去除暴露所述介电层的表面和所述介电波导。然后,在介电载体上设置所述光子芯片。
为了使本发明的以下详细描述可以被更好地理解,前述内容已相当广泛地概括了本发明实施例的特征。以下将对本发明实施例的附加特征和优点进行描述,其形成本发明权利要求的主题。本领域技术人员应理解,所公开的概念和具体实施例可以容易地用作修改或设计其它结构或过程的基础,以便执行与本发明相同的目的。本领域技术人员还应该理解,这种等效构造并不脱离所附权利要求中阐述的本发明的精神和范围。
附图说明
为了更全面地理解本发明及其优点,现结合说明书附图参考以下描述,其中:
图1示出了光子芯片的硅波导与光纤之间的耦合失配;
图2示出了与光纤耦合的波导边缘的典型光子芯片设计;
图3示出了光纤的边缘耦合效率得到提高的光子芯片设计的实施例;
图4示出了制造图3所示光子芯片的过程的实施例;
图5为对应于图4所示过程的方法实施例的流程图;
图6示出了光纤的边缘耦合效率得到提高的光子芯片设计的另一实施例;
图7示出了制造图6所示光子芯片的过程的实施例;以及
图8为对应于图7所示过程的方法实施例的流程图。
除非另有说明,不同附图中的相应数字和符号通常指代相应的部件。对附图进行绘制以清楚说明各实施例的相关方面,并且不一定按比例进行绘制。
具体实施方式
以下将对当前优选实施例的形成和使用进行详细讨论。然而,应当理解,本发明提供了许多可以在各种特定背景下体现的适用性发明构思。所讨论的具体实施例仅仅用来说明用以形成和使用本发明的具体方式,并不用来限制本发明的范围。
图1示出了光子芯片的硅波导与光纤之间的耦合失配场景100,例如,SMF 28型光纤。纳米线为(芯片中)二氧化硅(SiO2)上的硅(Si)波导并且其横截面基本上小于光纤。例如,波导具有矩形横截面,其中,宽度大约为500nm,高度大约为200nm。在波导和光纤之间的接口处,例如对于TE模式,波导的MFD基本上小于光纤,这称为耦合失配并导致从波导到光纤的光功率转移的显著损耗。
本文中所提供的实施例用以提高硅芯片波导和光纤(或其它具有与光纤可比的MFD的适当光学波导)之间的耦合效率(减少耦合失配)。所述实施例包括向芯片添加适当的耦合波导以降低芯片波导和光纤之间的接口处的耦合损耗。耦合波导作为接口添加在纳米线波导和光纤之间。这种设计通过最大化或提高波导和光纤支持的光传播模式之间的回收部分来提高耦合效率。耦合波导可以显著提高窄硅线模式(例如,纳米线)和光纤模式之间的耦合,并且插入损耗较低。
在光通信中,由于光纤网络中的偏振是不可预测的,并且随传输而随机变化,所以不依赖偏振的耦合非常重要。这个问题需要波导和光纤之间的耦合波导以增强不依赖于光偏振的耦合,例如,变得对偏振不敏感。此外,例如,为了与光纤到户(FTTH)、波分复用(WDM)应用或其它光学通信应用的功能兼容,耦合波导还需要在宽带信号范围内(例如,多个单频或相对较窄的频率范围)正常工作。除了耦合性能,耦合波导的设计也可以基于成本问题,例如,通过将晶圆级测试能力以及光纤组件和热管理的封装要求考虑在内。
图2示出了用于将芯片波导与光纤耦合的典型光子芯片设计200。所述设计200包括用作芯片边缘耦合器的倒锥形波导,其能够满足更低损耗、独立于偏振、宽带和更低成本的要求。由于制造限制或设计要求,芯片内锥形波导(锥尖部)的边缘通常与光纤接口处的芯片边缘距离几微米。所述设计200还包括锥形波导下方和上方的包层,例如,SiO2层,作为沿着锥形波导或者在锥形波导端部处的传播介质。沿着所述SiO2中的锥形波导的传播放大了波导模式,其在锥形尖部的端部处继续在SiO2介质中传播,然后到达光纤。然而,由于SiO2层中缺乏横向限制,使得来自锥形尖部的输出光杂散在包层中。在SOI平台中,包层在硅基板的顶部。Si基板的高折射率导致很大一部分来自锥形尖部的输出光渗透到基板中,这会大大降低芯片到光纤的耦合效率。
图3示出了具有改善的到光纤306的耦合效率的光子芯片设计300的实施例。所述设计300包括SiO2包层302中的倒锥形尖部301。倒锥形波导301在本文中也称为锥形耦合器,其为嵌入平面SiO2包层302中的Si纳米锥。SiO2包层302为设置在Si基板303上的平面层。此外,SiO2(二氧化硅)耦合波导304设置在Si基板303上,作为锥形波导301和光纤306之间进行耦合的波导。锥形波导301到达二氧化硅耦合波导304内部。锥形波导301可以位于二氧化硅耦合波导304内,使得来自锥形波导301的光学模式投射到二氧化硅耦合波导304的中心。因此,来自锥形波导301的放大光学模式通过传播穿过二氧化硅耦合波导304而被传输以匹配光纤306的MFD。二氧化硅耦合波导304作为第一二氧化硅包层302的延伸部,并且为从锥形波导301到光纤306的传播光提供横向和纵向限制。Si倒锥形波导301的有效折射率随着沿其长度的尺寸减小而降低。在锥形尖端,有效折射率可以达到1.45,接近于二氧化硅耦合波导304(或石英光纤306)的折射率。因此,依赖于二氧化硅耦合波导304的尺寸,传播模式得以放大以匹配光纤模式。耦合波导304的矩形横截面具有合适的横向尺寸(宽度),以适当限制从锥形波导301到光纤306的传播模式。此外,为了避免放大的传播模式泄漏到硅基板303,在二氧化硅耦合波导304和Si基板303之间设置低折射率的包层305。所述低折射率的包层305为折射率比二氧化硅小的合适材料层,如硼磷硅玻璃(BPSG),其防止或阻碍了二氧化硅耦合波导304中的传播模式泄漏到基板303,从而改善了模式限制并降低了到光纤的耦合接口处的光损耗。所述波导304的尺寸(宽度和厚度)以及其下方的低折射率包层305确保了光学模式在二氧化硅耦合波导304中被严格限制到与光纤306连接的接口。可以对二氧化硅耦合波导304的横截面和厚度进行设计,以实现与光纤306最大化的模式重叠,例如,二氧化硅光纤或带透镜的二氧化硅光纤。在其它实施例中,可以利用其它半导体材料,例如,砷化镓(GaAs),形成芯片的硅组件。可以用折射率比基于硅或基于所用半导体材料的波导芯低的其它合适的介电材料来替代二氧化硅材料。此外,耦合波导304可以由不同于包层302的介电材料构成,所述包层302包覆基板303上的锥形波导301的一部分。
图4示出了根据光子芯片设计300的用于形成具有改善的到光纤的耦合效率的光子芯片的过程400的实施例的侧视图。图5示出了详细说明所述过程400的步骤的方法实施例。在步骤410,形成SOI芯片,其包括硅基板上的SiO2层和所述SiO2层上的薄Si层。在步骤420,形成沟槽。利用合适的光刻工艺(沉积/曝光和蚀刻)穿过顶部的硅和二氧化硅表层建立所述沟槽。在步骤430,向硅基板顶部上的沟槽底部中添加折射率比二氧化硅低的折射率层。例如,利用光刻胶剥离或溶胶凝胶工艺,应用等离子体增强化学气相沉积(PECVD)以在沟槽中形成BPSG层,从而在沟槽中产生低折射率层。在步骤440,二氧化硅进一步淀积(覆盖)在顶部Si层上,在沟槽底部中的低折射率(例如,BPSG)层上用SiO2填充沟槽。在步骤450,去除顶部SiO2层以暴露其下方的硅层。例如,使用化学机械抛光(CMP)来去除顶部覆盖的SiO2层。在步骤460,形成锥形波导(倒锥形硅)和二氧化硅耦合波导(边缘波导耦合器),使得锥形波导和其它功能性装置嵌入二氧化硅中。可以采用多个工艺(包括沉积/曝光、蚀刻)来实现这一步骤。该步骤包括在锥形波导和沟槽上沉积顶部SiO2以及深度蚀刻,以得到用于光纤耦合的光滑芯片边缘。边缘耦合器可以由SiO2制成,正如锥形硅波导的包层或其它合适的介电材料,例如,氮化硅或氮氧化硅。然后,对芯片边缘进行深度蚀刻以构建用于光纤耦合的平滑边缘。
图6示出了具有改善的到光纤606的耦合效率的另一实施例光子芯片设计600。所述设计600包括在第一SiO2包层602中的倒锥形尖部601。倒锥形波导601为嵌入平面SiO2包层602的Si纳米锥。SiO2包层602为设置在与SiO2的折射率相比折射率较低的载体605(例如,电介质)上的平面层。另外,SiO2(二氧化硅)耦合波导604位于同一低折射率的载体605上。二氧化硅耦合波导604用作锥形波导601和光纤606之间进行耦合的波导。锥形波导601可以到达二氧化硅耦合波导604内部。因此,来自锥形波导601的放大的光学模式传播穿过二氧化硅耦合波导604以匹配光纤606的MFD。二氧化硅耦合波导604作为第一二氧化硅包层602的延伸部,并且为从锥形波导601到光纤606的传播光提供横向和纵向限制。传播模式依赖于二氧化硅耦合波导604的尺寸得以放大以匹配光纤模式。耦合波导604的矩形横截面具有合适的横向尺寸(宽度),以对锥形波导601到光纤606的传播模式进行适当的限制。此外,代替硅基板的低折射率载体605防止耦合波导604中放大的传播模式泄漏到基板上,从而改善了模式限制并降低了到光纤的耦合接口处的光损耗。低折射率的载体605为折射率比二氧化硅小的合适材料层,例如任何合适的低光学折射率电介质(相对于二氧化硅)或聚合物。所述波导604的尺寸(宽度和厚度)以及其下方的低折射率载体605确保了在到光纤606的接口处光学模式被严格限制在二氧化硅耦合波导604中。可以对二氧化硅耦合波导604的横截面和厚度进行设计,以实现与光纤606最大化的模式重叠,例如,二氧化硅光纤或带透镜的二氧化硅光纤。在其它实施例中,可以用折射率比倒锥形尖部601低的其它合适的介电材料来替代二氧化硅材料。此外,耦合波导604可以由不同于SiO2包层602的介电材料构成。
图7示出了根据光子芯片设计600的用于形成具有改善的到光纤的耦合效率的光子芯片的过程700的实施例。图8示出了详细说明所述过程700的步骤的方法实施例。在这种设计中,不需要沟槽和预沉积过程。倒锥形硅波导直接形成在SOI晶片上,并由二氧化硅层沉积进行包覆。二氧化硅层形成锥形波导的顶部包层。较低折射率的载体代替高折射率的硅基板,从而防止光泄漏到波导结构外。具体地,在步骤710,形成SOI芯片,其包括在Si基板上的SiO2层和所述SiO2层上的薄硅层。在步骤720,在远离芯片边缘一定距离处,在SiO2层上形成倒锥形硅波导。在步骤730,形成顶部SiO2层,作为锥形硅波导上的包层。在步骤740,利用光刻(曝光和蚀刻)工艺形成SiO2边缘波导结构。在步骤750,翻转所得到的芯片。在步骤760,去除顶部的Si基板,例如通过CMP。在步骤770,将所述芯片置于介电载体上,例如,通过粘接工艺。在其它实施例中,可以使用其它半导体材料形成芯片的硅组件。还可以使用其它合适的电介质形成二氧化硅材料。
与先前报告的基于模式转换器的边缘耦合器的过程相比,所述过程400和700简单且易于实现。其在最终芯片的顶层上不需要多个叠加步骤。此外,通过调节Si锥形波导的厚度和尺寸,可以控制模式大小。所述设计也可以扩展到与光纤耦合的纳米波导芯片之外的各种应用。上述芯片设计消除了之前方案的缺点,如耦合失配场景100。通过控制SiO2层的厚度,SiO2波导尺寸也可以被设计以使波导模式和光纤模式之间的耦合比最大化。除了改善对来自锥形波导的放大的模式的限制,基于二氧化硅的耦合波导减少了从二氧化硅光纤反射回芯片的光。如上所述,所述设计提供了低损耗耦合,适用于宽带并且不依赖于偏振。
虽然本公开内容中提供了几个实施例,但是应当理解,所公开的系统和方法在不脱离本公开内容的精神或范围的前提下可以体现为许多其它特定形式。这些示例应被认为是说明性而不是限制性的,其意图并不是限于本文中所给出的细节。例如,可以将各种元件或组件组合或集成在另一系统中,或者可以忽略或不实施某些特定特征。
此外,在不脱离本公开内容范围的前提下,可以将各实施例中描述并示意为分离或单独的技术、系统、子系统和方法与其它系统、模块、技术或方法进行组合或集成。所显示或讨论的相互之间耦合或直接耦合或通信等其他术语可以是通过一些接口、设备或中间组件间接耦合或通信,可以是电性、机械或其它的形式。在不脱离本文中所公开的精神和范围的前提下,本领域技术人员可以确定其它改变、替换和修改的例子。
Claims (21)
1.一种光子芯片,包括:
半导体基板;
所述基板上的介电层;
嵌入所述介电层的锥形波导,其中,所述介电层具有比所述锥形波导低的光学折射率,并且用作所述锥形波导的包层;以及
所述基板上与所述介电层相邻的介电波导,其中,所述锥形波导的尖部嵌入所述介电波导中。
2.根据权利要求1所述的光子芯片,还包括置于所述介电波导和所述基板之间的第二介电层,其中,所述第二介电层与所述介电层相邻,而且具有比所述介电层低的光学折射率,并且用作所述介电波导的包层。
3.根据权利要求2所述的光子芯片,其中,所述第二介电层的横向尺寸约等于或大于所述介电波导的横向尺寸。
4.根据权利要求2所述的光子芯片,其中,所述第二介电层由硼磷硅玻璃BPSG构成。
5.根据权利要求1所述的光子芯片,其中,所述锥形波导和所述基板本质上由硅构成。
6.根据权利要求1所述的光子芯片,其中,所述介电层和所述介电波导由二氧化硅构成。
7.根据权利要求1所述的光子芯片,其中,所述光子芯片在与所述介电层相对的所述介电波导的边缘处与光纤耦合。
8.一种光子芯片,包括:
介电载体;
在所述介电载体上的介电层;
嵌入所述介电层的半导体波导,其中,所述介电层具有比所述半导体波导低的光学折射率,并且用作所述半导体波导的包层;以及
所述介电载体上与所述介电层相邻并朝向所述半导体波导的介电波导。
9.根据权利要求8所述的光子芯片,其中,所述半导体波导由硅构成。
10.根据权利要求8所述的光子芯片,其中,所述半导体波导为锥形波导,其宽度沿其长度减小,其中,所述半导体波导的尖部嵌入所述介电波导中并且窄于嵌入所述介电层中的所述半导体波导的相对端。
11.根据权利要求8所述的光子芯片,其中,所述介电层和所述介电波导由二氧化硅构成。
12.根据权利要求8所述的光子芯片,其中,所述介电波导具有矩形横截面轮廓。
13.根据权利要求8所述的光子芯片,其中,所述介电波导的横向尺寸小于所述介电层。
14.根据权利要求8所述的光子芯片,其中,所述光子芯片在与所述介电层相对的所述半导体波导的边缘处与光纤耦合。
15.根据权利要求8所述的光子芯片,其中,所述半导体波导位于所述介电层内,使得来自所述半导体波导的光学模式投射到所述介电波导的中心。
16.一种用于制造光子芯片的方法,所述方法包括:
在半导体基板上设置介电层;
在所述介电层上形成半导体层;
在所述半导体层和所述介电层中蚀刻沟槽,其中,所述沟槽具有适于形成用于光纤耦合的介电波导的宽度,并且具有与所述半导体基板的表面相邻的底部;
在所述半导体基板上的所述沟槽的底部设置低折射率的介电层,其中,所述低折射率介电层具有比所述介电层小的光学折射率和厚度;
用介电填料填充所述沟槽,其中,所述介电填料由与所述介电层相同的介电材料构成;
去除所述介电层的多余厚度,其中,所述去除暴露所述介电层下的所述半导体层;
形成半导体锥形波导;
在所述芯片上设置顶部介电层;以及
在所述半导体锥形波导的尖部蚀刻所述介电层的边缘部分,其中,所述蚀刻暴露所述半导体基板的表面部分和所述介电层的三个边缘。
17.根据权利要求16所述的方法,其中,所述半导体基板和所述半导体锥形波导由硅构成,所述介电层和所述介电填料由二氧化硅构成,所述低折射率介电层由硼磷硅玻璃BPSG构成。
18.根据权利要求16所述的方法,其中,所述介电层的多余厚度通过化学机械抛光CMP去除。
19.根据权利要求16所述的方法,其中,所述形成还包括形成其它所需的功能设备,所述顶部介电层设置在所述半导体锥形波导和所述其它所需的功能设备之上。
20.一种用于制造光子芯片的方法,所述方法包括:
在半导体基板上设置介电层;
在所述介电层上形成半导体波导;
在所述介电层和所述半导体波导上设置第二介电层;
利用光刻工艺由所述第二介电层的边缘和所述介电层形成介电波导;
翻转所述光子芯片;
去除所述半导体基板,其中,所述去除暴露所述介电层的表面和所述介电波导;以及
在介电载体上设置所述光子芯片。
21.根据权利要求20所述的方法,其中,所述形成半导体波导包括:
在所述介电层上设置薄硅层;以及
在远离所述介电层边缘一定距离处由所述薄硅形成倒锥形波导。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/228,703 US20150277036A1 (en) | 2014-03-28 | 2014-03-28 | Apparatus and Method for an Optical Waveguide Edge Coupler for Photonic Integrated Chips |
US14/228,703 | 2014-03-28 | ||
PCT/CN2015/073962 WO2015143987A2 (en) | 2014-03-28 | 2015-03-10 | Apparatus and method for an optical waveguide edge coupler for photonic integrated chips |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106461872A true CN106461872A (zh) | 2017-02-22 |
Family
ID=54190057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580014543.1A Pending CN106461872A (zh) | 2014-03-28 | 2015-03-10 | 光子集成芯片的光波导边缘耦合器的装置与方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20150277036A1 (zh) |
EP (1) | EP3123219A4 (zh) |
JP (1) | JP2017500602A (zh) |
CN (1) | CN106461872A (zh) |
WO (1) | WO2015143987A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109283618A (zh) * | 2017-07-21 | 2019-01-29 | 中兴通讯股份有限公司 | 一种光波导线路制作方法及光波导线路、光电印制电路板 |
CN114114551A (zh) * | 2020-11-13 | 2022-03-01 | 台湾积体电路制造股份有限公司 | 光学系统及用于制造光学连接器件的方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6706859B2 (ja) * | 2016-04-13 | 2020-06-10 | 古河電気工業株式会社 | 光学モジュール |
CN107329208B (zh) * | 2017-07-10 | 2023-05-09 | 熠谱(上海)半导体制造有限公司 | 一种折射率梯度变化的硅光子模斑转换器 |
US11287577B2 (en) * | 2018-06-20 | 2022-03-29 | Cloud Light Technology Limited | Optical mode converter for coupling between waveguides with different mode size |
US11473191B2 (en) * | 2019-02-27 | 2022-10-18 | Applied Materials, Inc. | Method for creating a dielectric filled nanostructured silica substrate for flat optical devices |
US11539186B2 (en) | 2019-03-06 | 2022-12-27 | Cisco Technology, Inc. | Supermode filtering waveguide emitters |
US11462885B2 (en) * | 2019-03-27 | 2022-10-04 | Cisco Technology, Inc. | Variable-confinement monolithic master oscillator power amplifier |
US11418005B2 (en) | 2019-09-25 | 2022-08-16 | Cisco Technology, Inc. | Variable confinement hybrid oscillator power amplifier |
US11215756B2 (en) * | 2020-04-27 | 2022-01-04 | Globalfoundries U.S. Inc. | Edge couplers with stacked layering |
US11774686B2 (en) * | 2021-05-06 | 2023-10-03 | Globalfoundries U.S. Inc. | Edge couplers including a rounded region adjacent to an opening in the interconnect structure |
CN117616316A (zh) * | 2021-09-18 | 2024-02-27 | 华为技术有限公司 | 光芯片及其制备方法、通信设备 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040057667A1 (en) * | 2002-09-20 | 2004-03-25 | Koji Yamada | Optical module and manufacturing method therefor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003044580A2 (en) * | 2001-04-03 | 2003-05-30 | Little Optics, Inc. | Optical waveguide mode transformer |
US6870987B2 (en) * | 2002-08-20 | 2005-03-22 | Lnl Technologies, Inc. | Embedded mode converter |
JP2004184986A (ja) * | 2002-11-20 | 2004-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 光学素子およびその製造方法 |
JP2005321588A (ja) * | 2004-05-10 | 2005-11-17 | Sony Corp | 光導波路及びその製造方法、並びに光結合装置 |
JP2006017914A (ja) * | 2004-06-30 | 2006-01-19 | Tdk Corp | 複合光ファイバおよび複合光ファイバアレイ |
JP4549949B2 (ja) * | 2005-08-12 | 2010-09-22 | 株式会社フジクラ | 光学素子 |
FR2936613B1 (fr) * | 2008-09-30 | 2011-03-18 | Commissariat Energie Atomique | Coupleur de lumiere entre une fibre optique et un guide d'onde realise sur un substrat soi. |
KR20130069146A (ko) * | 2011-12-16 | 2013-06-26 | 한국전자통신연구원 | 광연결 소자 및 이를 구비하는 실리콘 포토닉스 칩 |
-
2014
- 2014-03-28 US US14/228,703 patent/US20150277036A1/en not_active Abandoned
-
2015
- 2015-03-10 WO PCT/CN2015/073962 patent/WO2015143987A2/en active Application Filing
- 2015-03-10 EP EP15767775.8A patent/EP3123219A4/en not_active Withdrawn
- 2015-03-10 CN CN201580014543.1A patent/CN106461872A/zh active Pending
- 2015-03-10 JP JP2016533189A patent/JP2017500602A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040057667A1 (en) * | 2002-09-20 | 2004-03-25 | Koji Yamada | Optical module and manufacturing method therefor |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109283618A (zh) * | 2017-07-21 | 2019-01-29 | 中兴通讯股份有限公司 | 一种光波导线路制作方法及光波导线路、光电印制电路板 |
CN114114551A (zh) * | 2020-11-13 | 2022-03-01 | 台湾积体电路制造股份有限公司 | 光学系统及用于制造光学连接器件的方法 |
TWI778539B (zh) * | 2020-11-13 | 2022-09-21 | 台灣積體電路製造股份有限公司 | 多尖端光學耦合元件及其製造方法 |
US11860421B2 (en) | 2020-11-13 | 2024-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-tip optical coupling devices |
Also Published As
Publication number | Publication date |
---|---|
WO2015143987A3 (en) | 2016-01-14 |
US20150277036A1 (en) | 2015-10-01 |
WO2015143987A2 (en) | 2015-10-01 |
EP3123219A2 (en) | 2017-02-01 |
JP2017500602A (ja) | 2017-01-05 |
EP3123219A4 (en) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106461872A (zh) | 光子集成芯片的光波导边缘耦合器的装置与方法 | |
US7738753B2 (en) | CMOS compatible integrated dielectric optical waveguide coupler and fabrication | |
JP6683535B2 (ja) | 光結合方式 | |
US10215919B2 (en) | Optical coupling arrangement | |
Bogaerts et al. | Compact wavelength-selective functions in silicon-on-insulator photonic wires | |
TWI417589B (zh) | 矽光子晶片與光纖間有效率耦合之方法及設備 | |
US11506840B2 (en) | Back end of line process integrated optical device fabrication | |
US20100166361A1 (en) | Buried dual taper waveguide for passive alignment and photonic integration | |
US9435949B2 (en) | Optical integrated circuit and manufacturing method thereof | |
US10096971B2 (en) | Hybrid semiconductor lasers | |
CN106164722A (zh) | 边缘耦合设备制造 | |
WO2017096183A1 (en) | High refractive index waveguides and method of fabrication | |
US20030052082A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
CN207281327U (zh) | 一种光波导模斑转换器 | |
CN113534337B (zh) | 一种硅光子芯片光耦合结构加工方法及结构 | |
US20170097470A1 (en) | Optical Coupling Adaptor for Optical Signal Coupling Between Photonic Integrated Circuit and Optical Fiber | |
CN113917613A (zh) | 一种硅波导端面耦合结构及其制备方法 | |
US20200132929A1 (en) | Optical waveguide connecting device | |
EP3523685A1 (en) | Frontend integration of electronics and photonics | |
US11888286B2 (en) | Laser chip for flip-chip bonding on silicon photonics chips | |
Xiong et al. | Broadband two-mode multiplexer with taper-etched directional coupler on SOI platform | |
Van Thourhout et al. | Recent progress in SOI nanophotonic waveguides | |
CN110749955A (zh) | 光波模式转换装置及其制造方法 | |
Wosinski et al. | Integrated silicon nanophotonics: A solution for computer interconnects | |
US20220099891A1 (en) | Optical coupler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170222 |
|
WD01 | Invention patent application deemed withdrawn after publication |