CN113889528A - 可分离多层GaN衬底及其制作方法、半导体芯片制作方法 - Google Patents

可分离多层GaN衬底及其制作方法、半导体芯片制作方法 Download PDF

Info

Publication number
CN113889528A
CN113889528A CN202111479532.4A CN202111479532A CN113889528A CN 113889528 A CN113889528 A CN 113889528A CN 202111479532 A CN202111479532 A CN 202111479532A CN 113889528 A CN113889528 A CN 113889528A
Authority
CN
China
Prior art keywords
gan
layer
functional layer
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111479532.4A
Other languages
English (en)
Other versions
CN113889528B (zh
Inventor
徐琳
苏克勇
陈吉湖
聂恒亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Nanowin Science And Technology Co ltd
Original Assignee
Suzhou Nanowin Science And Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Nanowin Science And Technology Co ltd filed Critical Suzhou Nanowin Science And Technology Co ltd
Priority to CN202111479532.4A priority Critical patent/CN113889528B/zh
Publication of CN113889528A publication Critical patent/CN113889528A/zh
Application granted granted Critical
Publication of CN113889528B publication Critical patent/CN113889528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种可分离的多层GaN衬底，至少包括三层结构，其中包括GaN基层，位于该GaN基层上的氮化物牺牲层，位于该氮化物牺牲层上的GaN功能层，其中所述GaN功能层上设有开窗，所述开窗内设有金属电极，所述金属电极欧姆接触在所述氮化物牺牲层上，这样可以有效改善化学腐蚀氮化物牺牲层时GaN基层出现裂纹的情况，并且对器件寿命具有有效延长。本发明可以通过去除氮化物牺牲层，将GaN基层和功能层分离，分离后的GaN基层可以反复利用，极大地降低了GaN器件的制作成本。

Description

可分离多层GaN衬底及其制作方法、半导体芯片制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种可分离多层GaN衬底及其制作方法和一种半导体芯片的制作方法。
背景技术
GaN作为第三代半导体产业的核心关键材料，具备极高的电-光转换效率、低功耗等优异性能，是未来新一代光电子、功率电子和高频微电子的核心基础。
目前主流的制备自支撑GaN衬底的方法是氢化物气相外延法（HVPE），该方法的所有反应是在HVPE设备的石英管中进行的，该反应设备中分为两个不同温度区域。
首先，将金属Ga放置在石英管的850℃温度区，衬底放置在1050℃温度区，之后将作为反应物的氨气NH3和氯化氢气体HCl从石英管的左端先通入850℃温度区，该区域发生以下化学反应：
2Ga(l)+2HCl(g)＝2GaCl(g)+H2(g) (1-1)
上述得到的反应物GaCl气体通过混合适量H2的N2作为载气引导进入1050℃高温区，与NH3发生反应：
GaCl(g)+NH3(g)＝GaN(s)+HCl(g)+H2(g) (1-2)
这两个反应生成了GaN材料，构成了HVPE外延GaN的生长机制。对于不同的金属掺杂，HCl气体分两路，一路与金属镓反应，另外一路与掺杂金属（镁、铁、锰、锗）反应获得掺杂源，或者是采用SiH4气体实现硅掺杂。
通过HVPE设备在异质衬底上外延生长GaN厚膜，然后再经过对衬底分离、外形加工、研磨抛光后获得自支撑GaN衬底。由于该生长过程是一种CVD反应过程，对原料的利用率非常低，因此自支撑GaN衬底制造成本比较高。
其次，自支撑GaN衬底一般用于制造高电子迁移率晶体管（HEMT）、金属氧化物半导体场效应晶体管（MOSFET）、蓝绿光激光器（LD）。该过程一般采用金属有机气相外延法（MOCVD）在自支撑GaN衬底上外延器件结构，然后经过电极制备、衬底减薄、裂片等工艺制备出所需芯片。该过程一般会将300-400μm厚度的自支撑GaN衬底减薄到100μm左右再裂片成芯片。
以上工艺过程会磨掉200-300μm厚度的自支撑GaN衬底，对于制造成本来说，是一项明显的浪费。
为此，在CN110085518的专利申请文件中，记载了一种可以分离的多层GaN衬底，通过将用来支撑作用的部分衬底分离后反复使用，达到降低GaN衬底成本的效果。
然而在现有技术中，存在如下的问题：
第一、由于整个衬底需要全部浸入腐蚀液中，如果不控制好腐蚀选择性，会对上下的GaN层同样造成腐蚀，导致衬底损坏；
第二、GaN衬底在外延器件结构过程中，特别是蓝光绿光激光器外延过程中，容易引入应力。位于内部的牺牲层较难被腐蚀，容易出现牺牲层腐蚀不完全，从而会使得腐蚀完后上下GaN层出现碎裂，特别是上层GaN功能层。
第三、牺牲层电阻率存在不均匀，且氮化物本身在不同方向上的腐蚀速度不一样（A面与M面腐蚀速率不同），导致腐蚀不是按照完美的圆周对称进行，不对称的腐蚀越明显，上下GaN层出现碎裂的概率越大。
因此，在确保牺牲层被完全腐蚀的同时，保证上下GaN层的完整性是一个有待解决的技术难题。
发明内容
有鉴于此，本发明的目的在于提出一种多层复合结构的GaN衬底，在制备芯片工艺过程中，牺牲层通过腐蚀工艺被较好的腐蚀，减少衬底在剥离过程中容易出现的损坏，使得衬底能够被反复利用。由此，可以极大的降低GaN衬底在器件应用上的成本。
为实现上述发明目的，本发明提供一种可分离的多层GaN衬底，包括：
GaN功能层，用以制作半导体器件或在其表面形成半导体器件的外延层，
GaN基层，位于该GaN功能层下方，用以对所述GaN功能层提供支撑，
氮化物牺牲层，位于该GaN基层和GaN功能层之间，所述氮化物牺牲层用以通过电化学腐蚀工艺被腐蚀去除，从而使得所述GaN基层与所述GaN功能层相互分离，且该GaN基层在分离之后，能再次用在下一个所述多层GaN衬底中，
其中，所述GaN功能层上设有开窗，所述开窗内设有金属电极，所述金属电极欧姆接触在所述氮化物牺牲层上，当所述氮化物牺牲层在所述电化学腐蚀工艺中被去除时，所述金属电极上被施加电压，以使得所述氮化物牺牲层内获得电化学腐蚀所需的电流。
优选的，所述GaN基层、GaN功能层和氮化物牺牲层通过掺杂不同种类和/或浓度的杂质，使得所述氮化物牺牲层的电阻率与所述GaN基层和GaN功能层之间相差至少1个数量级。
优选的，所述氮化物牺牲层的掺杂杂质为硅、锗、氧或者硅、锗、氧的组合，该氮化物牺牲层的电阻率至少小于0.01Ω*cm，其电阻率的均匀性不大于5%。
优选的，所述GaN基层厚度不小于200 µm，位错密度不大于1x106cm-2。
优选的，所述GaN基层为非掺或铁掺GaN，该GaN层的电阻率为大于0.1Ω*cm。
优选的，所述GaN功能层的掺杂杂质为镁、铁、锰、碳中的一种或者是非掺、铁掺、碳掺掺杂层与硅、锗、氧掺杂层的组合结构层，所述与氮化物牺牲层直接接触的GaN功能层的电阻率至少大于0.1Ω*cm。
优选的，所述开窗设置于所述GaN功能层的中心处，所述GaN功能层上设有半导体芯片阵列，所述开窗的开口大小与所述半导体芯片阵列中的单一半导体芯片尺寸相同。
优选的，所述开窗的数量为多个，沿所述GaN功能层的边缘均等分布，所述GaN功能层上设有半导体芯片阵列，每一个所述开窗的开口大小与所述半导体芯片阵列中的单一半导体芯片尺寸相同。
根据本发明的目的还提出了一种如上所述的可分离的多层GaN衬底的制作方法，包括步骤：
提供一衬底，在所述衬底上制作GaN基层，并从所述衬底上剥离所述GaN基层；
在所述GaN基层上制作氮化物牺牲层，对该氮化物牺牲层进行掺杂工艺，使该氮化物牺牲层的电阻率小于0.01Ω*cm，并且电阻率均匀性要求不大于5%；
在所述氮化物牺牲层的开窗位置制作掩膜，该掩膜的大小和形状与所述开窗相对应；
在所述氮化物牺牲层上制作GaN功能层，对该GaN功能层进行掺杂工艺，以满足器件使用，其中控制与氮化物牺牲层直接接触的GaN功能层电阻率大于0.1Ω*cm，其中掩膜上方本身不生长功能层；
去除掩膜形成开窗，以露出位于下方的所述氮化物牺牲层；
在所述开窗内制作金属电极，使该金属电极与所述氮化物牺牲层形成欧姆接触。
优选的，所述GaN功能层的厚度不足以使所述GaN功能层作为自支撑衬底时，还包括在所述GaN功能层表面键合一支撑衬底，所述支撑衬底上设有一开口，该开口的大小和位置与所述开窗的位置和大小对应，从而形成所述开窗。
优选的，在剥离所述GaN基层的步骤之后，还包括对所述GaN基层进行外形加工，使其成为具有参考边、不小于50mm直径的圆。
优选的，在制作完所述GaN基层和所述GaN功能层后，还包括对所述GaN基层和所述GaN功能层分别进行平面研磨实现表面平坦化，并进行表面抛光，使其具有可以进一步外延生长的表面。
优选的，所述衬底为GaN模板、蓝宝石、碳化硅、硅中的一种。
优选的，所述掩膜为氧化硅、氮化硅中的一种。
根据本发明的目的还提出了一种半导体芯片制作方法，包括步骤：
提供如上所述的可分离的多层GaN衬底；
在所述多层GaN衬底的GaN功能层上制作用于生长器件结构的外延层；
对所述可分离的多层GaN衬底进行电化学腐蚀工艺，在所述开窗中的金属电极上施加电压，使得所述氮化物牺牲层在所述电化学腐蚀中被腐蚀去除，让所述GaN功能层从所述GaN基层上分离；
在设有外延层的GaN功能层上制作半导体芯片阵列，所述半导体芯片阵列包括多个相同结构的半导体芯片；
以所述半导体芯片阵列上的图案，对所述GaN功能层进行裂片处理，得到所述半导体芯片。
优选的，对所述GaN功能层进行裂片时，所述开窗的位置占据所述半导体芯片阵列中一块半导体芯片的位置，使得裂片后对应该开窗位置处留空。
优选的，所述开窗位于所述GaN功能层中间区域，使得所述电化学腐蚀工艺中，所述氮化物牺牲层从边缘开始往中间进行腐蚀。
与现有技术相比，本发明的有益效果是：
1、本发明通过在氮化物牺牲层上制作金属电极，并且电极是在圆形衬底的中心，可以实现电流圆周对称，在电化学腐蚀工艺中对牺牲层施加电压使得牺牲层腐蚀速率不仅相对提高，而且相对圆周对称，可以实现牺牲层被彻底腐蚀，并且腐蚀过程近似圆周对称，减少剥离时的裂片不良问题。
2、本发明通过设置GaN基层厚度不小于200µm，不仅可以有效克服GaN基层化学腐蚀剥离过程中出现开裂的情况，而且也可以有效克服GaN基层在研磨抛光过程中出现开裂的情况。
3、本发明通过设置GaN基层位错密度不大于1x106cm-2，不仅可以缓解GaN基层化学腐蚀剥离或研磨抛光过程中出现开裂的情况，而且对外延后器件（特别是蓝绿光激光器）的寿命具有较大的提升。
4、通过对氮化物牺牲层进行重掺，让氮化物牺牲层能够获得远大于上下两层GaN层的导电性能，使得电化学腐蚀反应具备选择性，在不破坏上下两个GaN层的前提下，实现定向腐蚀，为剥离提供可行性。
5、本发明通过设置氮化物牺牲层电阻率均匀性不大于5%，在电化学腐蚀工艺中对牺牲层实施电压使得牺牲层腐蚀速率一致性好，可以实现牺牲层被圆周对称腐蚀，减少剥离时的裂片不良问题。
6、由于本发明的GaN功能层采用的同质外延生长，具有自支撑衬底位错密度低的优异特性，为制作高性能的半导体芯片提供较好的GaN衬底。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的一种多层GaN衬底的示意图；
图2是本发明另一种多层GaN衬底的示意图；
图3是本发明的多层GaN衬底的制作方法流程图；
图4是利用本发明的多层GaN衬底制作半导体芯片的方法。
具体实施方式
下面结合各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
请参见图1，图1是本发明的一种多层GaN衬底10，包括GaN基层11，位于该GaN基层11上的氮化物牺牲层12，位于该氮化物牺牲层12上的GaN功能层13。
其中，GaN基层11作为整个衬底10的基础层，向氮化物牺牲层12和GaN功能层13提供自支撑作用，因此GaN基层11需要设置一定厚度，从而控制其强度，具体原因如下：
（1）GaN基层11是通过研磨抛光实现表面平坦化和外延级抛光的，表面平坦化需要采用金刚石粉在加压情况对GaN表面进行研磨。
（2）腐蚀过程是从边缘向中间扩展的过程，随着分离的进行，氮化物牺牲层12的几何尺寸的变化导致GaN基层11和GaN功能层13之间存在不断变化的应力。
本申请人通过长期的技术开发后，得出如下重要结果：GaN基层的厚度设置大于200μm，可以有效克服GaN基层出现裂纹的情况，具体见表格1。另外，申请人也发现位错密度设置不大于1x106cm-2，可以有效缓解GaN基层出现裂纹的概率。这里的物理机理可能是如下：位错是一种线缺陷，由于GaN外延过程都是异质外延，异质衬底与GaN之间存在晶格常数和热膨胀系数的差别（晶格失配和热失配），导致外延后的GaN衬底中存在大量缺陷（刃位错、螺位错、混合位错），主要以混合位错的形式存在。其中刃位错或混合位错会在微观上直接导致GaN衬底内部产生应力（单根位错在微观上测试拉曼光谱E2(high)峰偏差值为0.05cm-1，导致的应力大小约为 11.9MPa，具体参见非专利文献1： Kokubo, N., Tsunooka,Y., Fujie, F., Ohara, J., Hara, K., Onda, S., Yamada, H., Shimizu, M.,Harada, S., Tagawa, M., Ujihara, T., Detection of edge component of threadingdislocations in GaN by Raman spectroscopy. Applied Physics Express, 2018, 11(6), 061002.）。因此，GaN基层通过控制其厚度，可以解决化学腐蚀剥离或研磨抛光过程中出现开裂的情况；同时控制其位错密度，可以改善其应力，从而改善化学腐蚀剥离或研磨抛光过程中裂纹出现概率。
Figure 990048DEST_PATH_IMAGE001
表格1、GaN基层厚度和位错密度对研磨抛光和分离出现裂纹的影响。
更重要的是，申请人发现位错密度对高功率GaN基器件（蓝光或绿光激光器）的寿命具有重要提升，具体见表格2。由于位错是一种线缺陷，会贯穿到器件表面，并且位错边缘会聚集杂质，导致位错是漏电通道，在高功率密度器件中，器件长时间使用情况下，漏电通道的漏电特性增强，导致器件失效。因此，设置位错密度不大于1x106cm-2，不仅可以缓解GaN基层化学腐蚀剥离或研磨抛光过程中出现开裂的情况，而且对外延后器件的寿命具有较大的提升。
Figure DEST_PATH_IMAGE002
表格2、GaN基层位错密度对蓝光激光器寿命影响。
氮化物牺牲层12作为中间离型层使用，当需要将GaN功能层13和GaN基层11进行分离时，可以将氮化物牺牲层12通过改性或腐蚀去除，使得GaN功能层13可以从GaN基层11上剥离。GaN功能层13则用以作为半导体器件/芯片的衬底，后续制作所需的半导体器件或芯片。
本发明的多层GaN衬底10，在制作完半导体器件或芯片之后，可以将底部的支撑用的GaN层进行剥离，这样不仅可以对GaN衬底减少减薄的工艺，同时剥离下来的GaN基层11可以反复使用，大大降低了成本。
为了实现上述目的，在本发明中，氮化物牺牲层12具有第一掺杂杂质，该第一掺杂杂质使得氮化物牺牲层12具有区别于GaN基层11和GaN功能层13的电阻率，以使得氮化物牺牲层12在一电化学腐蚀工艺中，优于所述GaN基层和所述GaN功能层的速率被腐蚀。这样一来，当需要剥离时，将整个衬底浸入电化学腐蚀液中进行电化学腐蚀反应，由于氮化物牺牲层12被设计的具有较小的电阻率，因此该氮化物牺牲层12将集中绝大部分的电流形成更快速的化学腐蚀，因而与上下两层GaN相比，该氮化物牺牲层12可以在电化学腐蚀工艺中形成定向反应。使得电化学腐蚀具有选择性，这样就可以在不破坏上下两层GaN的基础上，将氮化物牺牲层12去除。
优选的，该氮化物牺牲层12的电阻率与GaN基层11和GaN功能层13之间相差至少1个数量级，比如在一种实施方式中，该氮化物牺牲层的第一掺杂杂质为硅、锗、氧或者硅、锗、氧的组合，氮化物牺牲层12在掺杂该第一掺杂杂质后的电阻率至少小于0.01Ω*cm，均匀性不大于5%。相对的，GaN基层11为非掺或铁掺GaN单晶层，该层的电阻率为大于0.1Ω*cm。GaN功能层具有第二掺杂杂质，该GaN功能层的第二掺杂杂质为镁、铁、锰、碳中的一种或者是非掺、铁掺、碳掺掺杂层与硅、锗、氧掺杂层的组合结构层，使得所述与氮化物牺牲层直接接触的GaN功能层的电阻率大于0.1 Ω*cm。
不同的层基于不同的作用，其厚度也不一样。氮化物牺牲层12不能太薄，并且需要尽快腐蚀，其厚度最好不小于5μm，否则电解液难以进入。GaN基层11需要反复使用，尤其是剥离的时候为了确保能够不因应力而破裂，最好将厚度设成大于200μm，GaN功能层13不仅需要考虑自身强度问题，而且还要视未来制作半导体器件的需求而定，一般的该GaN功能层13的厚度应大于100μm。这样，形成的多层GaN衬底总体厚度不低于300μm。
请参见图2，图2是本发明另一种多层GaN衬底的示意图。如图所示，考虑到电化学腐蚀反应的需求，在最上面的GaN功能层13上开设开窗131。通过该开窗131使得位于下方的氮化物牺牲层12能够暴露出来。然后在该暴露出来的氮化物牺牲层12上，制作金属电极121，使得该金属电极121能与下方的氮化物牺牲层12进行欧姆接触，当氮化物牺牲层12需要电化学腐蚀去除时，在金属电极上121被施加电压，以使得氮化物牺牲层12内获得电化学腐蚀所需的电流，以此提高电化学反应的速率。该开窗131的位置，可以是位于中间区域，也可以是位于边缘区域，当该开窗131位于中间区域时，下方的氮化物牺牲层在进行电化学腐蚀时，将从边缘向中间开始腐蚀，实现圆周对称腐蚀，不仅可以提高氮化物牺牲层的腐蚀效率，而且可以有效缓解分离过程中应力，获得完整无裂纹的GaN基层和功能层。而当该开窗131位于靠近GaN功能层边缘的位置时，该开窗131的数量最好是多个，且能够沿着边缘等分的分布，这样一来，可以确保不同开窗中施加的电流能够让整个衬底更均匀的被腐蚀。
通常，GaN功能层13在制作形成半导体器件尤其是半导体芯片时，经常会以半导体芯片阵列的方式批量制作，然后再进行裂片得到一颗颗小的芯片，所以在一种优选的实施方式中，可以将开窗131的开口大小与半导体芯片阵列中的单一半导体芯片尺寸相同，这样就可以在裂片时，避免出现面积不匹配而导致的有效利用率降低问题。
请参见图3，图3是本发明的多层GaN衬底的制作方法流程图，如图所示，该制作方法包括步骤：
S1、提供一衬底，在所述衬底上制作GaN基层，使该GaN基层的厚度至少大于200μm，并从所述衬底上剥离所述GaN基层。具体包括如下步骤：
S11、先在衬底采用HVPE法生长一定厚度的GaN厚膜。衬底可以选择GaN模板，也可以选择异质衬底，比如蓝宝石、碳化硅、硅等。优选GaN模板，其是采用金属有机化学气相沉积系统（MOCVD）在蓝宝石上生长厚度>2μm的GaN薄膜。
S12、然后将衬底与GaN厚膜分离，具体方案可以是激光剥离、机械研磨、化学腐蚀等，优选激光剥离。
S13、将分离后的GaN厚膜通过外形加工成具有参考边、不小于50mm直径的圆形，再平面研磨实现表面平坦化，然后进行表面抛光，从而获得厚度为200μm以上的GaN基层。
S2、在所述GaN基层上制作氮化物牺牲层，该氮化物牺牲层的厚度不小于5μm，并对该氮化物牺牲层以第一掺杂杂质进行掺杂，使该氮化物牺牲层的电阻率小于0.01Ω*cm。具体如下：在GaN基层上采用HVPE或MOCVD生长不小于5μm厚度的氮化物牺牲层，形成新的自支撑GaN衬底。其中硅掺GaN优选MOCVD法，锗掺GaN优选HVPE法。设置牺牲层的电阻率小于0.01Ω*cm。
S3、在所述氮化物牺牲层上的开窗位置制作掩膜，该掩膜的大小和形状与开窗对应，掩膜为氧化硅、氮化硅中的一种，可以阻挡GaN在掩膜上生长。
S4、在所述氮化物牺牲层上制作GaN功能层，该GaN功能层的厚度大于100μm，对该GaN功能层以第二杂质进行掺杂，使该GaN功能层的电阻率大于0.1Ω*cm。具体的，在步骤S2中形成的新的自支撑GaN衬底上采用HVPE生长100μm以上厚度的GaN单晶层，设置掺杂的杂质为镁、铁、锰的一种或者是非掺、铁掺掺杂层与硅、锗掺杂层的组合结构层，使得所述与氮化物牺牲层直接接触的GaN功能层的电阻率大于0.1 Ω*cm。然后再平面研磨实现表面平坦化，并进行表面抛光，从而获得整体厚度不小于300μm的多层结构的GaN衬底。
S5、去除掩膜形成开窗，以露出位于下方的所述氮化物牺牲层；
S6、在所述开窗内制作金属电极，使该金属电极与所述氮化物牺牲层形成欧姆接触。
优选的，当GaN功能层的厚度不足以使所述GaN功能层作为自支撑衬底时，比如小于100μm，此时在所述GaN功能层表面键合一支撑衬底，所述支撑衬底上设有一开口，该开口的大小和位置与所述开窗的位置和大小对应，从而形成所述开窗，当GaN功能层的厚度足以使所述GaN功能层作为自支撑衬底时，不需要以上工艺。
请参见图4，图4是利用本发明的多层GaN衬底制作半导体芯片的方法，如图所示，该制作方法包括步骤：
在所述多层GaN衬底的GaN功能层上制作用于生长器件结构的外延层；
对所述可分离的多层GaN衬底进行电化学腐蚀工艺，在所述开窗中的金属电极上施加电压，使得所述氮化物牺牲层在所述电化学腐蚀中被腐蚀去除，让所述GaN功能层从所述GaN基层上分离；
在设有外延层的GaN功能层上制作半导体芯片阵列，所述半导体芯片阵列包括多个相同结构的半导体芯片；
以所述半导体芯片阵列上的图案，对所述GaN功能层进行裂片处理，得到所述半导体芯片。
优选的，对所述GaN功能层进行裂片时，所述开窗的位置占据所述半导体芯片阵列中一块半导体芯片的位置，使得裂片后对应该开窗位置处留空。
优选的，所述开窗位于所述GaN功能层中间区域，使得化学腐蚀工艺中，所述氮化物牺牲层从中间开始往边缘进行腐蚀。
下面将通过几个实施例对本发明的方案进行说明。
具体实施例1：
实施例1的多层结构的GaN衬底如下：
最下方是250μm非掺GaN单晶层，中间是10μm硅掺（或锗掺）氮化物牺牲层，最上方是125μm铁掺GaN单晶层。
该多层结构的GaN衬底采用MOCVD制备HEMT外延结构，然后通过光刻镀膜等工艺制备电极，并且通过键合工艺实现与其他衬底（例如硅衬底）键合，最后利用10μm硅掺（或锗掺）氮化物牺牲层载流子浓度极高（电阻率比较低（<0.01Ω*cm）、铁掺GaN单晶层电阻率极大（>1E6 Ω*cm）、非掺GaN单晶层电阻率居中的（>0.1Ω*cm）的特点，通过电化学腐蚀方法将整个10μm硅掺（或锗掺）氮化物牺牲层从边缘向中心逐渐腐蚀，从而实现最上方的铁掺GaN单晶层和HEMT外延结构一起与非掺GaN单晶层分离开来，实现非掺GaN单晶层重复利用，最后去除键合的其他衬底，制作半导体芯片整列。
具体实施例2：
实施例2的多层结构的GaN衬底如下：
最下方是250μm非掺GaN单晶层，中间是10μm硅掺（或锗掺）氮化物牺牲层，最上方是125μm镁掺GaN单晶层。
该多层结构的GaN衬底采用MOCVD制备MOSFET外延结构，然后通过光刻镀膜等工艺制备电极，并且通过键合工艺实现与其他衬底（例如硅衬底）键合，最后利用10μm硅掺（或锗掺）氮化物牺牲层载流子浓度极高（电阻率较低（<0.01Ω*cm）、镁掺GaN单晶层电阻率大（>10Ω*cm）、非掺GaN单晶层电阻率居中的（>0.1Ω*cm）的特点，通过电化学腐蚀方法将整个10μm硅掺（或锗掺）氮化物牺牲层从边缘向中心逐渐腐蚀，从而实现最上方的镁掺GaN单晶层和MOSFET外延结构一起与非掺GaN单晶层分离开来，实现非掺GaN单晶层重复利用，最后去除键合的其他衬底，制作半导体芯片，最后去除键合的其他衬底，制作半导体芯片阵列。
具体实施例3：
实施例3的多层结构的GaN衬底如下：
最下方是250μm非掺GaN单晶层，中间是10μm硅掺（或锗掺）氮化物牺牲层，上方是10μm非掺GaN单晶层，最上方是115 μm硅掺GaN单晶层。
该多层结构的GaN衬底采用MOCVD制备LD外延结构，然后通过光刻镀膜等工艺制备电极，并且通过键合工艺实现与其他衬底（例如硅衬底）键合，最后利用10μm硅掺（或锗掺）氮化物牺牲层载流子浓度极高（电阻率较低（<0.01Ω*cm）、非掺GaN单晶层电阻率高的（>0.1Ω*cm）的特点，通过电化学腐蚀方法将整个10μm硅掺（或锗掺）氮化物牺牲层从边缘向中心逐渐腐蚀，从而实现最上方的硅掺GaN单晶层和LD外延结构一起与非掺GaN单晶层分离开来，实现非掺GaN单晶层重复利用，最后去除键合的其他衬底，制作半导体芯片，最后去除键合的其他衬底，制作半导体芯片阵列。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (17)

1.一种可分离的多层GaN衬底，其特征在于，包括：
GaN功能层，用以制作半导体器件或在其表面形成半导体器件的外延层，
GaN基层，位于该GaN功能层下方，用以对所述GaN功能层提供支撑，
氮化物牺牲层，位于该GaN基层和GaN功能层之间，所述氮化物牺牲层用以通过电化学腐蚀工艺被腐蚀去除，从而使得所述GaN基层与所述GaN功能层相互分离，且该GaN基层在分离之后，能再次用在下一个所述多层GaN衬底中，
其中，所述GaN功能层上设有开窗，所述开窗内设有金属电极，所述金属电极欧姆接触在所述氮化物牺牲层上，当所述氮化物牺牲层在所述电化学腐蚀工艺中被去除时，所述金属电极上被施加电压，以使得所述氮化物牺牲层内获得电化学腐蚀所需的电流。
2.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN基层、GaN功能层和氮化物牺牲层通过掺杂不同种类和/或浓度的杂质，使得所述氮化物牺牲层的电阻率与所述GaN基层和GaN功能层之间相差至少1个数量级。
3.根据权利要求2所述的多层GaN衬底，其特征在于：所述氮化物牺牲层的掺杂杂质为硅、锗、氧或者硅、锗、氧的组合，该氮化物牺牲层的电阻率至少小于0.01Ω*cm，其电阻率的均匀性不大于5%。
4.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN基层厚度不小于200µm，位错密度不大于1x106cm-2。
5.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN基层为非掺或铁掺GaN，该GaN基层的电阻率为大于0.1Ω*cm。
6.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述GaN功能层的掺杂杂质为镁、铁、锰、碳中的一种或者是非掺、铁掺、碳掺掺杂层与硅、锗、氧掺杂层的组合结构层，与氮化物牺牲层直接接触的所述GaN功能层的电阻率至少大于0.1Ω*cm。
7.根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述开窗设置于所述GaN功能层的中心处，所述GaN功能层上设有半导体芯片阵列，所述开窗的开口大小与所述半导体芯片阵列中的单一半导体芯片尺寸相同。
8. 根据权利要求1所述的可分离的多层GaN衬底，其特征在于：所述开窗的数量为多个，沿所述GaN功能层的边缘均等分布，所述GaN功能层上设有半导体芯片阵列，每一个所述开窗的开口大小与所述半导体芯片阵列中的单一半导体芯片尺寸相同。
9.一种如权利要求1-8任意一项所述的可分离的多层GaN衬底的制作方法，其特征在于：包括步骤
提供一衬底，在所述衬底上制作GaN基层，并从所述衬底上剥离所述GaN基层；
在所述GaN基层上制作氮化物牺牲层，对该氮化物牺牲层进行掺杂工艺，使该氮化物牺牲层的电阻率小于0.01Ω*cm，并且电阻率均匀性要求不大于5%；
在所述氮化物牺牲层的开窗位置制作掩膜，该掩膜的大小和形状与所述开窗相对应；
在所述氮化物牺牲层上制作GaN功能层，对该GaN功能层进行掺杂工艺，其中控制与氮化物牺牲层直接接触的GaN功能层电阻率大于0.1Ω*cm，且所述掩膜上方不生长功能层；
去除掩膜形成开窗，以露出位于下方的所述氮化物牺牲层；
在所述开窗内制作金属电极，使该金属电极与所述氮化物牺牲层形成欧姆接触。
10.根据权利要求9所述的可分离的多层GaN衬底的制作方法，其特征在于：所述GaN功能层的厚度不足以使所述GaN功能层作为自支撑衬底时，还包括在所述GaN功能层表面键合一支撑衬底，所述支撑衬底上设有一开口，该开口的大小和位置与所述开窗的位置和大小对应，从而形成所述开窗。
11.根据权利要求9所述的可分离的多层GaN衬底的制作方法，其特征在于：在剥离所述GaN基层的步骤之后，还包括对所述GaN基层进行外形加工，使其成为具有参考边、不小于50mm直径的圆。
12.根据权利要求9所述的可分离的多层GaN衬底的制作方法，其特征在于：在制作完所述GaN基层和所述GaN功能层后，还包括对所述GaN基层和所述GaN功能层分别进行平面研磨实现表面平坦化，并进行表面抛光，使其具有可以进一步外延生长的表面。
13.根据权利要求9所述的可分离的多层GaN衬底的制作方法，其特征在于：所述衬底为GaN模板、蓝宝石、碳化硅、硅中的一种。
14.根据权利要求9所述的可分离的多层GaN衬底的制作方法，其特征在于：所述掩膜为氧化硅、氮化硅中的一种。
15.一种半导体芯片制作方法，其特征在于：
提供如权利要求1-8任意一项所述的可分离的多层GaN衬底；
在所述多层GaN衬底的GaN功能层上制作用于生长器件结构的外延层；
对所述可分离的多层GaN衬底进行电化学腐蚀工艺，在所述开窗中的金属电极上施加电压，使得所述氮化物牺牲层在所述电化学腐蚀中被腐蚀去除，让所述GaN功能层从所述GaN基层上分离；
在设有外延层的GaN功能层上制作半导体芯片阵列，所述半导体芯片阵列包括多个相同结构的半导体芯片；
以所述半导体芯片阵列上的图案，对所述GaN功能层进行裂片处理，得到所述半导体芯片。
16.根据权利要求15所述的半导体芯片制作方法，其特征在于：对所述GaN功能层进行裂片时，所述开窗的位置占据所述半导体芯片阵列中一块半导体芯片的位置，使得裂片后对应该开窗位置处留空。
17.根据权利要求16所述的半导体芯片制作方法，其特征在于：所述开窗位于所述GaN功能层中间区域，使得所述电化学腐蚀工艺中，所述氮化物牺牲层从边缘开始往中间进行腐蚀。
CN202111479532.4A 2021-12-07 2021-12-07 可分离多层GaN衬底及其制作方法、半导体芯片制作方法 Active CN113889528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111479532.4A CN113889528B (zh) 2021-12-07 2021-12-07 可分离多层GaN衬底及其制作方法、半导体芯片制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111479532.4A CN113889528B (zh) 2021-12-07 2021-12-07 可分离多层GaN衬底及其制作方法、半导体芯片制作方法

Publications (2)

Publication Number Publication Date
CN113889528A true CN113889528A (zh) 2022-01-04
CN113889528B CN113889528B (zh) 2022-04-19

Family

ID=79015667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111479532.4A Active CN113889528B (zh) 2021-12-07 2021-12-07 可分离多层GaN衬底及其制作方法、半导体芯片制作方法

Country Status (1)

Country Link
CN (1) CN113889528B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009521A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 半導体装置及びその製造方法
US20160130717A1 (en) * 2013-06-13 2016-05-12 Yan Ye Methods and Apparatuses for Delaminating Process Pieces
CN106531626A (zh) * 2016-11-08 2017-03-22 湖南文理学院 一种改善多孔硅径向物理微结构均匀性的新方法
CN112993103A (zh) * 2021-02-08 2021-06-18 广东省科学院半导体研究所 可剥离氮化物结构及其剥离方法
CN214378354U (zh) * 2021-03-30 2021-10-08 中国科学院苏州纳米技术与纳米仿生研究所 用于电化学剥离GaN衬底的装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009521A (ja) * 2009-06-26 2011-01-13 Fujitsu Ltd 半導体装置及びその製造方法
US20160130717A1 (en) * 2013-06-13 2016-05-12 Yan Ye Methods and Apparatuses for Delaminating Process Pieces
CN106531626A (zh) * 2016-11-08 2017-03-22 湖南文理学院 一种改善多孔硅径向物理微结构均匀性的新方法
CN112993103A (zh) * 2021-02-08 2021-06-18 广东省科学院半导体研究所 可剥离氮化物结构及其剥离方法
CN214378354U (zh) * 2021-03-30 2021-10-08 中国科学院苏州纳米技术与纳米仿生研究所 用于电化学剥离GaN衬底的装置

Also Published As

Publication number Publication date
CN113889528B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US10347794B2 (en) Gallium nitride wafer substrate for solid state lighting devices and associated systems
JP4991116B2 (ja) クラックフリーｉｉｉ族窒化物半導体材料の製造方法
CN101442030B (zh) Ⅲ族氮化物半导体晶体基板和半导体器件
JP5218047B2 (ja) 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ
US7998272B2 (en) Method of fabricating multi-freestanding GaN wafer
CN110783168B (zh) 一种具有三维结构的hemt器件的制备方法
JP2023525597A (ja) 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス
JP2007243155A (ja) ＧａＮ半導体装置および多結晶炭化ケイ素基板上のサファイア薄層上のＧａＮを用いる方法
US10224201B2 (en) C-plane GaN substrate
CN107195536A (zh) 自支撑氮化镓层及其制备方法
Huo et al. High quality self-separated GaN crystal grown on a novel nanoporous template by HVPE
JP2009057260A (ja) Ｉｉｉ族窒化物単結晶の製造方法及びｉｉｉ族窒化物単結晶基板の製造方法
CN113889528B (zh) 可分离多层GaN衬底及其制作方法、半导体芯片制作方法
CN112899774B (zh) 一种天然金刚石同质外延生长单晶金刚石的方法
CN115881514A (zh) 单晶自支撑衬底的制作方法
CN214378354U (zh) 用于电化学剥离GaN衬底的装置
KR101420265B1 (ko) 기판 제조 방법
CN112992737B (zh) 晶圆级芯片的可转移结构及其转移方法
JP2001274093A (ja) 半導体基材及びその製造方法
CN116761911A (zh) SiC外延片的制造装置和SiC外延片的制造方法
CN115148591A (zh) 基于恒温电解液振荡的电化学剥离GaN衬底的方法
CN114334607A (zh) 可分离多层GaN衬底及其分离方法、半导体芯片制作方法
CN114207847A (zh) 氮化物半导体衬底的制作方法
KR100586609B1 (ko) 질화갈륨계 발광 소자의 제조 방법
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant