CN113886308A - 一种通过pcie管理phy设备的方法和装置 - Google Patents
一种通过pcie管理phy设备的方法和装置 Download PDFInfo
- Publication number
- CN113886308A CN113886308A CN202111168128.5A CN202111168128A CN113886308A CN 113886308 A CN113886308 A CN 113886308A CN 202111168128 A CN202111168128 A CN 202111168128A CN 113886308 A CN113886308 A CN 113886308A
- Authority
- CN
- China
- Prior art keywords
- register
- management interface
- serial management
- pcie
- phy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 5
- 238000004891 communication Methods 0.000 claims abstract description 35
- 238000004590 computer program Methods 0.000 claims description 7
- 238000013461 design Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供一种通过PCIE管理PHY设备的方法、系统、设备和存储介质，方法包括：在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
Description
技术领域
本发明涉及交互机领域，更具体地，特别是指一种通过PCIE管理PHY设备的方法、系统、设备和存储介质。
背景技术
CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)/FPGA(FieldProgrammable Gate Array，现场可编程门阵列)是半定制的专用集成电路，具有灵活编程、快速响应、集成度高等系列优点，在前期开发验证及控制应用领域得到越来越广泛的应用。在交换机系统中，主要通过CPLD做系统的控制，如整机的上下电控制、双BIOS(BasicInput/Output System，基本输入/输出系统)启动控制、串口切换控制等；主要通过FPGA进行数据平面的管理，包括IIC设备的管理控制、PHY(Physical Layer，物理层协议)设备的管理控制、交换芯片等管理。对于交换机系统，高速数据通信是重要组成部分，因此FPGA在交换机系统的数据交互领域占有重要作用。
PHY设备管理是交换机管理的重要组成部分，通用设计中CPU通过PCIe(Peripheral Component Interface Express，总线和接口标准)直接访问交换芯片，交换芯片经过处理输出一路MDC/MDIO(串行总线接口)，然后经过MUX(multiplexer，多路复用器)串行扩展多路MDC/MDIO实现PHY的管理控制。这种传统的实现方式，由于交换芯片只能输出一路MDC/MDIO，因此限制了CPU对PHY的访问速度；另外，MUX的使用增加了硬件成本与布局压力。
发明内容
有鉴于此，本发明实施例的目的在于提出一种通过PCIE管理PHY设备的方法、系统、计算机设备及计算机可读存储介质，本发明中CPU通过高速PCIe访问FPGA，通过FPGA协议转化将PCIe转化为MDC/MDIO，FPGA通过MDC/MDIO MASTER(控制器)对PHY设备的管理。
基于上述目的，本发明实施例的一方面提供了一种通过PCIE管理PHY设备的方法，包括如下步骤：在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的配置寄存器的数值以确定所述串行管理接口控制器的操作模式与操作地址信息。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的地址寄存器的数值以确定对应的PHY设备的寄存器地址。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的控制及状态指示寄存器以设置串行管理接口的频率、PHY设备的中断和PHY设备的状态指示。
本发明实施例的另一方面，提供了一种通过PCIE管理PHY设备的系统，包括：PCIE模块，配置用于在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；寄存器模块，配置用于在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；PHY模块，配置用于在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及执行模块，配置用于响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
在一些实施方式中，所述寄存器模块配置用于：通过设置所述串行管理接口控制器的配置寄存器的数值以确定所述串行管理接口控制器的操作模式与操作地址信息。
在一些实施方式中，所述寄存器模块还配置用于：通过设置所述串行管理接口控制器的地址寄存器的数值以确定对应的PHY设备的寄存器地址。
在一些实施方式中，所述寄存器模块还配置用于：通过设置所述串行管理接口控制器的控制及状态指示寄存器以设置串行管理接口的频率、PHY设备的中断和PHY设备的状态指示。
本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：
(1)降低了MUX带来的硬件成本增加和布局压力；
(2)CPU端统一的PCIe设计便于CPU对PHY设备的管理，使设计更加规范；
(3)通过FPGA实现的PCIe到PHY设计，由于FPGA的可编程特性，使设计更加灵活；
(4)FPGA的并行特性使CPU访问PHY设备具有更高的速率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的通过PCIE管理PHY设备的方法的实施例的示意图；
图2为本发明提供的CPU和PHY设备的通信架构示意图；
图3为本发明提供的通过PCIE管理PHY设备的系统的实施例的示意图；
图4为本发明提供的通过PCIE管理PHY设备的计算机设备的实施例的硬件结构示意图；
图5为本发明提供的通过PCIE管理PHY设备的计算机存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明实施例的第一个方面，提出了一种通过PCIE管理PHY设备的方法的实施例。图1示出的是本发明提供的通过PCIE管理PHY设备的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；
S2、在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；
S3、在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及
S4、响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
本发明实施例通过FPGA实现PCIe到MDC/MDIO的协议转换，从而实现CPU对下游PHY设备的访问。首先通过PCIe硬核的配置在FPGA实现PCIe Endpoint(终端)，从而实现CPU与FPGA通过PCIE实现的通信；然后在FPGA内部设计好驱动MDC/MDIO Master的寄存器设计，主要包括状态位与控制位两部分，其中状态位用于反馈当前PHY设备的状态，控制位是CPU用于控制MDC/MDIO Master的行为；最后通过寄存器接口驱动MDC/MDIO Master的模块设计。
图2示出了本发明提供的CPU和PHY设备的通信架构示意图，结合图2对本发明进行详细说明。
在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信。FPGA实现PCIe Endpoint，从而实现CPU中PCIE根端点(root)与FPGA的PCIe通信。此功能依赖于FPGA本身IO支持，即实现高速IO。实现CPU与FPGA的PCIe通信应用场合有很多，其目的就是实现CPU与FPGA的PCIe高速通信。对于不同厂家的开发工具提供不同的硬核配置界面，但基本配置项都相同。
在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信。CPU通过PCIe访问FPGA寄存器，FPGA通过寄存器控制MDC/MDIO Master行为。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的配置寄存器的数值以确定所述串行管理接口控制器的操作模式与操作地址信息。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的地址寄存器的数值以确定对应的PHY设备的寄存器地址。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的控制及状态指示寄存器以设置串行管理接口的频率、PHY设备的中断和PHY设备的状态指示。
寄存器主要包括以下内容：MDC/MDIO Master配置寄存器、MDC/MDIO Master地址寄存器、MDC/MDIO Master数据寄存器、MDC/MDIO Master控制及状态寄存器。MDC/MDIOMaster配置寄存器用于设置MDC/MDIO Master的操作模式及PHY地址，PHY操作模式包括写地址、读数据、写数据、连续读数据，CPU通过PCIe设置寄存器数值设定MDC/MDIO Master的操作模式与操作地址信息；MDC/MDIO Master地址寄存器用于设置PHY的寄存器地址，CPU通过PCIe设置寄存器数值设定PHY的寄存器地址；MDC/MDIO Master数据寄存器是指CPU要发送的数据或PHY实际返回数据，这一寄存器数据所代表含义与实际操作有关；MDC/MDIOMaster控制及状态指示寄存器包括MDC/MDIO频率设置、PHY中断设置及PHY状态指示。
在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信。MDC/MDIO Master主要实现MDC/MDIO时序控制控制，具体的包括操作模式、频率设置、地址配置、发送数据配置、中断及状态指示。
响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
本发明实施例中CPU通过高速PCIe访问FPGA，通过FPGA协议转化将PCIe转化为MDC/MDIO，FPGA实现MDC/MDIO MASTER，从而实现对PHY设备的管理。具体实现方案中，PCIe通过PCIe硬核实现，这需要FPGA芯片本身支持PCIe硬核，用户只需要关注数据解析信息，而不需要关注数据在物理层、数据链路层和传输层的转换，这就方便了用户设计，同时硬核设计使通信更加稳定可靠。FPGA接收到CPU信息后通过寄存器访问驱动MDC/MDIO Master。MDC/MDIO Master设计符合通用设计。同时本发明所实现设计方式一方面降低了MUX带来的硬件成本增加和Layout布局压力；另一方面，CPU端统一的PCIe设计便于CPU对PHY设备的管理，使设计更加规范；再者，通过FPGA实现的PCIe到PHY设计，由于FPGA的可编程特性，使设计更加灵活；同时，FPGA的并行特性使CPU访问PHY设备具有更高的速率。
需要特别指出的是，上述通过PCIE管理PHY设备的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于通过PCIE管理PHY设备的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种通过PCIE管理PHY设备的系统。如图3所示，系统200包括如下模块：PCIE模块，配置用于在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；寄存器模块，配置用于在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；PHY模块，配置用于在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及执行模块，配置用于响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
在一些实施方式中，所述寄存器模块配置用于：通过设置所述串行管理接口控制器的配置寄存器的数值以确定所述串行管理接口控制器的操作模式与操作地址信息。
在一些实施方式中，所述寄存器模块还配置用于：通过设置所述串行管理接口控制器的地址寄存器的数值以确定对应的PHY设备的寄存器地址。
在一些实施方式中，所述寄存器模块还配置用于：通过设置所述串行管理接口控制器的控制及状态指示寄存器以设置串行管理接口的频率、PHY设备的中断和PHY设备的状态指示。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；S2、在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；S3、在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及S4、响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的配置寄存器的数值以确定所述串行管理接口控制器的操作模式与操作地址信息。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的地址寄存器的数值以确定对应的PHY设备的寄存器地址。
在一些实施方式中，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：通过设置所述串行管理接口控制器的控制及状态指示寄存器以设置串行管理接口的频率、PHY设备的中断和PHY设备的状态指示。
如图4所示，为本发明提供的上述通过PCIE管理PHY设备的计算机设备的一个实施例的硬件结构示意图。
以如图4所示的装置为例，在该装置中包括一个处理器301以及一个存储器302。
处理器301和存储器302可以通过总线或者其他方式连接，图4中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的通过PCIE管理PHY设备的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现通过PCIE管理PHY设备的方法。
存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据通过PCIE管理PHY设备的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
一个或者多个通过PCIE管理PHY设备的方法对应的计算机指令303存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的通过PCIE管理PHY设备的方法。
执行上述通过PCIE管理PHY设备的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行通过PCIE管理PHY设备的方法的计算机程序。
如图5所示，为本发明提供的上述通过PCIE管理PHY设备的计算机存储介质的一个实施例的示意图。以如图5所示的计算机存储介质为例，计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，通过PCIE管理PHY设备的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种通过PCIE管理PHY设备的方法，其特征在于，包括如下步骤：
在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；
在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；
在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及
响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
2.根据权利要求1所述的方法，其特征在于，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：
通过设置所述串行管理接口控制器的配置寄存器的数值以确定所述串行管理接口控制器的操作模式与操作地址信息。
3.根据权利要求1所述的方法，其特征在于，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：
通过设置所述串行管理接口控制器的地址寄存器的数值以确定对应的PHY设备的寄存器地址。
4.根据权利要求1所述的方法，其特征在于，所述在FPGA中配置驱动串行管理接口控制器的寄存器包括：
通过设置所述串行管理接口控制器的控制及状态指示寄存器以设置串行管理接口的频率、PHY设备的中断和PHY设备的状态指示。
5.一种通过PCIE管理PHY设备的系统，其特征在于，包括：
PCIE模块，配置用于在FPGA中配置PCIE终端，建立所述PCIE终端和CPU中PCIE根端点之间的通信；
寄存器模块，配置用于在FPGA中配置驱动串行管理接口控制器的寄存器，并建立所述PCIE终端与所述寄存器之间的通信；
PHY模块，配置用于在FPGA中配置多个所述串行管理接口控制器的时序控制，并建立所述串行管理接口控制器和对应PHY设备的通信；以及
执行模块，配置用于响应于接收到CPU发出的命令，通过所述PCIE终端将所述命令传送到所述寄存器中，并通过所述寄存器根据所述命令控制对应的串行管理接口控制器以对PHY设备进行相应操作。
6.根据权利要求5所述的系统，其特征在于，所述寄存器模块配置用于：
通过设置所述串行管理接口控制器的配置寄存器的数值以确定所述串行管理接口控制器的操作模式与操作地址信息。
7.根据权利要求5所述的系统，其特征在于，所述寄存器模块还配置用于：
通过设置所述串行管理接口控制器的地址寄存器的数值以确定对应的PHY设备的寄存器地址。
8.根据权利要求5所述的系统，其特征在于，所述寄存器模块还配置用于：
通过设置所述串行管理接口控制器的控制及状态指示寄存器以设置串行管理接口的频率、PHY设备的中断和PHY设备的状态指示。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-4任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111168128.5A CN113886308A (zh) | 2021-09-30 | 2021-09-30 | 一种通过pcie管理phy设备的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111168128.5A CN113886308A (zh) | 2021-09-30 | 2021-09-30 | 一种通过pcie管理phy设备的方法和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113886308A true CN113886308A (zh) | 2022-01-04 |
Family
ID=79005420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111168128.5A Withdrawn CN113886308A (zh) | 2021-09-30 | 2021-09-30 | 一种通过pcie管理phy设备的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113886308A (zh) |
-
2021
- 2021-09-30 CN CN202111168128.5A patent/CN113886308A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10846160B2 (en) | System and method for remote system recovery | |
| MX2012005934A (es) | Disco de estado solido (ssd) multi-interfaz, metodo de procesamiento y sistema del mismo. | |
| CN108108324B (zh) | 一种pcie扩展方法与装置 | |
| US10533563B2 (en) | Management of multiple fan modules | |
| WO2016082522A1 (zh) | 管理路径确定方法及装置 | |
| CN103246628B (zh) | Smi接口管理方法及可编程逻辑器件 | |
| WO2024103829A1 (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
| JP2016045954A (ja) | 不揮発制御によるｒｆモジュール初期化システム及び方法 | |
| EP3442166B1 (en) | Composing by network attributes | |
| CN112749113A (zh) | 一种数据交互的方法、系统、设备及介质 | |
| CN111984557A (zh) | 数据处理方法、装置和系统 | |
| CN111948971A (zh) | 一种智能卡管理装置及其数据转接方法 | |
| CN113986796A (zh) | 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质 | |
| CN104158709A (zh) | 一种光模块识别的方法及端口扩展设备 | |
| CN110554881A (zh) | 一种基于cpld的交换芯片工作模式远程切换系统及方法 | |
| CN113824741A (zh) | 一种iic设备的通信方法、装置、设备、系统及介质 | |
| US10169281B2 (en) | Switch system and operation method thereof | |
| CN211015473U (zh) | 一种升级配置逻辑电路、可编程逻辑器件及升级配置系统 | |
| CN113886308A (zh) | 一种通过pcie管理phy设备的方法和装置 | |
| EP3441868B1 (en) | High availability storage pool compose mechanism | |
| CN108984440B (zh) | 降低集成电路功耗的方法及其控制电路 | |
| CN109144583A (zh) | 基于国产平台的主板信息获取方法、装置、系统及设备 | |
| CN117422024B (zh) | 数据位宽转换方法、装置、计算机设备及介质 | |
| CN217157277U (zh) | 共享smbus与uart接口的存储设备 | |
| CN117743235A (zh) | I2c设备的访问方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220104 |
|
| WW01 | Invention patent application withdrawn after publication |