CN113986796A - 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质 - Google Patents

一种PCIe链路宽度的动态配置方法、装置、设备及可读介质 Download PDF

Info

Publication number
CN113986796A
CN113986796A CN202111237005.2A CN202111237005A CN113986796A CN 113986796 A CN113986796 A CN 113986796A CN 202111237005 A CN202111237005 A CN 202111237005A CN 113986796 A CN113986796 A CN 113986796A
Authority
CN
China
Prior art keywords
channel width
link channel
link
width information
pcie switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111237005.2A
Other languages
English (en)
Inventor
张帅豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111237005.2A priority Critical patent/CN113986796A/zh
Publication of CN113986796A publication Critical patent/CN113986796A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种PCIe链路宽度的动态配置方法,包括:获取接口的链路通道宽度信息,并将链路通道宽度信息存储在CPLD寄存器中;响应于初始化配置root complex的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并根据链路通道宽度信息对root complex配置链路通道宽度;响应于初始化配置PCIe switch的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并判断PCIe switch下行链路的接口通道宽度是否与链路通道宽度信息一致;以及若是PCIe switch下行链路的接口通道宽度与链路通道宽度信息不一致,则根据链路通道宽度信息修改PCIe switch下行链路通道宽度的配置。本发明还公开了对应的装置、设备和可读存储介质。本发明支持不同链路宽度的接口卡动态配置,充分利用PCIe通道资源,提高产品竞争力。

Description

一种PCIe链路宽度的动态配置方法、装置、设备及可读介质
技术领域
本发明涉及云计算数据技术领域,尤其涉及一种PCIe链路宽度的动态配置方法、装置、设备及可读介质。
背景技术
在标准的存储/服务器系统中,PCIe总线始于CPU端的root complex(根复合体),下游接PCIe设备/end-device(终端设备)或者由PCIe switch芯片桥接PCIe设备/end-device。每一级PCIe链路都需要相应的软硬件对链路的宽度进行套设置,以达到上下游链路宽度协商一致的结果。例如BIOS固件用来设置服务器CPU侧的各个PCIe链路宽度,PCIeswitch厂商一般会设计预留配置文件接口,提供给板卡设计厂商配置链路宽度。
在当前的存储、服务器厂商,都面临一个问题,CPU的root complex、PCIe switch芯片桥在硬件上电时必须对所有可能使用的通道初始化一个链路宽度。而灵活可组装的PCIe设备配置的链路宽度是多变的。这就存在对root complex、PCIe switch芯片桥的初始化不能灵活适应PCIe设备多变的配置组合。
当前各个厂商针对CPU的root complex通用做法为:针对设计已经明确固定链路宽度的南向末端PCIe设备/PCIe switch芯片桥,在BIOS中按照设计要求对CPU的rootcomplex进行链路宽度配置;针对可变的组件、开放插槽,主板设计X8/X16/X4的标准PCIe插槽,给客户选择使用,BIOS根据插槽宽度设计,进行链路宽度配置,这样会对客户的使用产生约束。例如一个主板总共开放X32的PCIe通道,主板设计1*8,1*16,2*4,BIOS遵从主板硬件设计配置CPU的root complex的PCIe通道,但是如果客户的需求是外接3个链路为X8的接口卡槽,则该主板不能满足客户需求。
当前各个厂商针对CPU的PCIe switch芯片桥通用做法为:针对设计已经明确固定链路宽度的南向末端PCIe设备/pcie switch桥,在PCIe switch的固件/配置文件中按设计要求对PCIe switch桥进行链路宽度配置;针对可变的组件、开放插槽,主板pcie switch的北向设计X8/X16/X4的标准PCIe插槽,给客户选择使用,PCIe switch的固件/配置文件根据插槽宽度设计,进行链路宽度配置;这里就对客户的使用产生约束。例如一个主板pcieswitch的北向总共开放X32的PCIe通道,主板设计1*8,1*16,2*4,BIOS遵从主板硬件设计配置CPU的root complex的PCIe通道。但是某客户的需求是想外接3个链路为X8的接口卡槽,则该主板不能满足客户需求。
发明内容
有鉴于此,本发明实施例的目的在于提出一种PCIe链路宽度的动态配置方法、装置、设备及可读介质,支持不同链路宽度的接口卡动态配置,充分利用PCIe通道资源,提高了PCIe总线的动态扩展能力,增加产品对客户的适应性,提高产品竞争力。
基于上述目的,本发明实施例的一方面提供了一种PCIe链路宽度的动态配置方法,包括以下步骤:获取接口的链路通道宽度信息,并将所述链路通道宽度信息存储在CPLD寄存器中;响应于初始化配置root complex的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并根据所述链路通道宽度信息对所述root complex配置链路通道宽度;响应于初始化配置PCIe switch的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并判断所述PCIe switch下行链路的接口通道宽度是否与所述链路通道宽度信息一致;以及若是所述PCIe switch下行链路的接口通道宽度与所述链路通道宽度信息不一致,则根据所述链路通道宽度信息修改所述PCIe switch下行链路通道宽度的配置。
在一些实施方式中,方法还包括:判断所述PCIe switch下行链路的接口是否连接设备;若是所述PCIe switch下行链路的接口未连接设备,则基于预设默认值对所述接口进行配置。
在一些实施方式中,方法还包括:响应于检测到所述接口的所述链路通道宽度信息发生变化,则重新获取所述接口的所述链路通道宽度信息,并将重新获取的所述链路通道宽度信息更新到所述CPLD寄存器中。
在一些实施方式中,方法还包括:为所述PCIe switch挂载多个配置文件,所述多个配置文件包括不同的链路通道宽度的配置方式。
在一些实施方式中,方法还包括:响应于由CPLD检测到所述接口的所述链路通道宽度信息发生变化,则基于所述链路通道宽度切换对应的所述配置文件,并由所述PCIeswitch基于所述配置文件进行加载。
在一些实施方式中,方法还包括:通过带外管理设备基于所有链路通道宽度的配置方式生成对应的配置文件,并将所述配置文件打包在所述带外管理设备中;响应于所述带外管理设备检测到所述PCIe switch准备上电,则选择匹配的所述配置文件刷写给所述PCIe switch。
本发明实施例的另一方面,还提供了一种PCIe链路宽度的动态配置装置,包括:第一模块,配置用于获取接口的链路通道宽度信息,并将所述链路通道宽度信息存储在CPLD寄存器中;第二模块,配置用于响应于初始化配置root complex的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并根据所述链路通道宽度信息对所述rootcomplex配置链路通道宽度;第三模块,配置用于响应于初始化配置PCIe switch的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并判断所述PCIe switch下行链路的接口通道宽度是否与所述链路通道宽度信息一致;以及第四模块,配置用于若是所述PCIe switch下行链路的接口通道宽度与所述链路通道宽度信息不一致,则根据所述链路通道宽度信息修改所述PCIe switch下行链路通道宽度的配置。
本发明实施例的再一方面,还提供了一种计算机设备,包括:至少一个处理器;以及存储器,存储器存储有可在处理器上运行的计算机指令,指令由处理器执行时实现方法的步骤包括:获取接口的链路通道宽度信息,并将所述链路通道宽度信息存储在CPLD寄存器中;响应于初始化配置rootcomplex的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并根据所述链路通道宽度信息对所述root complex配置链路通道宽度;响应于初始化配置PCIe switch的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并判断所述PCIe switch下行链路的接口通道宽度是否与所述链路通道宽度信息一致;以及若是所述PCIe switch下行链路的接口通道宽度与所述链路通道宽度信息不一致,则根据所述链路通道宽度信息修改所述PCIe switch下行链路通道宽度的配置。
在一些实施方式中,步骤还包括:判断所述PCIe switch下行链路的接口是否连接设备;若是所述PCIe switch下行链路的接口未连接设备,则基于预设默认值对所述接口进行配置。
在一些实施方式中,步骤还包括:响应于检测到所述接口的所述链路通道宽度信息发生变化,则重新获取所述接口的所述链路通道宽度信息,并将重新获取的所述链路通道宽度信息更新到所述CPLD寄存器中。
在一些实施方式中,步骤还包括:为所述PCIe switch挂载多个配置文件,所述多个配置文件包括不同的链路通道宽度的配置方式。
在一些实施方式中,步骤还包括:响应于由CPLD检测到所述接口的所述链路通道宽度信息发生变化,则基于所述链路通道宽度切换对应的所述配置文件,并由所述PCIeswitch基于所述配置文件进行加载。
在一些实施方式中,步骤还包括:通过带外管理设备基于所有链路通道宽度的配置方式生成对应的配置文件,并将所述配置文件打包在所述带外管理设备中;响应于所述带外管理设备检测到所述PCIe switch准备上电,则选择匹配的所述配置文件刷写给所述PCIe switch。
本发明实施例的再一方面,还提供了一种计算机可读存储介质,计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明至少具有以下有益技术效果:支持不同链路宽度的接口卡动态配置,充分利用PCIe通道资源,提高了PCIe总线的动态扩展能力,增加产品对客户的适应性,提高产品竞争力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的实施例。
图1为本发明提供的PCIe链路宽度的动态配置方法的实施例的示意图;
图2为本发明提供的PCIe链路宽度的动态配置装置的实施例的示意图;
图3为本发明提供的计算机设备的实施例的示意图;
图4为本发明提供的计算机可读存储介质的实施例的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
基于上述目的,本发明实施例的第一个方面,提出了PCIe链路宽度的动态配置方法的实施例。图1示出的是本发明提供的PCIe链路宽度的动态配置方法的实施例的示意图。如图1所示,本发明实施例的PCIe链路宽度的动态配置方法包括如下步骤:
001、获取接口的链路通道宽度信息,并将链路通道宽度信息存储在CPLD寄存器中;
002、响应于初始化配置root complex的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并根据链路通道宽度信息对root complex配置链路通道宽度;
003、响应于初始化配置PCIe switch的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并判断PCIe switch下行链路的接口通道宽度是否与链路通道宽度信息一致;以及
004、若是PCIe switch下行链路的接口通道宽度与链路通道宽度信息不一致,则根据链路通道宽度信息修改PCIe switch下行链路通道宽度的配置。
在本实施例中,从系统设计角度,做到PCIe链路通道宽度的灵活配置;统筹接口卡、可变模块硬件、CPLD/FPGA等可编程逻辑器、BIOS、BMC一系列系统软硬件作为解决PCIe链路通道宽度灵活配置的关键模块;针对CPU root complex直出的链路分配提出了系统引导启动模块(如BIOS)检测配置方案;针对PCIe switch链路分配提出了BIOS检测配置、CPLD切换EEPROM配置、BMC升级EEPROM三种解决方案;针对PCIe switch链路分配提出了系统引导启动模块(如BIOS)检测配置、可编程逻辑器件(如CPLD)切换EEPROM配置、带外管理模块(如BMC)升级EEPROM三种解决方案。
其中,BIOS(Basic Input Output System,基本输入输出系统)是一组固化到计算机内主板上一个ROM芯片上的程序,它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序,它可从CMOS中读写系统设置的具体信息。其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。此外,BIOS还向作业系统提供一些系统参数。系统硬件的变化是由BIOS隐藏,程序使用BIOS功能而不是直接控制硬件。现代作业系统会忽略BIOS提供的抽象层并直接控制硬件组件。CPLD(Complex Programmable logicdevice,复杂可编程逻辑器件)由CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术构成的高密度、高速度和低功耗的可编程逻辑器件。Setup界面是BIOS启动过程中提供的一种人机接口,提供客户对BIOS的配置进行修改调整方法。PCIe是交由PCI-SIG组织管理的计算机总线规范。PCIe通道是由两个差分信号对组成,一对用于接收数据,另一对用于发送。因此,每个通道由四条线或信号迹线组成。PCIe链路可能包括1,2,4,8,12,16或32个通道。通道计数用“×”前缀(例如“×8”表示八通道卡或插槽),×16是常用的最大尺寸。
在本发明的一些实施例中,方法还包括:判断PCIe switch下行链路的接口是否连接设备;若是PCIe switch下行链路的接口是否未连接设备,则基于预设默认值对接口进行配置。
在本实施例中,接口卡硬件设计提供额外的信号,包括但不限于GPIO,表明自己的链路通道宽度,X1、X2、X4、X8、X16、X32;硬件主板设计支持接口卡硬件的链路通道宽度信息传递到CPLD,便于CPLD识别各个可变的组件、开放插槽插入设备的PCIe链路通道宽度;CPLD设计支持可变的组件、接口卡硬件的链路通道宽度检测,能在CPLD寄存器中呈现各个可变的组件、开放插槽插入设备的PCIe链路通道宽度。
在本实施例中,CPU的root complex下的南向PCIe组件、开放插槽,BIOS启动初始化配置Root complex的链路通道宽度时,先读取CPLD中可变的组件、开放插槽的设备PCIe链路通道宽度寄存器,然后根据变的组件、开放插槽的设备PCIe链路通道宽度对rootcomplex按需分配相同的链路通道宽度。对于可变的组件、开放插槽位置未连接下行/南向设备的,按默认值配置链路通道宽度。
在本发明的一些实施例中,方法还包括:响应于检测到接口的链路通道宽度信息发生变化,则重新获取接口的链路通道宽度信息,并将重新获取的链路通道宽度信息更新到CPLD寄存器中。
在本实施例中,PCIe switch下的下行/南向PCIe组件、开放插槽,BIOS启动初始化配置PCIe链路通道宽度时,先读取CPLD中可变的组件、开放插槽的设备PCIe链路通道宽度寄存器。然后BIOS读取PCIe switch下的下行/南向链路宽度。BIOS根据可变组件、开放插槽的设备PCIe链路通道宽度与PCIe switch下的下行/南向链路宽度进行比较,如果双边宽度不一致,BIOS修改PCIe switch下的下行/南向链路宽度配置。与可变组件、开放插槽的设备PCIe链路通道宽度保持一致,然后重新扫描PCIe switch及其下行设备树对于PCIe switch下可变的组件、开放插槽位置未连接下行/南向设备的,按系统设计默认值配置链路通道宽度。
在本发明的一些实施例中,方法还包括:为PCIe switch挂载多个配置文件,多个配置文件包括不同的链路通道宽度的配置方式。
在本实施例中,通过给PCIe switch挂载多个EEPROM配置文件,由CPLD检测到可变的组件、开放插槽变化时,CPLD给PCIe switch切换不同的EEPROM配置,然后PCIe switchFW根据CPLD灵活选中的链路EEPROM配置进行加载;对于PCIe switch下可变的组件、开放插槽位置未连接下行/南向设备的,按系统设计默认值配置链路通道宽度。
在本发明的一些实施例中,方法还包括:响应于由CPLD检测到接口的链路通道宽度信息发生变化,则基于链路通道宽度切换对应的配置文件,并由PCIe switch基于配置文件进行加载。
在本发明的一些实施例中,方法还包括:通过带外管理设备基于所有链路通道宽度的配置方式生成对应的配置文件,并将配置文件打包在带外管理设备中;响应于带外管理设备检测到PCIe switch准备上电,则选择匹配的配置文件刷写给PCIe switch。
在本实施例中,通过带外管理BMC FW将所有可能的PCIe switchEEPROM配置文件打包在带外管理CPU(包括但不限于BMC)中,在系统上电时BMC识别PCIe switch下可变的组件、开放插槽位置连接下行/南向设备的链路宽度,BMC在每次系统上电、开机时,根据设备实际连接关系,选择匹配的PCIe switch EEPROM配置文件刷写给PCIe switch EEPROM。再通知主板后电上电,PCIe switch上电时按EEPROM配置文件设置即可完成正常协商。
需要特别指出的是,上述PCIe链路宽度的动态配置方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于PCIe链路宽度的动态配置方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种PCIe链路宽度的动态配置装置。图2示出的是本发明提供的PCIe链路宽度的动态配置装置的实施例的示意图。如图2所示,本发明实施例的PCIe链路宽度的动态配置装置包括如下模块:第一模块011,配置用于获取接口的链路通道宽度信息,并将链路通道宽度信息存储在CPLD寄存器中;第二模块012,配置用于响应于初始化配置root complex的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并根据链路通道宽度信息对root complex配置链路通道宽度;第三模块013,配置用于响应于初始化配置PCIe switch的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并判断PCIe switch下行链路的接口通道宽度是否与链路通道宽度信息一致;以及第四模块014,配置用于若是PCIe switch下行链路的接口通道宽度与链路通道宽度信息不一致,则根据链路通道宽度信息修改PCIe switch下行链路通道宽度的配置。
基于上述目的,本发明实施例的第三个方面,提出了一种计算机设备。图3示出的是本发明提供的计算机设备的实施例的示意图。如图3所示,本发明实施例的计算机设备包括如下装置:至少一个处理器021;以及存储器022,存储器022存储有可在处理器上运行的计算机指令023,指令由处理器执行时实现方法的步骤包括:获取接口的链路通道宽度信息,并将链路通道宽度信息存储在CPLD寄存器中;响应于初始化配置root complex的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并根据链路通道宽度信息对rootcomplex配置链路通道宽度;响应于初始化配置PCIe switch的链路通道宽度,则读取CPLD寄存器中的链路通道宽度信息,并判断PCIe switch下行链路的接口通道宽度是否与链路通道宽度信息一致;以及若是PCIe switch下行链路的接口通道宽度与链路通道宽度信息不一致,则根据链路通道宽度信息修改PCIe switch下行链路通道宽度的配置。
在本发明的一些实施例中,步骤还包括:判断PCIe switch下行链路的接口是否连接设备;若是PCIe switch下行链路的接口未连接设备,则基于预设默认值对接口进行配置。
在本发明的一些实施例中,步骤还包括:响应于检测到接口的链路通道宽度信息发生变化,则重新获取接口的链路通道宽度信息,并将重新获取的链路通道宽度信息更新到CPLD寄存器中。
在本发明的一些实施例中,步骤还包括:为PCIe switch挂载多个配置文件,多个配置文件包括不同的链路通道宽度的配置方式。
在本发明的一些实施例中,步骤还包括:响应于由CPLD检测到接口的链路通道宽度信息发生变化,则基于链路通道宽度切换对应的配置文件,并由PCIe switch基于配置文件进行加载。
在本发明的一些实施例中,步骤还包括:通过带外管理设备基于所有链路通道宽度的配置方式生成对应的配置文件,并将配置文件打包在带外管理设备中;响应于带外管理设备检测到PCIe switch准备上电,则选择匹配的配置文件刷写给PCIe switch。
本发明还提供了一种计算机可读存储介质。图4示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图4所示,计算机可读存储介质031存储有被处理器执行时执行如上方法的计算机程序032。
最后需要说明的是,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,可以通过计算机程序来指令相关硬件来完成,PCIe链路宽度的动态配置方法的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时,执行本发明实施例公开的方法中限定的上述功能。
此外,上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
本领域技术人员还将明白的是,结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能,但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一个或多个示例性设计中,功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现,则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质,该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的,该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备,或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外,任何连接都可以适当地称为计算机可读介质。例如,如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(D0L)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件,则上述同轴线缆、光纤线缆、双绞线、D0L或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的,磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘,其中磁盘通常磁性地再现数据,而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例,但是应当注意,在不背离权利要求限定的本发明实施例公开的范围的前提下,可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外,尽管本发明实施例公开的元素可以以个体形式描述或要求,但除非明确限制为单数,也可以理解为多个。
应当理解的是,在本文中使用的,除非上下文清楚地支持例外情况,单数形式“一个”旨在也包括复数形式。还应当理解的是,在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述,不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种PCIe链路宽度的动态配置方法,其特征在于,包括以下步骤:
获取接口的链路通道宽度信息,并将所述链路通道宽度信息存储在CPLD寄存器中;
响应于初始化配置root complex的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并根据所述链路通道宽度信息对所述root complex配置链路通道宽度;
响应于初始化配置PCIe switch的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并判断所述PCIe switch下行链路的接口通道宽度是否与所述链路通道宽度信息一致;以及
若是所述PCIe switch下行链路的接口通道宽度与所述链路通道宽度信息不一致,则根据所述链路通道宽度信息修改所述PCIe switch下行链路通道宽度的配置。
2.根据权利要求1所述的PCIe链路宽度的动态配置方法,其特征在于,还包括:
判断所述PCIe switch下行链路的接口是否连接设备;
若是所述PCIe switch下行链路的接口未连接设备,则基于预设默认值对所述接口进行配置。
3.根据权利要求1所述的PCIe链路宽度的动态配置方法,其特征在于,还包括:
响应于检测到所述接口的所述链路通道宽度信息发生变化,则重新获取所述接口的所述链路通道宽度信息,并将重新获取的所述链路通道宽度信息更新到所述CPLD寄存器中。
4.根据权利要求1所述的PCIe链路宽度的动态配置方法,其特征在于,还包括:
为所述PCIe switch挂载多个配置文件,所述多个配置文件包括不同的链路通道宽度的配置方式。
5.根据权利要求4所述的PCIe链路宽度的动态配置方法,其特征在于,还包括:
响应于由CPLD检测到所述接口的所述链路通道宽度信息发生变化,则基于所述链路通道宽度切换对应的所述配置文件,并由所述PCIe switch基于所述配置文件进行加载。
6.根据权利要求1所述的PCIe链路宽度的动态配置方法,其特征在于,还包括:
通过带外管理设备基于所有链路通道宽度的配置方式生成对应的配置文件,并将所述配置文件打包在所述带外管理设备中;
响应于所述带外管理设备检测到所述PCIe switch准备上电,则选择匹配的所述配置文件刷写给所述PCIe switch。
7.一种PCIe链路宽度的动态配置装置,其特征在于,包括:
第一模块,配置用于获取接口的链路通道宽度信息,并将所述链路通道宽度信息存储在CPLD寄存器中;
第二模块,配置用于响应于初始化配置root complex的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并根据所述链路通道宽度信息对所述rootcomplex配置链路通道宽度;
第三模块,配置用于响应于初始化配置PCIe switch的链路通道宽度,则读取所述CPLD寄存器中的所述链路通道宽度信息,并判断所述PCIe switch下行链路的接口通道宽度是否与所述链路通道宽度信息一致;以及
第四模块,配置用于若是所述PCIe switch下行链路的接口通道宽度与所述链路通道宽度信息不一致,则根据所述链路通道宽度信息修改所述PCIe switch下行链路通道宽度的配置。
8.根据权利要求7所述的PCIe链路宽度的动态配置装置,其特征在于,还包括第五模块,配置用于:
判断所述PCIe switch下行链路的接口是否连接设备;
若是所述PCIe switch下行链路的接口未连接设备,则基于预设默认值对所述接口进行配置。
9.一种计算机设备,其特征在于,包括:
至少一个处理器;以及
存储器,所述存储器存储有可在所述处理器上运行的计算机指令,所述指令由所述处理器执行时实现权利要求1-6任意一项所述方法的步骤。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1-6任意一项所述方法的步骤。
CN202111237005.2A 2021-10-24 2021-10-24 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质 Withdrawn CN113986796A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111237005.2A CN113986796A (zh) 2021-10-24 2021-10-24 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111237005.2A CN113986796A (zh) 2021-10-24 2021-10-24 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质

Publications (1)

Publication Number Publication Date
CN113986796A true CN113986796A (zh) 2022-01-28

Family

ID=79740650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111237005.2A Withdrawn CN113986796A (zh) 2021-10-24 2021-10-24 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质

Country Status (1)

Country Link
CN (1) CN113986796A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185720A (zh) * 2022-02-17 2022-03-15 浪潮(山东)计算机科技有限公司 服务器动态热备份的方法、装置、设备及存储介质
CN114911740A (zh) * 2022-06-02 2022-08-16 中国长城科技集团股份有限公司 PCIe拆分方法、装置、电子设备及可读存储介质
WO2023173718A1 (zh) * 2022-03-17 2023-09-21 苏州浪潮智能科技有限公司 一种通信链路更新方法、装置及相关设备
WO2024148861A1 (zh) * 2023-01-09 2024-07-18 苏州元脑智能科技有限公司 一种通道分配方法、装置、一种存储系统及设备和介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185720A (zh) * 2022-02-17 2022-03-15 浪潮(山东)计算机科技有限公司 服务器动态热备份的方法、装置、设备及存储介质
CN114185720B (zh) * 2022-02-17 2022-05-10 浪潮(山东)计算机科技有限公司 服务器动态热备份的方法、装置、设备及存储介质
WO2023173718A1 (zh) * 2022-03-17 2023-09-21 苏州浪潮智能科技有限公司 一种通信链路更新方法、装置及相关设备
CN114911740A (zh) * 2022-06-02 2022-08-16 中国长城科技集团股份有限公司 PCIe拆分方法、装置、电子设备及可读存储介质
WO2024148861A1 (zh) * 2023-01-09 2024-07-18 苏州元脑智能科技有限公司 一种通道分配方法、装置、一种存储系统及设备和介质

Similar Documents

Publication Publication Date Title
CN113986796A (zh) 一种PCIe链路宽度的动态配置方法、装置、设备及可读介质
US5517646A (en) Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode
KR100334857B1 (ko) 슬롯 구성에 따라 디바이스 버스 속도를 변경하는 디바이스 버스 동작 방법 및 그 장치
US6434660B1 (en) Emulating one tape protocol of flash memory to a different type protocol of flash memory
KR20050044247A (ko) 피시아이 익스프레스 링크의 동적 재구성 방법 및 장치
CN102200916A (zh) 电子设备、可配置的部件及该部件的配置信息存储方法
CN115562738B (zh) 一种端口配置方法、组件及硬盘扩展装置
CN110941444A (zh) 一种升级配置逻辑电路、方法、系统及可编程逻辑器件
CN103098039A (zh) 高速外围器件互连总线端口配置方法及设备
CN111984557A (zh) 数据处理方法、装置和系统
CN100468369C (zh) 实现多个fpga映像文件串行下载的系统及其相关计算机
KR19990011955A (ko) Pci 브리지
CN114201360A (zh) 一种aer功能管理方法、装置、服务器和存储介质
US6549963B1 (en) Method of configuring devices on a communications channel
KR0147703B1 (ko) 피씨아이 버스에서 플러그/플레이를 위한 배치회로
CN109343905B (zh) 一种pcie资源配置系统和方法
CN111897760A (zh) 电子产品及其扩展装置、控制方法与控制装置
CN114185720B (zh) 服务器动态热备份的方法、装置、设备及存储介质
CN111193818A (zh) 一种获取ip地址的方法、系统、设备及介质
US5168562A (en) Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices
CN110750489A (zh) 一种在fpga中部署算子的方法、设备及介质
JPH03204749A (ja) プログラマブルコネクタ装置
CN115237234A (zh) 一种支持不同型号智能网卡的方法、装置、设备及介质
US6507879B1 (en) Apparatus for configuration devices on a communications channel
CN113037506A (zh) 接口切换控制方法、装置、设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220128