CN113885264A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN113885264A
CN113885264A CN202111271819.8A CN202111271819A CN113885264A CN 113885264 A CN113885264 A CN 113885264A CN 202111271819 A CN202111271819 A CN 202111271819A CN 113885264 A CN113885264 A CN 113885264A
Authority
CN
China
Prior art keywords
line
sub
gate
display panel
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111271819.8A
Other languages
English (en)
Other versions
CN113885264B (zh
Inventor
陈长堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202111271819.8A priority Critical patent/CN113885264B/zh
Publication of CN113885264A publication Critical patent/CN113885264A/zh
Priority to US17/681,527 priority patent/US11650468B2/en
Application granted granted Critical
Publication of CN113885264B publication Critical patent/CN113885264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种显示面板及显示装置，涉及显示技术领域，用于提高显示面板的显示均一性。显示面板包括多个第一子像素行、多条第一栅线、多个第二子像素行和多条第二栅线；第一子像素行包括多个沿第一方向排列的子像素，第一栅线与第一子像素行电连接；第二子像素行包括多个沿第一方向排列的子像素，第二栅线与第二子像素行电连接；第二栅线沿第一方向延伸；第二栅线的长度小于第一栅线的长度；显示面板还包括与第二栅线电连接的栅极补偿线，栅极补偿线与第二栅线沿第二方向排列；相互连接的栅极补偿线和第二栅线与同一个第二子像素行电连接。

Description

显示面板及显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。
【背景技术】
随着科学技术的不断发展，越来越多的显示装置被广泛地应用到人们的日常生活以及工作当中，成为当今人们不可或缺的重要工具。而且，随着显示技术的不断发展，消费者对于显示器的要求不断提升，各类显示器层出不穷，出现了如液晶显示、有机发光显示等显示技术。在此基础上，异形显示、3D显示、触控显示、曲面显示、超高分辨率显示等技术也不断涌现。
其中，异形显示面板是在传统矩形显示面板的基础上改造成的具有特殊形状的显示面板，目前常见的异形显示面板主要有扇形、弧形、圆形、三角形等结构形式，异形显示面板存在显示不均问题。
【发明内容】
有鉴于此，本发明实施例提供了一种显示面板及显示装置，用以解决现有技术中异形显示面板的显示不均问题。
一方面，本发明实施例提供了一种显示面板，包括：
第一显示区，包括多个第一子像素行和多条第一栅线；所述第一子像素行包括多个沿第一方向排列的子像素，多个所述第一子像素行沿第二方向排列；所述第二方向与所述第一方向相交，所述第一栅线与所述第一子像素行电连接；所述第一栅线沿所述第一方向延伸；
第二显示区，所述第二显示区与所述第一显示区沿所述第二方向排列，所述第二显示区包括多个第二子像素行和多条第二栅线；所述第二子像素行包括多个沿所述第一方向排列的所述子像素，多个所述第二子像素行沿所述第二方向排列；所述第二栅线与所述第二子像素行电连接；所述第二栅线沿所述第一方向延伸；所述第二栅线的长度小于所述第一栅线的长度；
所述显示面板还包括与所述第二栅线电连接的栅极补偿线，所述栅极补偿线与所述第二栅线沿所述第二方向排列；相互连接的所述栅极补偿线和所述第二栅线与同一个所述第二子像素行电连接；
所述显示面板还包括晶体管、像素电极和数据线；所述第二栅线与所述晶体管的控制极电连接；所述像素电极与所述晶体管的第一极电连接，所述数据线与所述晶体管的第二极电连接；
所述晶体管包括有源层，所述有源层包括第一掺杂区和至少两个第二掺杂区；所述第一掺杂区和所述第二掺杂区的掺杂元素不同，所述第一掺杂区位于相邻两个所述第二掺杂区之间；其中一个所述第二掺杂区与所述第一极电连接，另一个所述第二掺杂区与所述第二极电连接；
所述第二栅线在所述显示面板所在平面的正投影与所述第一掺杂区在所述显示面板所在平面的正投影交叠；
所述栅极补偿线在所述显示面板所在平面的正投影与所述第一掺杂区在所述显示面板所在平面的正投影不交叠。
另一方面，本发明实施例提供了一种显示装置，包括如上所述的显示面板。
本发明实施例提供的显示面板及显示装置，通过设置与第二栅线电连接的栅极补偿线，可以让栅极补偿线补偿第一栅线和第二栅线由于长度不同所带来的负载差异，进而能够使栅极驱动信号在第一栅线和第二栅线上传输时的延迟差异趋于一致，以改善与第一栅线和第二栅线分别电连接的第一子像素行和第二子像素行由于充电差异所导致的显示不均问题，提高显示面板的显示均一性。
而且，本发明实施例通过令栅极补偿线在显示面板所在平面的正投影与薄膜晶体管的第一掺杂区在显示面板所在平面的正投影不交叠，可以避免第一掺杂区中的载流子受到栅极补偿线上的信号的影响，保证晶体管的开启电流不会减小，继而保证与该栅极补偿线电连接的第二子像素行达到理想的充电效果。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种显示面板的示意图；
图2为本发明实施例提供的另一种显示面板的第二显示区的部分区域的放大示意图；
图3为图2沿CC’的一种截面示意图；
图4为本发明实施例提供的另一种显示面板的示意图；
图5为本发明实施例提供的另一种显示面板的放大示意图；
图6为本发明实施例提供的又一种显示面板的第二显示区的放大示意图；
图7为本发明实施例提供的又一种显示面板的示意图；
图8为本发明实施例提供的另一种显示面板的第二显示区的一种放大示意图；
图9为本发明实施例提供的又一种显示面板的示意图；
图10为本发明实施例提供的另一种显示面板的第二显示区的示意图；
图11为本发明实施例提供的又一种显示面板的放大示意图；
图12为本发明实施例提供的又一种显示面板的放大示意图；
图13为本发明实施例提供的又一种显示面板的示意图；
图14为本发明实施例提供的又一种显示面板的示意图；
图15为本发明实施例提供的又一种显示面板的示意图；
图16为本发明实施提供的一种显示装置的示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述显示区，但这些显示区不应限于这些术语。这些术语仅用来将显示面板中的各个显示区彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一显示区也可以被称为第二显示区，类似地，第二显示区也可以被称为第一显示区。
本发明实施例提供了一种显示面板，如图1所示，图1为本发明实施例提供的一种显示面板的示意图，该显示面板包括第一显示区AA1和第二显示区AA2。第二显示区AA2与第一显示区AA1沿第二方向h2排列。示例性的，如图1所示，本发明实施例可以令第一显示区AA1沿第一方向h1的长度A1大于第二显示区AA2沿第一方向h1的长度B1，以令显示面板形成类似如图1所示的“T”字形的形状，适应显示面板的不同的设计需求。例如，在将显示面板作为车载显示屏时，基于具有如图1设计的显示面板，本发明实施例可以在第二显示区AA2沿第一方向h1的两侧设置仪表盘。其中，第一方向h1和第二方向h2相互交叉。
在本发明实施例中，显示面板包括多个子像素行，子像素行包括沿第一方向h1排列的多个子像素1。多个子像素行沿第二方向h2排列。为更加清楚的说明本发明实施例，以下将位于第一显示区AA1的子像素行命名为第一子像素行11，将位于第二显示区AA2的子像素行命名为第二子像素行12。示例性的，第一子像素行11和第二子像素行12中的子像素1的具体结构，以及相邻两个子像素1之间的间距可以相同。如图1所示，第一子像素行11中的子像素1的数量大于第二子像素行12中的子像素1的数量，以匹配第一显示区AA1和第二显示区AA2在第一方向h1上的长度设计。
在本发明实施例中，显示面板还包括与子像素1电连接的栅线2和数据线3。如图1所示，栅线2沿第一方向h1延伸，多条栅线2沿第二方向h2排列。数据线3沿第二方向h2延伸，多条数据线3沿第一方向h1排列。为更加清楚的说明本发明实施例，以下将与第一子像素行11电连接的栅线命名为第一栅线21，将与第二子像素行12电连接的栅线命名为第二栅线22。在本发明实施例中，如图1所示，第二栅线22的长度小于第一栅线21的长度，以匹配第一显示区AA1和第二显示区AA2在第一方向h1上的长度设计。
本发明实施例提供的显示面板还包括栅极驱动电路和数据驱动电路，栅极驱动电路和数据驱动电路位于非显示区NA。如图1所示，栅极驱动电路包括多个级联的移位寄存单元(Vertical Shift Register，简称VSR)400，移位寄存单元400与栅线2一一对应电连接。数据驱动电路(图1未示出)与数据线3电连接。
示例性的，本发明实施例提供的显示面板可以为液晶显示面板。如图2和图3所示，图2为本发明实施例提供的另一种显示面板的第二显示区的部分区域的放大示意图，图3为图2沿CC’的一种截面示意图，其中，上述子像素1包括液晶层(未示出)、晶体管4、像素电极5和公共电极(未示出)。晶体管4包括控制极40、第一极41和第二极42。在第二显示区AA2中，晶体管的控制极40与第二栅线22相连，晶体管4的第一极41与像素电极5电连接，晶体管4的第二极42与数据线3电连接。
在显示面板工作时，在一个帧周期的时间内，栅极驱动电路中的各个移位寄存单元400依次输出有效电平。在此，有效电平为令晶体管4导通的电平。各条栅线2依次将移位寄存单元400提供的有效电平传输至相应的晶体管4的控制极40，令晶体管4导通，以使数据线3上的数据信号通过导通的晶体管4传输至像素电极5。在像素电极5和公共电极之间的压差的作用下，液晶发生偏转，对背光源发出的光线进行调制，以使子像素1显示所需灰阶。
在本发明实施例中，如图1和图2所示，显示面板还包括与第二栅线22电连接的栅极补偿线20，栅极补偿线20用于补偿第一栅线21和第二栅线22的负载差异。
在设置该栅极补偿线20时，如图1所示，本发明实施例可以令栅极补偿线20与第二栅线22沿第二方向h2排列，以及，令栅极补偿线20的至少部分位于相邻两个子像素行之间。在此，栅极补偿线20的至少部分位于相邻两个子像素行之间包括以下情况：栅极补偿线20的至少部分位于相邻两个第一子像素行11之间；栅极补偿线20的至少部分位于相邻两个第二子像素行12之间；栅极补偿线20的至少部分位于相邻的第一子像素行11和第二子像素行12之间。在下文中将对栅极补偿线20的具体位置进行说明。
在本发明实施例中，如图1和图2所示，相互连接的栅极补偿线20和第二栅线22与同一个第二子像素行12电连接。且，栅极补偿线20和第二栅线22连接至同一个移位寄存单元400的同一个输出端，以接收同样的栅极驱动信号。在显示面板进行显示时，相互连接的栅极补偿线20和第二栅线22用于控制同一个第二子像素行12的充电。如此设置，可以将与第二栅线22连接的移位寄存单元400的结构设置为与第一栅线21连接的移位寄存单元400的结构相同，即，无需对与第二栅线22连接的移位寄存单元400的结构进行特殊设定，可以避免增加移位寄存单元400的复杂度。
本发明实施例提供的显示面板，通过设置与第二栅线22连接的栅极补偿线20，可以让栅极补偿线20补偿第一栅线21和第二栅线22由于长度不同所带来的负载差异，进而能够使栅极驱动信号在第一栅线21和第二栅线22上传输时的延迟差异趋于一致，以改善与第一栅线21和第二栅线22分别电连接的第一子像素行11和第二子像素行12由于充电差异所导致的显示不均问题，提高显示面板的显示均一性。
需要说明的是，图1所示的第一显示区AA1和第二显示区AA2的位置和数量仅为示意。本发明实施例也可以将第一显示区AA1和/或第二显示区AA2的数量设置为多个。第一显示区AA1和第二显示区AA2的数量以及位置关系，可以根据显示面板的不同的设计需求，以及显示面板的具体应用场景而定，本发明实施例对此不作限定。例如，如图4所示，图4为本发明实施例提供的另一种显示面板的示意图，本发明实施例可以将第一显示区AA1的数量设置为一个，将第二显示区AA2的数量设置为两个。示例性的，如图4所示，本发明实施例可以令两个第二显示区AA2位于第一显示区AA1的同一侧。
在本发明实施例中，示例性的，如图2所示，显示面板还包括黑矩阵6。在第二显示区AA2中，黑矩阵6在显示面板所在平面的正投影覆盖第二栅线22、栅极补偿线20和数据线3，以避免在显示面板的显示过程中，在第二栅线22、栅极补偿线20和数据线3处漏光，降低第二栅线22、栅极补偿线20和数据线3的可见性。如图2所示，黑矩阵6包括多个开口60。沿垂直于显示面板所在平面的方向，开口60与像素电极5至少部分交叠。
如图2和图3所示，晶体管4包括有源层43，有源层43包括第一掺杂区430和至少两个第二掺杂区，在图2和图3中，两个第二掺杂区分别标记为431和432。在本发明实施例中，第一掺杂区和第二掺杂区的掺杂元素不同。以形成N型薄膜晶体管为例，可以对第一掺杂区430进行硼掺杂，对第二掺杂区进行磷掺杂。第一掺杂区430位于第二掺杂区431和第二掺杂区432之间。
第一掺杂区430与晶体管4的控制极40在垂直于显示面板所在平面的方向上交叠。第一掺杂区430可以形成沟道。
有源层43的其中一个第二掺杂区431与晶体管4的第一极41电连接。有源层43的另一第二掺杂区432与晶体管4的第二极42电连接。在形成第二掺杂区时，可以采用重掺杂工艺，以提高第二掺杂区的导电性能。
示例性的，本发明实施例可以令晶体管4的控制极40、第二栅线22和栅极补偿线20同层设置；和/或，令晶体管4的第一极41、第二极42和数据线3同层设置，以简化显示面板的制程。而且，由于栅极补偿线20和第二栅线22传输相同的信号，因此，本发明实施例通过将二者同层设置，避免将栅极补偿线20设置在不同于第二栅线22的其他膜层，可以降低栅极补偿线20与传输其他信号的走线的短路可能性，有利于保证显示面板的可靠性。
需要说明的是，在栅极补偿线20和第二栅线22同层设置且相互连接时，二者可以看作一个整体，二者之间不包括界限。
可选的，在设置第二栅线22时，如图2所示，本发明实施例可以令第二栅线22在显示面板所在平面的正投影与第一掺杂区430在显示面板所在平面的正投影交叠。如此设置，可以令第二栅线22与第一掺杂区430交叠的部分复用为晶体管4的控制极40。在这种情况下，如图2所示，本发明实施例可以将第二栅线22的形状设计为沿第一方向h1延伸的直线。对比图5，图5为本发明实施例提供的另一种显示面板的放大示意图，其中，晶体管4的控制极40形成为自第二栅线22起向靠近有源层43延伸的凸起结构。在图5中，为避免控制极40所在位置处漏光，造成控制极40被人眼观察到，除第二栅线22、栅极补偿线20和数据线3外，还需要令黑矩阵6覆盖控制极40。即，基于图5的设置方式，需要将黑矩阵6的宽度设置的较大，以保证黑矩阵6对控制极40的遮盖。因此，本发明实施例通过令第二栅线22在显示面板所在平面的正投影与第一掺杂区430在显示面板所在平面的正投影交叠，以令第二栅线22与第一掺杂区430交叠的部分复用为晶体管4的控制极40，有利于减小黑矩阵6的宽度，提高像素开口率。
示例性的，如图2和图3所示，本发明实施例可以将第一掺杂区430与第二栅线22交叠的位置设置为至少两个，其中，第一掺杂区430与第二栅线22交叠的位置形成沟道。如此设置，与在晶体管4中形成单个沟道的结构相比，能够减小晶体管4的漏电流，进而在给像素电极5充电时，可以保证像素电极5上电压的稳定性，避免使显示画面出现闪烁。
可选的，如图2所示，本发明实施例可以将有源层43在显示面板所在平面的正投影的形状设置为包括多个弯折结构，并在弯折结构中设置至少两个第一掺杂区430，两个第一掺杂区430均与第二栅线22交叠，以在晶体管4中形成至少两个沟道。如图2所示为将有源层43设置为U形结构的示意图。当然，在保证晶体管具有较小的漏电流的情况下，本发明实施例也可以将有源层43设计为其他形状，本发明实施例对有源层43的具体形状不作限定。
可选的，如图3所示，在晶体管4中形成至少两个沟道时，本发明实施例可以令与两个沟道分别对应的两个第一掺杂区430之间也为重掺杂的第二掺杂区，在图3中该第二掺杂区以433标明，即，提高第二掺杂区433的电导率，以便于信号在相邻两个沟道之间传输。
可选的，在图2所示结构中，本发明实施例可以采用低温多晶硅(Low TemperaturePoly-Silicon，简称LTPS)来制作有源层43，以提高晶体管4的载流子迁移率，提高显示面板的反应速度。
示例性的，在设置栅极补偿线20时，如图2所示，本发明实施例可以令栅极补偿线20在显示面板所在平面的正投影与第一掺杂区430在显示面板所在平面的正投影不交叠；和/或，令栅极补偿线20在显示面板所在平面的正投影与第二掺杂区431在显示面板所在平面的正投影不交叠；和/或，令栅极补偿线20在显示面板所在平面的正投影与第二掺杂区432在显示面板所在平面的正投影不交叠；和/或，令栅极补偿线20在显示面板所在平面的正投影与第二掺杂区433在显示面板所在平面的正投影不交叠。
本发明实施例通过令栅极补偿线20避开第一掺杂区430设置，能够避免第一掺杂区430中的载流子受到栅极补偿线20上的信号的影响，可以保证晶体管4的开启电流不会减小。若晶体管4的开启电流变小，在数据线3通过晶体管4给像素电极5充电的过程中，像素电极5上的电压升到目标电压所需的充电时间会变长。在分配给第二栅线22的开启时间一定的情况下，像素电极5有可能出现充电不足的问题。因此，采用本发明实施例提供的方式，可以保证与该栅极补偿线20电连接的第二子像素行12达到理想的充电效果。
示例性的，如图3所示，有源层43的第二掺杂区431与晶体管4的第一极41电连接，第一极41与像素电极5电连接。可选的，像素电极5可以采用透明金属氧化物，如氧化铟锡或氧化铟锌等材料来制作。晶体管4的第一极41和像素电极5之间包括绝缘层7。绝缘层7包括过孔70。晶体管4的第一极41和像素电极5可以通过过孔70电连接。有源层43的第二掺杂区432与晶体管4的第二极42电连接；晶体管4的第二极42与数据线3电连接。
在显示面板工作时，栅极补偿线20和与其相连的第二栅线22传输相同的信号，第二掺杂区431和第二掺杂区432传输数据信号。本发明实施例通过将栅极补偿线20和第二掺杂区431避开设置，和/或，将栅极补偿线20和第二掺杂区432避开设置，有利于减小栅极补偿线20和有源层43中位于第二掺杂区431的部分之间的耦合电容；和/或，减小栅极补偿线20和有源层43中位于第二掺杂区432的部分之间的耦合电容。通过上述设置，有利于减弱栅极驱动信号和数据驱动信号之间的相互干扰，可以保证栅极驱动信号和数据驱动信号均能较好的保持在各自所需的目标信号。
本发明实施例通过令栅极补偿线20和第二掺杂区433避开设置，可以减小栅极补偿线20和第二掺杂区433之间的耦合电容。若二者之间的耦合电容较大，在栅极补偿线20上的信号发生变化后，第二掺杂区433中的信号也将受到较大影响，进而会影响到与第二掺杂区433联通的第一掺杂区430的信号，即，会导致沟道的导通电流受到较大影响，影响到子像素的充电。因此，采用本发明实施例提供的上述设置方式，有利于保证子像素的正常充电。
在本发明实施例中，有源层43还包括至少两个第三掺杂区。第三掺杂区的掺杂元素和第二掺杂区的掺杂元素相同，第三掺杂区的掺杂浓度小于第二掺杂区的掺杂浓度。第三掺杂区的电导率小于第二掺杂区的电导率，第三掺杂区的电导率大于第一掺杂区的电导率。示例性的，如图2和图3所示，在图2和图3中以有源层43包括两个第三掺杂区作为示意，两个第三掺杂区分别标记为434和435，其中，第三掺杂区434位于第一掺杂区430和第二掺杂区432之间。第三掺杂区435位于第一掺杂区430和第二掺杂区431之间。在形成第三掺杂区时，可以采用轻掺杂工艺，以使第三掺杂区的电导率介于第一掺杂区的电导率和第二掺杂区的电导率之间，即，使第三掺杂区作为过渡区，以使信号在第一掺杂区和第二掺杂区之间传输时，避免在该过程中由于电阻突变影响信号的正常传输。
示例性的，在设置栅极补偿线20时，本发明实施例可以令栅极补偿线20在显示面板所在平面的正投影与至少一个第三掺杂区在显示面板所在平面的正投影不交叠。如图2和图3所示为令栅极补偿线20与第三掺杂区434和第三掺杂区435均不交叠的示意图。采用该设置方式，可以减小栅极补偿线20和第三掺杂区之间的耦合电容。若二者之间的耦合电容较大，在栅极补偿线20上的信号发生变化后，第三掺杂区的信号也将受到较大影响，进而会影响到与第三掺杂区联通的第一掺杂区的信号，即，会导致沟道的导通电流受到较大影响，影响到子像素的充电。因此，采用本发明实施例提供的上述设置方式，有利于保证子像素的正常充电。
如图2和图3所示，本发明实施例可以令栅极补偿线20与有源层43不交叠。即，令栅极补偿线20同时避开上述第一掺杂区、第二掺杂区和第三掺杂区。
示例性的，晶体管4的控制极40、第一极41和第二极42可以均采用金属材料形成。在本发明实施例中，黑矩阵6在显示面板所在平面的正投影还覆盖晶体管4的控制极40、第一极41和第二极42。
如图2所示，本发明实施例可以令栅极补偿线20位于第二栅线22靠近像素电极5的一侧。如图2所示，相邻两个子像素行之间的黑矩阵6的宽度为W1。与将栅极补偿线20设置于第二栅线22远离像素电极5的一侧的情况相比，为保证黑矩阵6能够遮挡晶体管4的控制极40、第一极41和第二极42，以及遮挡第二栅线22和栅极补偿线20，采用图2的设置方式，可以使位于相邻两个子像素行之间的黑矩阵6的宽度W1较小，有利于提高像素开口率。
需要说明的是，与金属相比，有源层43的透光性相对较好，因此，基于图2的设置方式，本发明实施例可以使有源层43的至少部分暴露于黑矩阵6之外，同样能够保证显示面板的显示效果。
示例性的，如图6所示，图6为本发明实施例提供的又一种显示面板的第二显示区的放大示意图，本发明实施例可以将栅极补偿线20设置为包括第一子栅极补偿线201和第二子栅极补偿线202，第一子栅极补偿线201与第二栅线22的第一端电连接，第二子栅极补偿线202与第二栅线22的第二端电连接；第一子栅极补偿线201和第二子栅极补偿线202在第一方向h1上至少部分交叠。在第一方向h1上，第一子栅极补偿线201和第二子栅极补偿线202具有距离。可选的，上述第一子栅极补偿线201的长度小于第二栅线22的长度；第二子栅极补偿线202的长度小于第二栅线22的长度。
示例性的，如图6所示，本发明实施例可以将显示面板设计为双边驱动，即，在第二栅线22的两侧各设置一个移位寄存单元400与第二栅线22电连接。如此设置，可以对第二栅线22进行双向加载栅极驱动信号，减弱栅极驱动信号在传输过程中的信号延迟程度，保证与第二栅线22电连接的第二子像素行12中的多个子像素1的充电效果。而且，对于第二栅线22来说，在其连接栅极补偿线20后，第二栅线22和栅极补偿线20的整体电阻将变大，本发明实施例通过对第二栅线22进行双边驱动，在补偿第一栅线21和第二栅线22由于长度不同所带来的负载差异的同时，还能保证与第二栅线22电连接的第二子像素行12中的多个子像素1的充电效果趋于一致。
可选的，本发明实施例也可以在第一栅线21的两侧各设置一个移位寄存单元400与第一栅线21电连接，以对第一栅线21进行双向加载栅极驱动信号，减弱栅极驱动信号在传输过程中的信号延迟程度，保证与第一栅线21电连接的第一子像素行11中的多个子像素1的充电效果。
而且，本发明实施例通过令第一子栅极补偿线201和第二子栅极补偿线202在第一方向h1上交叠，可以减小第一子栅极补偿线201和第二子栅极补偿线202在第二方向h2上所占用的空间宽度，有利于保证像素开口率。
在第一显示区AA1和第二显示区AA2在第一方向h1上的长度相差较小时，第一栅线21和第二栅线22的负载差异较小，为补偿二者之间的负载差异，可以将栅极补偿线20的长度也设置的较短。例如，在B1＜A1≤2B1时，如图1所示，本发明实施例可以将栅极补偿线20设置于第二显示区AA2。
具体的，本发明实施例可以将栅极补偿线20靠近与其电连接的第二栅线22设置。换句话说，对于相互连接的栅极补偿线20和第二栅线22，如图1所示，本发明实施例可以将二者设置在相邻两个第二子像素行12之间如此设置，以避免在二者之间设置其他的走线，以减弱栅极驱动信号与其他信号之间的耦合干扰。
在第一显示区AA1和第二显示区AA2的长度差异较大时，第一栅线21和第二栅线22的负载差异较大，为补偿二者之间的负载差异，需要将栅极补偿线20的长度也设置的较长。例如，在A1＞2B1时，如图7所示，图7为本发明实施例提供的又一种显示面板的示意图，本发明实施例可以令栅极补偿线20的至少部分位于第一显示区AA1。
示例性的，如图7所示，本发明实施例可以将栅极补偿线20设置为至少包括第三子栅极补偿线203和第四子栅极补偿线204。第三子栅极补偿线203位于第一显示区AA1，第四子栅极补偿线204的至少部分位于非显示区NA。第三子栅极补偿线203通过第四子栅极补偿线204与第二栅线22电连接。示例性的，如图7所示，第三子栅极补偿线203可以位于相邻两个第一子像素行11之间。
如图7所示，本发明实施例可以令第三子栅极补偿线203沿第一方向h1延伸。在A1＞2B1时，为使第一栅线21和第二栅线22的负载一致，与第二栅线22电连接的栅极补偿线20的长度较长，若将栅极补偿线20全部设置于第二显示区AA2，由于第二显示区AA2在第一方向h1上的长度较短，因此，为使栅极补偿线20达到所需长度，需要将与同一条第二栅线22电连接的栅极补偿线20设计为包括多条沿第一方向h1延伸的线段。对比图8，图8为本发明实施例提供的另一种显示面板的第二显示区的一种放大示意图，其中，与第二栅线22电连接的栅极补偿线20全部位于第二显示区AA2，为使补偿后的第二栅线22的负载与第一栅线趋于一致，与同一条第二栅线22电连接的栅极补偿线20需要在相邻两个第二子像素行12之间弯折多次以达到所需长度。如图8所示，栅极补偿线20包括多条沿第一方向h1延伸的第一线段200，相邻两条线段200之间设置有沿第二方向h2延伸的第二线段300。可以看出，基于图8所示的设置方式，需要将沿第二方向h2相邻的两个第二子像素行12之间的距离设置的较大以容纳包括多条第一线段200和多条第二线段300的栅极补偿线20，不利于提高像素开口率。
本发明实施例通过将栅极补偿线20的至少部分设置于第一显示区AA1，可以使显示面板中相邻两个子像素行之间最多设置两条沿第一方向h1延伸的线段，其中一条线段为栅线2(包括第一栅线21或第二栅线22)，另一条线段为栅极补偿线20，如此设置可以使相邻两个子像素行之间的宽度尽量窄，以保证像素开口率。
示例性的，上述第三子栅极补偿线203和第四子栅极补偿线204的长度可以根据第一栅线21和第二栅线22的长度差进行设定，本发明实施例对第三子栅极补偿线203和第四子栅极补偿线204的具体长度不作限定。
示例性的，在第二显示区AA2包括多个第二子像素行12，以及多条第二栅线22时，本发明实施例可以对多条第二栅线22均进行补偿，即，设置多条栅极补偿线20，并令一条栅极补偿线20与一条第二栅线22相连。如图7所示，在显示面板中设置多条栅极补偿线20以对多条第二栅线22进行补偿时，定义位于第一显示区AA1中的栅极补偿线20与第二显示区AA2的距离为第一距离D1，以及，与栅极补偿线20连接的第二栅线22与第一显示区AA1的距离为第二距离D2，在本发明实施例中，第一距离D1和第二距离D2成正比。其中，位于第一显示区AA1中的栅极补偿线20与第二显示区AA2的距离指的是栅极补偿线20与第二显示区AA2的几何中心E2之间的最短距离，与栅极补偿线20连接的第二栅线22与第一显示区AA1的距离为第二栅线22与第一显示区AA1的几何中心E1之间的最短距离。如此设置，如图7所示，在设置多条位于第一显示区AA1的栅极补偿线20补偿第一栅线21和第二栅线22的负载差异的情况下，可以将多条栅极补偿线20同层设置，且能够避免多条栅极补偿线20相互交叉，有利于减小不同的栅极补偿线20之间的耦合电容。
需要说明的是，图7所示的多条栅极补偿线20之间的相对位置关系仅为一种示意。如图9所示，图9为本发明实施例提供的又一种显示面板的示意图，对于与其中两条不同的第二栅线22分别电连接的两条栅极补偿线20来说，在令这两条栅极补偿线20的至少部分均位于第一显示区AA1中时，本发明实施例还可以令这两条栅极补偿线的第三子栅极补偿线203在第一方向h1上至少部分交叠。
如图9所示，第一显示区AA1中的多个第一子像素行11包括第一组111和第二组112。第一组111包括相邻两个第一类第一子像素行1110，且，相邻两个第一类第一子像素行1110之间设置有两条第三子栅极补偿线203，这两条第三子栅极补偿线203分别通过两条第四子栅极补偿线204与两条不同的第二栅线22电连接。这两条第四子栅极补偿线204可以沿第一方向h1排布，并由第一显示区AA1或第二显示区AA2间隔开。第二组112包括相邻两个第二类第一子像素行1120，且，相邻两个第二类第一子像素行1120之间仅设置第一栅线21而不设置第三子栅极补偿线203。由于设置栅线补偿线的位置处的黑矩阵的宽度相对较大，因此，采用图9的设置方式，可以使第二组112中相邻两个第二类第一子像素行1120之间的黑矩阵的宽度相对较窄。即，可以保证与第二类第一子像素行1120中的子像素的开口率。
如图10所示，图10为本发明实施例提供的另一种显示面板的第二显示区的示意图，多条第二栅线22包括第一类第二栅线221和第二类第二栅线222，其中，第一类第二栅线221连接有栅极补偿线20，第二类第二栅线222未连接栅极补偿线。在本发明实施例中，沿第二方向h2，第一类第二栅线221和第二类第二栅线222交替设置。由于一个子像素在第二方向h2上的长度小于人眼可分辨的最小长度，所以，如此设置，即便未连接栅极补偿线的第二子像素行在显示时出现亮度差异也不会被人眼所观察到。而且，如此设置，避免增加所有的第二栅线22的负载，可以减小显示面板的功耗。
需要说明的是，图10中将所有的栅极补偿线20都设置在第二显示区AA2仅为一种示意，在第一栅线21和第二栅线22的长度相差较大时，本发明实施例也可以将栅极补偿线20的至少部分设置于第一显示区AA1。在将栅极补偿线20的至少部分设置于第一显示区AA1时，其具体设置方式可以参见前文说明，在此不再赘述。
在本发明实施例中，在多条第二栅线22的长度相等时，如图1所示，本发明实施例可以为每一条第二栅线22设置一条栅极补偿线20，并令多条栅极补偿线20的长度相等。
或者，如图11所示，图11为本发明实施例提供的又一种显示面板的放大示意图，第二显示区AA2包括第一过渡区AA20，第一过渡区A20在第二方向h2上的长度小于等于第二显示区AA2的长度。第一过渡区AA20与第一显示区AA1毗邻。
在第一过渡区AA20中的多条第二栅线22的长度相等时，在第一过渡区AA20中，沿第二显示区AA2指向第一显示区AA1的方向，本发明实施例可以令栅极补偿线20的长度逐渐增大，以使得第二显示区AA2中最靠近第一显示区AA1的栅极补偿线20和与其相连的第二栅线22的总负载与第一显示区AA1中的第一栅线21的总负载的差异最小，令第二显示区AA2中与各第二子像素行12连接的第二栅线22在补偿后的总负载随着与第一显示区AA1的距离的增大而逐渐增大。如此设置，可以使位于第一显示区AA1和第二显示区AA2交界位置处的子像素的亮度形成变化幅度较小的梯度渐变趋势，以使人眼不易察觉到亮度差异。而且，如此设置，可以避免过度增大第二栅线22的负载，能够避免第二子像素行中的子像素出现充电不足的问题，也有利于减小显示面板的功耗。
可选的，为均衡第一栅线21和第二栅线22的负载，本发明实施例还可以将第一栅线21的横截面积设置为大于第二栅线22的横截面积。例如，在第一栅线21和第二栅线22的厚度相同时，本发明实施例可以将第一栅线21的宽度设置为大于第二栅线22的宽度。在本发明实施例中，包括第一栅线21和第二栅线22在内的各栅线的厚度方向为垂直于显示面板所在平面的方向。各栅线的宽度方向平行于显示面板所在平面，且，栅线的宽度方向与栅线的延伸方向垂直。或者，本发明实施例也可以令第一栅线21的厚度大于第二栅线22的厚度，在均衡第一栅线21和第二栅线22的负载的情况下，避免增大用于遮盖第一栅线21的黑矩阵的面积，以保证第一显示区AA1中与第一栅线21电连接的子像素的开口率。在这种情况下，与第一栅线21和第二栅线22的横截面积相同的方案相比，本发明实施例可以将与第二栅线22电连接的栅极补偿线20的长度设置的较短。如此设置，可以避免过度增大第二栅线22的信号延迟程度，能够避免第二子像素行12中的子像素出现充电不足的问题。
示例性的，如图12所示，图12为本发明实施例提供的又一种显示面板的放大示意图，显示面板的第一显示区AA1包括第二过渡区AA10，第二过渡区AA10与第二显示区AA2毗邻；在第二过渡区AA10中，沿第一显示区AA1指向第二显示区AA2的方向，第一栅线21的横截面积逐渐增大。如此设置，可以使位于第一显示区AA1和第二显示区AA2交界位置处的子像素的亮度形成变化幅度较小的梯度渐变趋势，以使人眼不易察觉到亮度差异。而且，如此设置，可以避免过度增大第二栅线22的负载，能够避免第二子像素行中的子像素出现充电不足的问题，也有利于减小显示面板的功耗。
示例性的，如图13所示，图13为本发明实施例提供的又一种显示面板的示意图，其中，第一显示区AA1包括第一子显示区AA11和第二子显示区AA12，沿第二方向h2，第一子显示区AA11与第二显示区AA2交叠，第二子显示区AA12与第二显示区AA2不交叠。上述数据线3包括第一数据线31和第二数据线32，第一数据线31和第二数据线32均沿第二方向h2延伸；第一数据线31自第一子显示区AA11延伸至第二显示区AA2，第二数据线32位于第二子显示区AA12。如图13所示，第二数据线32的长度小于第一数据线31的长度。
如图13所示，显示面板还包括数据补偿线30，数据补偿线30与第二数据线32连接，数据补偿线30用于补偿第一数据线31和第二数据线32的负载差异，数据补偿线30与第二数据线32沿第一方向h1排列。如此设置，在减小第一栅线21和第二栅线22的负载差异对第一显示区AA1和第二显示区AA2的显示效果的影响的同时，还能够改善第一数据线31和第二数据线32的负载差异对第一子显示区AA11和第二子显示区AA12的显示效果的影响，能够避免在第一子显示区AA11和第二子显示区AA12的交界位置处出现分屏问题。
在设置数据补偿线30时，可选的，本发明实施例可以令数据补偿线30与第二数据线32同层设置，以简化显示面板的制程工艺。其中，数据补偿线30与栅极补偿线20异层设置，二者绝缘交叉。
在本发明实施例中，如图14所示，图14为本发明实施例提供的又一种显示面板的示意图，数据补偿线30包括第一子数据补偿线301和第二子数据补偿线302，第一子数据补偿线301与第二数据线32的第一端电连接，第二子数据补偿线302与第二数据线32的第二端连接；第一子数据补偿线301和第二子数据补偿线302在第二方向h2上至少部分交叠。本发明实施例通过令第一子数据补偿线301和第二子数据补偿线302在第二方向h2上至少部分交叠，可以减小第一子数据补偿线301和第二子数据补偿线302在第一方向h1上所占用的空间宽度，有利于保证像素开口率。
可选的，如图13所示，上述第一数据线31在第二方向h2上的长度为A2，第二数据线32在第二方向h2上的长度为B2；在B2＜A2≤2B2时，如图13所示，本发明实施例可以令数据补偿线30位于第二子显示区AA12。具体的，本发明实施例可以将数据补偿线30靠近与其电连接的第二数据线32设置。换句话说，对于相互连接的数据补偿线30和第二数据线32，本发明实施例可以避免在二者之间设置其他的走线，以减弱数据信号与其他信号之间的耦合干扰。
示例性的，如图15所示，图15为本发明实施例提供的又一种显示面板的示意图，在A2＞2B2，即，第一数据线31和第二数据线32的负载差异较大时，本发明实施例可以令至少部分数据补偿线30自第一子显示区AA11延伸至第二显示区AA2，以避免出现将数据补偿线30全部设置于第二子显示区AA12时，导致数据补偿线30需要弯折多次占用较大空间的问题。本发明实施例通过令至少部分数据补偿线30自第一子显示区AA11延伸至第二显示区AA2，可以使显示面板中相邻两个子像素列之间最多设置两条沿第二方向h2延伸的线段，其中一条线段为数据线3(包括第一数据线31或第二数据线32)，另一条线段为数据补偿线30，如此设置可以使相邻两个子像素列之间的宽度尽量窄，以保证像素开口率。其中，子像素列包括多个沿第二方向h2排列的子像素。一个子像素列与一条数据线电连接。
可选的，为均衡第一数据线31和第二数据线32的负载，本发明实施例还可以将第一数据线31的横截面积设置为大于第二数据线32的横截面积。在这种情况下，与将第一数据线31和第二数据线32的横截面积设置为相同的方案相比，本发明实施例可以将与第二数据线32电连接的数据补偿线30的长度设置的较短。如此设置，可以避免过度增大第二数据线32的信号延迟程度，能够避免与第二数据线32所连接的子像素列中的子像素出现充电不足的问题。
本发明实施例还提供了一种显示装置，如图16所示，图16为本发明实施提供的一种显示装置的示意图，该显示装置包括上述的显示面板100。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图16所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书、电视机、车载显示屏等任何具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (21)

1.一种显示面板，其特征在于，包括：
第一显示区，包括多个第一子像素行和多条第一栅线；所述第一子像素行包括多个沿第一方向排列的子像素，多个所述第一子像素行沿第二方向排列；所述第二方向与所述第一方向相交，所述第一栅线与所述第一子像素行电连接；所述第一栅线沿所述第一方向延伸；
第二显示区，所述第二显示区与所述第一显示区沿所述第二方向排列，所述第二显示区包括多个第二子像素行和多条第二栅线；所述第二子像素行包括多个沿所述第一方向排列的所述子像素，多个所述第二子像素行沿所述第二方向排列；所述第二栅线与所述第二子像素行电连接；所述第二栅线沿所述第一方向延伸；所述第二栅线的长度小于所述第一栅线的长度；
所述显示面板还包括与所述第二栅线电连接的栅极补偿线，所述栅极补偿线与所述第二栅线沿所述第二方向排列；相互连接的所述栅极补偿线和所述第二栅线与同一个所述第二子像素行电连接；
所述显示面板还包括晶体管、像素电极和数据线；所述第二栅线与所述晶体管的控制极电连接；所述像素电极与所述晶体管的第一极电连接，所述数据线与所述晶体管的第二极电连接；
所述晶体管包括有源层，所述有源层包括第一掺杂区和至少两个第二掺杂区；所述第一掺杂区和所述第二掺杂区的掺杂元素不同，所述第一掺杂区位于相邻两个所述第二掺杂区之间；其中一个所述第二掺杂区与所述第一极电连接，另一个所述第二掺杂区与所述第二极电连接；
所述第二栅线在所述显示面板所在平面的正投影与所述第一掺杂区在所述显示面板所在平面的正投影交叠；
所述栅极补偿线在所述显示面板所在平面的正投影与所述第一掺杂区在所述显示面板所在平面的正投影不交叠。
2.根据权利要求1所述的显示面板，其特征在于，
所述栅极补偿线在所述显示面板所在平面的正投影与至少一个所述第二掺杂区在所述显示面板所在平面的正投影不交叠。
3.根据权利要求1所述的显示面板，其特征在于，
所述有源层还包括至少两个第三掺杂区，所述第三掺杂区位于所述第一掺杂区和所述第二掺杂区之间；所述第三掺杂区的掺杂元素与所述第二掺杂区的掺杂元素相同，所述第三掺杂区的电导率小于所述第二掺杂区的电导率；
所述栅极补偿线在所述显示面板所在平面的正投影与至少一个所述第三掺杂区在所述显示面板所在平面的正投影不交叠。
4.根据权利要求1所述的显示面板，其特征在于，
所述栅极补偿线包括第一子栅极补偿线和第二子栅极补偿线，所述第一子栅极补偿线与所述第二栅线的第一端电连接，所述第二子栅极补偿线与所述第二栅线的第二端电连接；
所述第一子栅极补偿线和所述第二子栅极补偿线在所述第一方向上至少部分交叠。
5.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括多个移位寄存单元，一条所述第二栅线与两个所述移位寄存单元电连接。
6.根据权利要求1所述的显示面板，其特征在于，
所述第二栅线与所述晶体管的控制极电连接；
所述栅极补偿线沿所述第一方向延伸；
所述栅极补偿线位于所述第二栅线靠近所述像素电极的一侧。
7.根据权利要求1所述的显示面板，其特征在于，
所述第一显示区在第一方向上的长度为A1，所述第二显示区在所述第一方向上的长度为B1；
A1≤2B1；
所述栅极补偿线位于所述第二显示区。
8.根据权利要求7所述的显示面板，其特征在于，
相互连接的所述第二栅线和所述栅极补偿线位于相邻的两个所述第二子像素行之间。
9.根据权利要求8所述的显示面板，其特征在于，
所述第二显示区包括第一过渡区，所述第一过渡区与所述第一显示区毗邻；
在所述第一过渡区中，沿所述第二显示区指向所述第一显示区的方向，所述栅极补偿线的长度逐渐增大。
10.根据权利要求1所述的显示面板，其特征在于，
所述第一显示区在第一方向上的长度为A1，所述第二显示区在所述第一方向上的长度为B1；
A1＞2B1；
所述栅极补偿线的至少部分位于所述第一显示区。
11.根据权利要求10所述的显示面板，其特征在于，
所述显示面板包括多条所述栅极补偿线；
位于所述第一显示区的所述栅极补偿线与所述第二显示区的距离为第一距离；
与所述栅极补偿线连接的所述第二栅线与所述第一显示区的距离为第二距离；
所述第一距离和所述第二距离成正比。
12.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括黑矩阵；
所述黑矩阵在所述显示面板所在平面的正投影覆盖所述第二栅线和所述栅极补偿线。
13.根据权利要求1所述的显示面板，其特征在于，
所述栅极补偿线和所述第二栅线同层设置。
14.根据权利要求1所述的显示面板，其特征在于，
所述第一栅线的横截面积大于所述第二栅线的横截面积。
15.根据权利要求14所述的显示面板，其特征在于，
所述第一显示区包括第二过渡区，所述第二过渡区与所述第二显示区毗邻；
在所述第二过渡区中，沿所述第一显示区指向所述第二显示区的方向，所述第一栅线的横截面积逐渐增大。
16.根据权利要求1所述的显示面板，其特征在于，
所述第一显示区包括第一子显示区和第二子显示区，沿所述第二方向，所述第一子显示区与所述第二显示区交叠，所述第二子显示区与所述第二显示区不交叠；
所述显示面板还包括第一数据线和第二数据线，所述第一数据线和所述第二数据线均沿所述第二方向延伸；所述第一数据线自所述第一子显示区延伸至所述第二显示区，所述第二数据线位于所述第二子显示区；
所述第二数据线的长度小于所述第一数据线的长度；
所述显示面板还包括数据补偿线，所述数据补偿线与所述第二数据线连接，所述数据补偿线用于补偿所述第一数据线和所述第二数据线的负载差异，所述数据补偿线与所述第二数据线沿所述第一方向排列。
17.根据权利要求16所述的显示面板，其特征在于，
所述数据补偿线与所述第二数据线同层设置，所述数据补偿线与所述栅极补偿线异层设置。
18.根据权利要求16所述的显示面板，其特征在于，
所述数据补偿线包括第一子数据补偿线和第二子数据补偿线，所述第一子数据补偿线与所述第二数据线的第一端电连接，所述第二子数据补偿线与所述第二数据线的第二端连接；
所述第一子数据补偿线和所述第二子数据补偿线在第二方向上至少部分交叠。
19.根据权利要求16所述的显示面板，其特征在于，
所述第一数据线在所述第二方向上的长度为A2，所述第二数据线在所述第二方向上的长度为B2；
A2≤2B2；
所述数据补偿线位于所述第二子显示区。
20.根据权利要求16所述的显示面板，其特征在于，
所述第一数据线在所述第二方向上的长度为A2，所述第二数据线在所述第二方向上的长度为B2；
A2＞2B2；
至少部分所述数据补偿线自所述第一子显示区延伸至所述第二显示区。
21.一种显示装置，其特征在于，包括权利要求1-20任一项所述的显示面板。
CN202111271819.8A 2021-10-29 2021-10-29 显示面板及显示装置 Active CN113885264B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111271819.8A CN113885264B (zh) 2021-10-29 2021-10-29 显示面板及显示装置
US17/681,527 US11650468B2 (en) 2021-10-29 2022-02-25 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111271819.8A CN113885264B (zh) 2021-10-29 2021-10-29 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113885264A true CN113885264A (zh) 2022-01-04
CN113885264B CN113885264B (zh) 2023-08-25

Family

ID=79015000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111271819.8A Active CN113885264B (zh) 2021-10-29 2021-10-29 显示面板及显示装置

Country Status (2)

Country Link
US (1) US11650468B2 (zh)
CN (1) CN113885264B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115171550A (zh) * 2022-06-30 2022-10-11 厦门天马微电子有限公司 显示面板及显示装置
CN115206253A (zh) * 2022-05-12 2022-10-18 京东方科技集团股份有限公司 一种显示基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3109852A1 (en) * 2015-06-25 2016-12-28 Samsung Display Co., Ltd. Display device
CN107611142A (zh) * 2017-09-11 2018-01-19 上海天马有机发光显示技术有限公司 显示面板及显示装置
KR20190013395A (ko) * 2017-07-27 2019-02-11 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
CN109491120A (zh) * 2018-12-03 2019-03-19 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102426715B1 (ko) * 2015-07-23 2022-08-01 삼성디스플레이 주식회사 유기전계발광 표시장치
US11233148B2 (en) * 2017-11-06 2022-01-25 Intel Corporation Reducing band-to-band tunneling in semiconductor devices
CN108364567B (zh) * 2018-01-30 2020-06-05 厦门天马微电子有限公司 显示面板和显示装置
KR102497286B1 (ko) * 2018-07-09 2023-02-08 삼성디스플레이 주식회사 디스플레이 장치
CN109300406B (zh) 2018-09-30 2021-04-02 武汉天马微电子有限公司 显示面板及显示装置
CN109285494B (zh) * 2018-10-31 2021-10-15 厦门天马微电子有限公司 异形阵列基板、显示面板和显示装置
CN112735315B (zh) * 2020-12-31 2024-04-02 厦门天马微电子有限公司 显示面板及显示装置
CN113838401B (zh) * 2021-10-08 2024-03-26 厦门天马微电子有限公司 一种显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3109852A1 (en) * 2015-06-25 2016-12-28 Samsung Display Co., Ltd. Display device
KR20190013395A (ko) * 2017-07-27 2019-02-11 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
CN107611142A (zh) * 2017-09-11 2018-01-19 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN109491120A (zh) * 2018-12-03 2019-03-19 厦门天马微电子有限公司 显示面板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206253A (zh) * 2022-05-12 2022-10-18 京东方科技集团股份有限公司 一种显示基板和显示装置
CN115171550A (zh) * 2022-06-30 2022-10-11 厦门天马微电子有限公司 显示面板及显示装置
CN115171550B (zh) * 2022-06-30 2023-11-21 厦门天马微电子有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
US11650468B2 (en) 2023-05-16
US20220179270A1 (en) 2022-06-09
CN113885264B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US10175818B2 (en) Display device
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN111474758B (zh) 一种显示面板及显示装置
KR100850827B1 (ko) 표시 장치
TWI585728B (zh) Active matrix substrate and display device
US9875699B2 (en) Display device
CN113885264B (zh) 显示面板及显示装置
CN104536632A (zh) 一种内嵌式触摸屏及显示装置
US20050068477A1 (en) Liquid crystal display
CN108376522B (zh) 一种异形显示面板及显示装置
US9348182B2 (en) Active matrix substrate and display device
CN103336392B (zh) 阵列基板、液晶显示面板及装置
CN104698711A (zh) 一种阵列基板、显示面板及电子设备
CN113219748B (zh) 一种阵列基板、液晶显示面板及显示装置
CN104866161A (zh) 一种内嵌式触摸屏及显示装置
CN105045005A (zh) 液晶显示装置及其制造方法
CN212781608U (zh) 一种显示基板、液晶显示面板和显示装置
US9599866B2 (en) Active matrix substrate and display device
CN108920011B (zh) 显示面板及其驱动方法、显示装置
US20130100005A1 (en) LCD Panel and Method of Manufacturing the Same
US8704755B2 (en) Electrophoretic display
US11347097B2 (en) Display device
CN113448132A (zh) 显示面板和电子设备
CN217386635U (zh) 驱动电路和显示面板
CN113728375B (zh) 显示面板、其驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant