CN113872581A - 射频开关 - Google Patents

射频开关 Download PDF

Info

Publication number
CN113872581A
CN113872581A CN202110495720.XA CN202110495720A CN113872581A CN 113872581 A CN113872581 A CN 113872581A CN 202110495720 A CN202110495720 A CN 202110495720A CN 113872581 A CN113872581 A CN 113872581A
Authority
CN
China
Prior art keywords
transistor
electrode
distance
radio frequency
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110495720.XA
Other languages
English (en)
Inventor
林锺模
黄圆善
赵炳学
罗裕森
许荣植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN113872581A publication Critical patent/CN113872581A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种射频开关。所述射频开关被配置为切换输入到第一端子的射频信号。所述射频开关包括：第一晶体管，设置在距所述第一端子第一距离处，并且被配置为切换所述射频信号；以及第二晶体管，设置在距所述第一端子第二距离处，并且被配置为切换所述射频信号。所述第一距离比所述第二距离短，并且形成在所述第一晶体管的第一电极上的第一接触过孔的数量大于形成在所述第二晶体管的第二电极上的第二接触过孔的数量。

Description

射频开关
技术领域
以下描述涉及一种射频(RF)开关。
背景技术
射频(RF)开关是广泛用于通信模块的发送端和接收端的元件，并且被实现为发送RF信号或将RF信号旁路到地。另外，RF开关还可使天线的使用频率波动，并且RF开关连接在天线和阻抗元件之间以切换阻抗元件到天线的连接。
这种RF开关具有重要的耐压特性以承受RF信号的高功率。当RF开关处于断开状态时，施加高电压，这可能导致RF开关的线性崩溃及其物理破坏。由于处于断开状态的开关可承受的电压是有限的，因此为了防止RF开关的击穿，在RF开关中使用串联耦合数级晶体管的方法。当RF开关通过使用串联的多个晶体管来实现时，分配到单个晶体管的电压减小，从而防止RF开关的击穿。
即使当电压仅分配到数级晶体管中的特定的一级时，RF开关也会发生击穿，因此可串联耦合更多的晶体管以解决这种问题。然而，当使用多个晶体管时，RF开关的接通状态的特性会劣化。为了补偿这一点，可增加晶体管的总宽度。然而，这可能导致集成电路尺寸的增加。
在该背景技术部分中公开的上述信息，仅用于增强对本发明的背景技术的理解，因此其可包含不形成本领域普通技术人员已知的现有技术的信息。
发明内容
提供本发明内容以简化的形式介绍所选择的构思，并在以下具体实施方式中进一步描述这些构思。本发明内容既不意在明确所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。
在一个总体方面，提供一种射频(RF)开关，被配置为切换输入到第一端子的射频信号，所述射频开关包括：第一晶体管，设置在距所述第一端子第一距离处，并且被配置为切换所述射频信号；以及第二晶体管，设置在距所述第一端子第二距离处，并且被配置为切换所述射频信号，其中，所述第一距离比所述第二距离短，并且其中，形成在所述第一晶体管的第一电极上的第一接触过孔的数量大于形成在所述第二晶体管的第二电极上的第二接触过孔的数量。
所述第一电极可以是所述第一晶体管的漏电极和源电极中的一者，并且所述第二电极可以是所述第二晶体管的漏电极和源电极中的一者。
所述第一接触过孔可以是将所述第一晶体管的掺杂区域和所述第一电极连接的过孔，并且所述第二接触过孔可以是将所述第二晶体管的掺杂区域和所述第二电极连接的过孔。
所述第一电极的宽度可大于所述第二电极的宽度。
所述第一晶体管的控制电极和所述第一电极之间的距离可比所述第二晶体管的控制电极和所述第二电极之间的距离短。
所述第一接触过孔的面积可大于所述第二接触过孔的面积。
所述第一晶体管和所述第二晶体管可堆叠在所述射频开关的第二端子和所述第一端子之间。
当所述第一晶体管截止时与所述第一晶体管相对应的阻抗值可比当所述第二晶体管截止时与所述第二晶体管相对应的阻抗值小。在一个总体方面，提供一种射频(RF)开关，被配置为在第一端子和第二端子之间进行切换，所述射频开关包括：第一晶体管，设置在距所述第一端子第一距离处，并且包括第一控制电极，开关信号被施加到所述第一控制电极；以及第二晶体管，设置在距所述第一端子第二距离处，并且包括第二控制电极，开关信号被施加到所述第二控制电极，其中，所述第一距离比所述第二距离短，并且所述第一晶体管的第一电极与所述第一控制电极之间的第三距离比所述第二晶体管的第二电极与所述第二控制电极之间的第四距离短。
所述第一电极可以是所述第一晶体管的漏电极和源电极中的一者，并且所述第二电极可以是所述第二晶体管的漏电极和源电极中的一者。
所述第三距离可以是从所述第一晶体管的掺杂区域和所述第一电极的接触点到所述第一控制电极的距离，并且所述第四距离是从所述第二晶体管的掺杂区域和所述第二电极的接触点到所述第二控制电极的距离。
所述第三距离可以是所述第一电极和所述第一控制电极之间的空间距离，并且所述第四距离可以是所述第二电极和所述第二控制电极之间的空间距离，或者，所述第三距离是所述第一电极的中心点和所述第一控制电极的中心点之间的距离，并且所述第四距离是所述第二电极的中心点和所述第二控制电极的中心点之间的距离。
所述第一电极的宽度可大于所述第二电极的宽度。
形成在所述第一电极上的接触过孔的数量可大于形成在所述第二电极上的接触过孔的数量。
所述第一晶体管和所述第二晶体管在所述第一端子和所述第二端子之间可串联连接。
当所述第一晶体管截止时与所述第一晶体管相对应的阻抗值可比当所述第二晶体管截止时与所述第二晶体管相对应的阻抗值小。
射频信号可施加到所述第一端子，并且所述第二端子连接到地。
射频信号可施加到所述第一端子，并且所述第二端子连接到阻抗元件，所述阻抗元件被配置为改变天线的阻抗。
在一个总体方面，一种射频(RF)开关包括：第一晶体管，设置在距射频信号输入端子第一距离处，以及第二晶体管，设置在距所述射频信号输入端子第二距离处，其中，形成在所述第一晶体管的第一电极上的第一接触过孔的总数大于形成在所述第二晶体管的第二电极上的第二接触过孔的总数。
所述第一电极的宽度可大于所述第二电极的宽度。
通过以下具体实施方式和附图，其他特征和方面将是显而易见的。
附图说明
图1A至图1C分别示出了根据一个或更多个实施例的示例RF开关的位置。
图2示出了根据一个或更多个实施例的示例RF开关1000。
图3A示出了根据一个或更多个实施例的RF开关1000利用两个晶体管形成的示例，并且图3B示出了根据一个或更多个实施例的当图3A中的两个晶体管截止时产生的电容。
图4示出了根据一个或更多个实施例的示例RF开关1000a。
图5示出了根据一个或更多个实施例的场效应晶体管(FET)500。
图6示出了根据一个或更多个实施例的图4的示例RF开关中的两个晶体管。
图7A和图7B示出了根据一个或更多个实施例的用于调整阻抗值的方法。
图8A和图8B示出了根据一个或更多个实施例的调整阻抗值的方法。
图9A和图9B示出了根据一个或更多个实施例的调整阻抗值的方法。
图10示出了根据一个或更多个实施例的漏电极和栅电极之间的间隙。
在所有的附图和具体实施方式中，除非另外描述或提供，否则相同的附图标记将被理解为指示相同的元件、特征和结构。附图可不按照比例绘制，并且为了清楚、说明和便利起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，在此所描述的方法、设备和/或系统的各种改变、修改及等同方案将是显而易见的。例如，在此描述的操作的顺序仅仅是示例，并且不限于在此阐述的顺序，而是除了必须按照预定顺序发生的操作之外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略在理解本申请的公开内容之后已知的特征的描述，注意的是，对特征及其描述的省略也不意在承认它们是公知常识。
在此描述的特征可以以不同的形式实施，并且将不被解释为限于在此描述的示例。更确切地说，提供在此描述的示例仅仅是为了示出在理解本申请的公开内容之后将是显而易见的实现在此描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
尽管可在此使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分将不受这些术语限制。更确切地说，这些术语仅用来将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中提及的第一构件、第一组件、第一区域、第一层或第一部分也可被称作第二构件、第二组件、第二区域、第二层或第二部分。
在整个说明书中，当诸如层、区域或基板的元件被描述为在另一元件“上”、“连接到”或“结合到”另一元件时，其可直接在另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的一个或更多个其他元件。相反，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，它们之间不存在其他元件。
在此使用的术语仅用于描述各种示例，并且将不用于限制本公开。除非上下文另外清楚指出，否则单数形式也意在包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
除非另外定义，否则在理解本申请的公开内容之后，在此使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。除非在本文中明确地如此定义，否则术语(诸如在常用词典中定义的术语)应被解释为具有与其在相关领域和本申请的公开内容的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义来解释。
图1A至图1C分别示出了根据一个或更多个实施例的示例RF开关的位置。
参照图1A，RF开关100a可在RF信号线上实现以切换RF信号的传输。RF开关100a连接在输入端子RFin和输出端子RFout之间，RF信号被输入到输入端子RFin，并且RF信号从输出端子RFout输出，并且RF开关100a可在两个端子RFin和RFout之间切换RF信号的传输。在下文中，将输入RF信号的输入端子RFin称为RF信号输入端子Rin，将输出RF信号的输出端子RFout称为RF信号输出端子Rout。
参照图1B，RF开关100b可连接在RF信号输入端子Rin和地之间，以将RF信号旁路到地。当RF开关100b接通时可将RF信号旁路到地。
在示例中，图1A的RF开关100a和图1B的RF开关100b可一起使用。当RF开关100a接通时，RF开关100b断开，因此可输出RF信号。另外，当RF开关100a断开时，RF开关100b接通，因此可将RF信号旁路到地。
参照图1C，RF开关100c可连接在天线300和阻抗元件200之间，以改变天线300的阻抗(例如，阻抗值)。也就是说，RF开关100c的第一端可连接到RF信号输入端子Rin和天线300，并且阻抗元件200可连接在RF开关100c的第二端和地之间。阻抗元件200可包括电阻器、电容器和电感器中的至少一者。当RF开关100c接通时，天线300的阻抗通过阻抗元件200改变，因此天线300可支持各种频带。也就是说，根据RF开关100c是否接通，天线300可支持的频带可改变。
如所描述的，根据一个或更多个实施例的RF开关可位于通信模块中的各个位置处。
在下文中，为了方便起见，示出了RF开关位于如图1B所示的位置的示例。然而，这些示例可应用于位于其他位置处的RF开关。另外，根据一个或更多个实施例，如图2所示，1000可用作RF开关的附图标记。
图2示出了根据一个或更多个实施例的示例RF开关1000。
如图2所示，根据一个或更多个实施例的RF开关1000可包括多个晶体管M1、M2、...、Mn-1和Mn，并且多个晶体管M1、M2、...、Mn-1和Mn可串联耦合。也就是说，根据一个或更多个实施例，RF开关1000可具有多个晶体管M1、M2、...、Mn-1和Mn堆叠的结构。晶体管M1的漏极可连接到RF信号输入端子Rin，晶体管M2的漏极可连接到晶体管M1的源极，并且晶体管Mn的漏极可连接到晶体管Mn-1的源极。另外，可将开关控制信号(或者可称为开关信号，即，接通信号或截止信号)施加到多个晶体管M1、M2、...、Mn-1和Mn的栅极。这里，多个晶体管M1、M2、...、Mn-1和Mn可以是场效应晶体管(FET)(例如金属氧化物半导体场效应晶体管(MOSFET))等。在这种结构中，当RF开关1000截止时，即使将高电压施加到RF开关1000，也可将该高电压分配到多个晶体管M1、M2、...、Mn-1和Mn中的每个。通过这种电压分配可防止RF开关1000的击穿。
这里，可能存在RF信号的电压不均等地分配到多个晶体管M1、M2、...、Mn-1和Mn中的每个的问题。晶体管在截止时具有寄生电容，并且多个晶体管M1、M2、...、Mn-1和Mn中的每个可具有不同的寄生电容值。例如，晶体管M1的寄生电容值和晶体管M2的寄生电容值可彼此不同。
由于寄生电容的这种差异，导致分配到多个晶体管M1、M2、...、Mn-1和Mn的电压可能改变。参照图3A和图3B，现将描述当RF开关1000利用两个晶体管M1和M2形成时，在每个晶体管中看到的电容和分压。
图3A示出了RF开关1000利用两个晶体管形成的示例。另外，图3B示出了当图3A中的两个晶体管截止时产生的电容。
参照图3A，当RF开关1000截止时，晶体管M1的漏极和源极之间的电压表示为V1，并且晶体管M2的漏极和源极之间的电压表示为V2。V1和V2称为分压(distribution voltage)。
参照图3B，电容CDS1310表示当RF开关1000截止时在晶体管M1的漏极和源极之间产生的电容。电容CDS2320表示当RF开关1000截止时在晶体管M2的漏极和源极之间产生的电容。另外，寄生电容CP330表示在晶体管M1的源极和基板(substrate)之间产生的寄生电容。由于晶体管M2的源极连接到地，因此在晶体管M2的源极与基板之间可不产生寄生电容。相反，晶体管M1的源极不连接到地，因此在晶体管M1的源极和基板之间产生寄生电容。在示例中，基板表示形成RF开关1000的每个晶体管的硅基板。
因此，施加到晶体管M1的电压V1和施加到晶体管M2的电压V2可彼此不同。假设电容CDS1和电容CDS2具有相同的值，则可将寄生电容CP加到关于晶体管M2的电容上。电容分量的阻抗值如下面的式1所示。
式1：
Figure BDA0003054328660000071
因此，晶体管M1的阻抗值比晶体管M2的阻抗值高。因此，施加到晶体管M1的电压V1可高于施加到晶体管M2的电压V2。也就是说，施加到位于更靠近RF信号输入端子Rin处的晶体管M1的电压V1具有更高的值。不仅在RF开关1000利用两个晶体管形成时，而且在RF开关1000利用三个或更多个晶体管形成时，都可适用该原理。也就是说，在形成RF开关的多个晶体管M1、M2、...、Mn-1和Mn中，施加到更靠近RF信号输入端子Rin设置的晶体管的电压具有比施加到远离RF信号输入端子Rin设置的晶体管的电压更高的值。也就是说，施加到多个晶体管M1、M2、...、Mn-1和Mn的电压不均等分配，因此出现不平衡。特别地，高电压可施加到靠近RF信号输入端子Rin设置的晶体管，这可能导致击穿。
为了解决这样的问题，根据一个或更多个实施例的RF开关1000可通过两种方法更平衡地设置每个晶体管的分压。第一种方法是根据距RF信号输入端子Rin的距离来调整晶体管的栅极长度的方法。第二种方法是根据距RF信号输入端子Rin的距离来调整晶体管的阻抗值的方法。如以上参照图3A和图3B的描述，由于更靠近RF信号输入端子Rin设置的晶体管的阻抗值具有更大的值，因此分压增加。因此，可通过增大靠近RF信号输入端子Rin设置的晶体管的电容来降低阻抗值。在下文中，将详细描述这两种方法。将参照图4至图6描述第一种方法，并且将参照图7A至图10描述第二种方法。
图4示出了根据一个或更多个实施例的RF开关1000a。图4的RF开关1000a采用将RF开关1000a中的每个晶体管的栅极长度设置为彼此不同的方法，从而防止击穿的发生。
在图4中，栅极长度Lg1、Lg2、...、Lgn-1和Lgn分别对应于多个晶体管M1、M2、...、Mn-1和Mn的栅极长度。当栅极长度减小时，品质因数(FOM)减小，但击穿电压也减小。也就是说，当栅极长度增加时，击穿电压也增加。因此，在另一示例中，根据距RF信号输入端子Rin的距离将晶体管的栅极长度设置为彼此不同。如上所述，需要增加位于距RF信号输入端子Rin近距离处的晶体管的击穿电压，因此，在本示例中可增加靠近RF信号输入端子Rin设置的晶体管的栅极长度。这样的栅极长度可在数学上表达，如下面的式2所示。
式2：
Lg1＞Lg2＞....Lgn-1＞Lgn
也就是说，设置在距RF信号输入端子Rin第一距离处的晶体管的栅极长度可比设置在距RF信号输入端子Rin第二距离处的晶体管的栅极长度长(这里，第二距离大于第一距离)。此外，与式2不同，多个晶体管M1、M2、...、Mn-1和Mn的栅极长度可被设定为Lg1＝Lg2，Lg2>Lgn-1，并且Lgn-1＝Lgn。此外，将参照图5描述栅极长度的定义。
图5示出了根据示例性实施例的场效应晶体管(FET)500。图5的场效应晶体管500可对应于多个晶体管M1、M2、...、Mn-1和Mn中的每个。
参照图5，场效应晶体管500可包括基板510、漏极区域520、源极区域530、漏电极540、源电极550、绝缘层560和栅电极570。
基板510可以是硅基板，例如，基板510可以是P型硅基板。漏极区域520和源极区域530形成在基板510中。例如，当基板510是P型硅基板时，N型区域掺杂在基板510中，从而可形成漏极区域520和源极区域530。
漏电极540形成在漏极区域520上，源电极550形成在源极区域530上。这里，可在漏电极540和漏极区域520之间形成接触过孔541，并且漏电极540可通过接触过孔541与漏极区域520连接。此外，漏极区域520可通过接触过孔541与漏电极540连接，因此可与另一级的电极(例如，源电极或漏电极)连接。另外，接触过孔551可形成在源电极550和源极区域530之间，并且源电极550可通过接触过孔551与源极区域530连接。源极区域530通过接触过孔551与源电极550连接，因此可与另一级的电极(例如，源电极或漏电极)连接。在示例中，漏电极540和源电极550可利用金属形成。可提供多个接触过孔541，并且可提供多个接触过孔551。
绝缘层560可形成在基板510上，并且可覆盖设置在漏极区域520与源极区域530之间的区域。栅电极570可形成在绝缘层560上。栅电极570可利用聚合物材料或金属形成。
如图5所示，栅极长度指的是在绝缘层560的下部处的漏极区域520与源极区域530之间的距离。沟道区域可形成在绝缘层560的下部区域中，且沟道区域中的漏极区域520与源极区域530之间的距离被称为沟道长度。因此，栅极长度可对应于沟道长度。也就是说，栅极长度可具有与沟道长度相同的含义。另外，沟道区域中与漏极区域520和源极区域530接触的部分在垂直于沟道长度的方向上的长度被称为沟道宽度。此外，如图5所示，电极宽度(即，漏电极宽度和源电极宽度)指的是电极在对应于沟道长度的方向上的长度。通常，长度和宽度的定义基于电流来定义，并且由于电流从漏极流向源极，因此栅极长度、沟道长度、沟道宽度和电极宽度如图5所示来定义。栅极长度、沟道长度、沟道宽度和电极宽度的这些定义可等同地应用于下面的描述。
图6示出了图4的RF开关中的两个晶体管。也就是说，在图6中，附图标记610和620分别对应于多个晶体管M1、M2、...、Mn-1和Mn中的任意一个。这里，假设晶体管610比晶体管620更靠近RF信号输入端子Rin。
如图6所示，晶体管610可以是具有2个指的晶体管，并且晶体管620也可以是具有2个指的晶体管。由于晶体管610和620具有2个指，所以如图6所示，两个栅电极彼此连接，两个漏电极彼此连接，两个源电极彼此连接。可行的是，每个晶体管的指的数量可以是除2以外的数量。图6中的每个晶体管的具体构造对应于图5中的相应晶体管的构造，因此省略其详细描述。
在图6中，将晶体管610的栅极长度表示为Lg610，将晶体管620的栅极长度表示为Lg620。这里，晶体管610的栅极长度Lg610可以是比晶体管620的栅极长度Lg620更大的值。也就是说，栅极长度可满足以下式3。
式3：
Lg610＞Lg620
如上所述，在两个晶体管610和620中，设置在距RF信号输入端子Rin更近距离处的晶体管610的栅极长度被设置为大于晶体管620的栅极长度，从而增大晶体管610的击穿电压。因为晶体管610的击穿电压随着栅极长度的增大而增大，所以即使将高电压施加到RF信号输入端子Rin，也可防止RF开关1000a的击穿。换句话说，通过将分压被设置得更高的晶体管的栅极长度设置得更大，可增大整个RF开关的击穿电压。因此，可减少形成RF开关的晶体管的数量，并且可减小RF开关的尺寸。
在下文中，参照图7A至图10，将描述这样的方法：通过根据距RF信号输入端子Rin的距离不同地设置晶体管的阻抗值，以防止击穿。如上所述，RF开关的多个晶体管中的靠近RF信号输入端子Rin设置的晶体管的阻抗值增加，从而导致不一致的电压分配。因此，在以下示例中，通过增大靠近RF信号输入端子Rin设置的晶体管的漏极-源极电容，可降低阻抗值。
图7A和图7B示出了根据一个或更多个实施例的用于调整阻抗值的方法。在图7A和图7B中，附图标记710和720分别表示图2中的多个晶体管M1、M2、...、Mn-1和Mn中的一个。更详细地，图7A是两个晶体管的立体图，并且提供图7B以描述图7A的布局。在示例中，假设晶体管710被设置为比晶体管720更靠近RF信号输入端子Rin。
在示例中，如图7A所示，晶体管710可以是具有2个指的晶体管，并且晶体管720也可以是具有2个指的晶体管。如图7B所示，在非限制性示例中，每个晶体管的指的数量可以是除2以外的数量。晶体管710可包括基板711、漏极区域712、源极区域713、漏电极714、源电极715、绝缘层716、栅电极717以及多个接触过孔7141和7151。另外，晶体管720可包括基板721、漏极区域722、源极区域723、漏电极724、源电极725、绝缘层726、栅电极727、以及多个接触过孔7241和7251。图7A中的每个晶体管的具体构造对应于图5中的相应晶体管的构造，因此省略其详细描述。
在图7A和图7B中，用Wd710表示晶体管710的漏电极宽度，用Ws710表示晶体管710的源电极宽度。另外，用Wd720表示晶体管720的漏电极宽度，用Ws720表示晶体管720的源电极宽度。由于在一个晶体管中漏极和源极彼此对称，因此可在一个晶体管内将漏电极宽度和源电极宽度设置为相等。也就是说，Wd710＝Ws710，Wd720＝Ws720。因此，为了便于说明，如下描述漏电极宽度作为示例。然而，这同样适用于源电极宽度。
根据示例，晶体管710的漏电极宽度Wd710可具有比晶体管720的漏电极宽度Wd720更大的值。也就是说，漏电极的宽度可满足以下式4。
式4：
Wd710＞Wd720
如式4所示，在两个晶体管710和720中，更靠近RF信号输入端子Rin设置的晶体管710的漏电极宽度被设置为具有更大的值，从而减小晶体管710的阻抗值。当漏电极714的宽度增大时，在处于截止状态的晶体管710中，漏极与源极之间的电容以及漏极与栅极之间的电容变大，并且电阻分量减小。由于电容增大且电阻分量减小，因此如式1所示，晶体管710的阻抗值减小。当晶体管710的阻抗值减小时，分压也减小，因此可防止晶体管710的击穿。也就是说，晶体管710的阻抗值减小，因此，晶体管710的可能导致击穿的分压可降低。也就是说，通过将分压被设置得更高的晶体管的漏电极宽度设置得更大，可增大整个RF开关的击穿电压。因此，可减少形成RF开关的晶体管的数量，并且可减小RF开关的尺寸。
图8A和图8B示出了根据一个或更多个实施例的调整阻抗值的方法。
参照图8A和图8B，附图标记810和820分别表示图2中的多个晶体管M1、M2、...、Mn-1和Mn中的一个。具体地，图8A是两个晶体管的立体图，并且提供图8B以说明图8A的布局。这里，假设晶体管810被设置成比晶体管820更靠近RF信号输入端子Rin。
如图8A所示，在非限制性示例中，晶体管810可以是具有2个指的晶体管，晶体管820也可以是具有2个指的晶体管。如图8B所示，在示例中，每个晶体管的指的数量可以是除2以外的数量。晶体管810可包括基板811、漏极区域812、源极区域813、漏电极814、源电极815、绝缘层816、栅电极817以及多个接触过孔8141和8151。另外，晶体管820可包括基板821、漏极区域822、源极区域823、漏电极824、源电极825、绝缘层826、栅电极827和多个接触过孔8241和8251。图8A中的每个晶体管的具体构造对应于图5中的相应晶体管的构造，因此省略其详细描述。
根据非限制性示例，晶体管810的接触过孔8141的数量可大于晶体管820的接触过孔8241的数量。也就是说，形成在漏电极814中的接触过孔8141的数量可大于形成在漏电极824中的接触过孔8241的数量。另外，晶体管810的接触过孔8151的数量可大于晶体管820的接触过孔8251的数量。也就是说，形成在源电极815中的接触过孔8151的数量可大于形成在源电极825中的接触过孔8251的数量。
参照图8A和图8B，尽管形成在晶体管810的每个电极中的接触过孔的数量是4个，形成在晶体管820的每个电极中的接触过孔的数量是3个，但是它们不限于此。
随着漏极区域和源极区域与电极接触的部分(例如，接触过孔的数量)增加，漏极和源极之间的电容、漏极和栅极之间的电容以及源极和栅极之间的电容也增加，并且电阻分量减小。由于电容增大且电阻分量减小，因此如式1所示，晶体管810的阻抗值减小。当晶体管810的阻抗值减小时，分压也减小，因此可防止晶体管810的击穿。也就是说，晶体管810的阻抗值减小，因此，晶体管810的可能导致击穿的分压可减小。也就是说，通过将分压被设置得更高的晶体管的接触过孔的数量设置得更多，可增大整个RF开关的击穿电压。因此，可减少形成RF开关的晶体管的数量，并且可减小RF开关的尺寸。
此外，如图8A和图8B所示，可通过调整接触过孔的数量来调整阻抗值，但是也可通过调整所有接触过孔的面积来调整阻抗值。也就是说，晶体管810的所有接触过孔8141和8151的面积可大于晶体管820的所有接触过孔8241和8251的面积。
图9A和图9B示出了另一示例性实施例的调整阻抗值的方法。如图9A和图9B所示，附图标记910和920分别表示图2中的多个晶体管M1、M2、...、Mn-1和Mn中的一个。更详细地，图9A是两个晶体管的立体图，并且提供图9B用于描述图9A的布局。在此，假设晶体管910被设置为比晶体管920更靠近RF信号输入端子Rin。
如图9A所示，在非限制性示例中，晶体管910可以是具有2个指的晶体管，并且晶体管920也可以是具有2个指的晶体管。如图9B所示，每个晶体管的指的数量可以是除2以外的数量。晶体管910可包括基板911、漏极区域912、源极区域913、漏电极914、源电极915、绝缘层916、栅电极917以及多个接触过孔9141和9151。另外，晶体管920可包括基板921、漏极区域922、源极区域923、漏电极924、源电极925、绝缘层926、栅电极927以及多个接触过孔9241和9251。图9A中的每个晶体管的具体构造对应于图5中的相应晶体管的构造，因此省略其详细描述。
参照图9A和图9B，在每个晶体管中，从漏极区域和漏电极的接触点到栅电极的距离被定义为Ddg。从漏极区域912和漏电极914的接触点到栅电极917的距离被表示为Ddg910。这里，漏极区域912和漏电极914的接触点可以是接触过孔9141的中心点。另外，从晶体管910的源极区域913和源电极915的接触点到栅电极917的距离被表示为Dsg910。在示例中，源极区域913和源电极915的接触点可以是接触过孔9151的中心点。另外，从晶体管920的漏极区域922和漏电极924的接触点到栅电极927的距离(间隙)被表示为Ddg920，从晶体管920的源极区域923和源电极925的接触点到栅电极927的距离(间隙)被表示为Dsg920。由于在一个晶体管中漏极和源极彼此对称，因此Ddg910＝Dsg910，Ddg920＝Dsg920。因此，为了便于说明，以下描述基于漏电极，但是同样的描述可应用于源电极。
根据示例，如以下式5所示，从晶体管910的漏极区域912和漏电极914的接触点到栅电极917的距离Ddg910可小于从晶体管920的漏极区域922和漏电极924的接触点到栅电极927的距离Ddg920。
式5：
Ddg910＜Ddg920
如式5所示，在两个晶体管910和920中，更靠近RF信号输入端子Rin设置的晶体管910的漏极-栅极距离(即，从漏极区域和漏电极的接触点到栅电极的距离)被设置为更小，使得可减小晶体管910的阻抗值。当漏极-栅极距离减小时，在处于截止状态的晶体管910中，漏极与源极之间的电容及漏极与栅极之间的电容变大，并且电阻分量减小。由于电容增大且电阻分量减小，因此如式1所示，晶体管910的阻抗值减小。当晶体管910的阻抗值降低时，分压也减小，由此可防止晶体管910的击穿。也就是说，晶体管910的阻抗值减小，因此，可降低晶体管910的可能导致击穿的分压。也就是说，通过将分压被设置得更高的晶体管的漏极-栅极距离设置得更小，可增加整个RF开关的击穿电压。因此，可减少形成RF开关的晶体管的数量，并且可减小RF开关的尺寸。
此外，与图9A和图9B不同，可将漏电极和栅电极之间的空间距离(间隙)定义为Ddg。
图10示出了根据一个或更多个实施例的漏电极和栅电极之间的间隙。如图10所示，漏电极和栅电极之间的空间距离可以是Ddg。另外，漏电极的中心点与栅电极的中心点之间的距离可以是Ddg。
在示例中，通过组合图6的方法、图7A的方法、图8A的方法和图9A的方法，可调整阻抗值。也就是说，可通过应用图6的方法、图7A的方法、图8A的方法和图9A的方法中的至少一种来调整阻抗值，因此可防止RF开关的击穿。
虽然本公开包括具体示例，但是在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同方案的精神和范围的情况下，可在形式和细节上对这些示例做出各种改变。在此描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为是可适用于其他示例中的类似特征或方面。如果按照不同的顺序执行描述的技术，和/或如果按照不同的方式组合所描述的系统、架构、装置或电路中的组件，和/或由其他组件或其等同组件来替换或者添加所描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同方案限定，并且在权利要求及其等同方案的范围内的全部变型将被解释为被包含在本公开中。

Claims (20)

1.一种射频开关，被配置为切换输入到第一端子的射频信号，所述射频开关包括：
第一晶体管，设置在距所述第一端子第一距离处，并且被配置为切换所述射频信号；以及
第二晶体管，设置在距所述第一端子第二距离处，并且被配置为切换所述射频信号，
其中，所述第一距离比所述第二距离短，并且
其中，形成在所述第一晶体管的第一电极上的第一接触过孔的数量大于形成在所述第二晶体管的第二电极上的第二接触过孔的数量。
2.根据权利要求1所述的射频开关，其中，所述第一电极是所述第一晶体管的漏电极和源电极中的一者，并且所述第二电极是所述第二晶体管的漏电极和源电极中的一者。
3.根据权利要求1所述的射频开关，其中，所述第一接触过孔是将所述第一晶体管的掺杂区域和所述第一电极连接的过孔，并且所述第二接触过孔是将所述第二晶体管的掺杂区域和所述第二电极连接的过孔。
4.根据权利要求1-3中任一项所述的射频开关，其中，所述第一电极的宽度大于所述第二电极的宽度。
5.根据权利要求4所述的射频开关，其中，所述第一晶体管的控制电极和所述第一电极之间的距离比所述第二晶体管的控制电极和所述第二电极之间的距离短。
6.根据权利要求1-3中任一项所述的射频开关，其中，所述第一接触过孔的面积大于所述第二接触过孔的面积。
7.根据权利要求1所述的射频开关，其中，所述第一晶体管和所述第二晶体管堆叠在所述射频开关的第二端子和所述第一端子之间。
8.根据权利要求7所述的射频开关，其中，当所述第一晶体管截止时与所述第一晶体管相对应的阻抗值比当所述第二晶体管截止时与所述第二晶体管相对应的阻抗值小。
9.一种射频开关，被配置为在第一端子和第二端子之间进行切换，所述射频开关包括：
第一晶体管，设置在距所述第一端子第一距离处，并且包括第一控制电极，开关信号被施加到所述第一控制电极；以及
第二晶体管，设置在距所述第一端子第二距离处，并且包括第二控制电极，开关信号被施加到所述第二控制电极，
其中，所述第一距离比所述第二距离短，所述第一晶体管的第一电极与所述第一控制电极之间的第三距离比所述第二晶体管的第二电极与所述第二控制电极之间的第四距离短。
10.根据权利要求9所述的射频开关，其中，所述第一电极是所述第一晶体管的漏电极和源电极中的一者，所述第二电极是所述第二晶体管的漏电极和源电极中的一者。
11.根据权利要求9所述的射频开关，其中，所述第三距离是从所述第一晶体管的掺杂区域和所述第一电极的接触点到所述第一控制电极的距离，并且
所述第四距离是从所述第二晶体管的掺杂区域和所述第二电极的接触点到所述第二控制电极的距离。
12.根据权利要求9所述的射频开关，其中，所述第三距离是所述第一电极和所述第一控制电极之间的空间距离，并且所述第四距离是所述第二电极和所述第二控制电极之间的空间距离，或者
所述第三距离是所述第一电极的中心点和所述第一控制电极的中心点之间的距离，并且所述第四距离是所述第二电极的中心点和所述第二控制电极的中心点之间的距离。
13.根据权利要求9-12中任一项所述的射频开关，其中，所述第一电极的宽度大于所述第二电极的宽度。
14.根据权利要求13所述的射频开关，其中，形成在所述第一电极上的接触过孔的数量大于形成在所述第二电极上的接触过孔的数量。
15.根据权利要求9所述的射频开关，其中，所述第一晶体管和所述第二晶体管在所述第一端子和所述第二端子之间串联连接。
16.根据权利要求9-12中任一项所述的射频开关，其中，当所述第一晶体管截止时与所述第一晶体管相对应的阻抗值比当所述第二晶体管截止时与所述第二晶体管相对应的阻抗值小。
17.根据权利要求9-12中任一项所述的射频开关，其中，射频信号施加到所述第一端子，并且所述第二端子连接到地。
18.根据权利要求9-12中任一项所述的射频开关，其中，射频信号施加到所述第一端子，并且所述第二端子连接到阻抗元件，所述阻抗元件被配置为改变天线的阻抗。
19.一种射频开关，包括：
第一晶体管，设置在距射频信号输入端子第一距离处，以及
第二晶体管，设置在距所述射频信号输入端子第二距离处，
其中，形成在所述第一晶体管的第一电极上的第一接触过孔的总数大于形成在所述第二晶体管的第二电极上的第二接触过孔的总数。
20.根据权利要求19所述的射频开关，其中，所述第一电极的宽度大于所述第二电极的宽度。
CN202110495720.XA 2020-06-30 2021-05-07 射频开关 Pending CN113872581A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0080205 2020-06-30
KR1020200080205A KR20220001812A (ko) 2020-06-30 2020-06-30 Rf 스위치

Publications (1)

Publication Number Publication Date
CN113872581A true CN113872581A (zh) 2021-12-31

Family

ID=78989863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110495720.XA Pending CN113872581A (zh) 2020-06-30 2021-05-07 射频开关

Country Status (3)

Country Link
US (1) US12015061B2 (zh)
KR (1) KR20220001812A (zh)
CN (1) CN113872581A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117895933B (zh) * 2024-03-18 2024-06-18 上海唯捷创芯电子技术有限公司 射频开关电路、芯片及其电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4854980B2 (ja) * 2005-03-30 2012-01-18 住友電工デバイス・イノベーション株式会社 スイッチ回路及び半導体装置の製造方法
JP4494423B2 (ja) * 2007-01-23 2010-06-30 住友電工デバイス・イノベーション株式会社 半導体装置
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
JP5529607B2 (ja) * 2010-03-29 2014-06-25 セイコーインスツル株式会社 半導体装置
US9484973B1 (en) 2010-08-09 2016-11-01 Qorvo Us, Inc. Voltage equalization for stacked FETs in RF switches
JP5735268B2 (ja) * 2010-12-20 2015-06-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波半導体スイッチ
US9013225B2 (en) 2013-02-04 2015-04-21 Skyworks Solutions, Inc. RF switches having increased voltage swing uniformity
US9741653B2 (en) * 2013-09-18 2017-08-22 Skyworks Solutions, Inc. Devices and methods related to radio-frequency switches having reduced-resistance metal layout
KR102165263B1 (ko) * 2014-06-20 2020-10-13 삼성전자 주식회사 Ｍｏｓｆｅｔ 소자들의 레이아웃들 및 수직 구조들
US10044331B2 (en) 2015-06-09 2018-08-07 Newport Fab, Llc High power RF switches using multiple optimized transistors
WO2017034929A1 (en) * 2015-08-21 2017-03-02 Skyworks Solutions, Inc. Non-uniform spacing in transistor stacks
JP6757502B2 (ja) * 2017-06-07 2020-09-23 株式会社村田製作所 双方向スイッチ回路及びスイッチ装置

Also Published As

Publication number Publication date
KR20220001812A (ko) 2022-01-06
US12015061B2 (en) 2024-06-18
US20210408248A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US10090339B2 (en) Radio frequency (RF) switch
US9742400B2 (en) System and method for driving radio frequency switch
US8441304B2 (en) High-frequency switch circuit
US11791340B2 (en) Butted body contact for SOI transistor, amplifier circuit and method of providing the same
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
US11817456B2 (en) Devices and methods for layout-dependent voltage handling improvement in switch stacks
US9876480B2 (en) System and method for a tunable capacitance circuit
US11990874B2 (en) Device stack with novel gate capacitor topology
US12040238B2 (en) Radio-frequency switching devices having improved voltage handling capability
CN110995227B (zh) 关于具有改善性能的射频开关的器件和方法
US9614520B2 (en) Semiconductor switch
US10404252B2 (en) Bidirectional switch circuit and switch device
CN113872581A (zh) 射频开关
KR100644980B1 (ko) 화합물 반도체 스위치 회로 장치
US9257947B2 (en) Semiconductor device
CN107395169B (zh) 开关
US10826490B2 (en) Switch circuit
JP5596819B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination