CN113868177B - 一种规模易扩展的嵌入式智能计算系统 - Google Patents

一种规模易扩展的嵌入式智能计算系统 Download PDF

Info

Publication number
CN113868177B
CN113868177B CN202111031038.1A CN202111031038A CN113868177B CN 113868177 B CN113868177 B CN 113868177B CN 202111031038 A CN202111031038 A CN 202111031038A CN 113868177 B CN113868177 B CN 113868177B
Authority
CN
China
Prior art keywords
module
path
processor
computing system
intelligent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111031038.1A
Other languages
English (en)
Other versions
CN113868177A (zh
Inventor
吴济文
赵二虎
徐勇军
肖思莹
安晓静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Computing Technology of CAS
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN202111031038.1A priority Critical patent/CN113868177B/zh
Publication of CN113868177A publication Critical patent/CN113868177A/zh
Application granted granted Critical
Publication of CN113868177B publication Critical patent/CN113868177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Power Sources (AREA)

Abstract

一种规模易扩展的嵌入式智能计算系统,包括：处理器模块，包括处理器主模块、内存装置、固态存储装置、通信网口装置、通信串口装置，该处理器主模块与该内存装置、该固态存储装置、该通信网口装置、该通信串口装置分别连接；智能加速模块，包括至少一路智能加速卡，至少一路加速卡连接器，该至少一路智能加速卡独立安装于该至少一路加速卡连接器且与该处理器主模块连接并实现通信；时钟模块，包括时钟产生器，用于提供参考时钟；使能模块，包括至少一路电源开关芯片，连接该至少一路加速卡连接器；电源模块，包含至少一电压转换芯片；连接器模块，用于提供外部电源输入和该处理器模块与外部高速差分信号和单端信号互连。

Description

一种规模易扩展的嵌入式智能计算系统
技术领域
本发明涉及一种嵌入式智能计算系统，尤其涉及一种计算能力规模易扩展的嵌入式智能计算系统。
背景技术
近年来深度学习技术成为人工智能和机器学习领域的研究热点，并在计算机视觉和自然语言处理等问题取得了接近人类水平的图像分类、语音识别、手写文字转录、自动驾驶等令人瞩目的突破，而传统以CPU、FPGA、DSP硬件计算架构为核心的数字处理平台仅适用于传统信息预处理、特征工程等技术应用，在用于深度学习神经网络为代表的新型人工智能算法加速计算应用中其面临着计算能力(以下简称算力)不足、计算效能比低等问题。公布号为CN112395082A名为《低功耗柔性扩展的嵌入式智能计算方法及系统》的中国专利提供了一种解决方案，其通过不同等级的嵌入式处理器计算分配和增加计算节点提高算力，但其仍未提出基于单个嵌入式处理器提高算力及计算能效比的解决方案。
发明内容
为了解决上述问题，本发明提出一种嵌入式智能计算系统，其基于单个嵌入式处理器和多个深度学习智能处理器异构并行计算架构，并采用单板集成处理器模块、智能加速模块、时钟模块、电源模块及其使能模块、连接器模块的系统设计方案，提高嵌入式计算系统计算能力和效能比性能，同时具备计算能力规模易扩展、功耗可配置的特点，具有较好的实用推广前景。
本发明的目的在于提供一种规模易扩展的嵌入式智能计算系统,其中，包括：处理器模块，包括处理器主模块、内存装置、固态存储装置、通信网口装置、通信串口装置，该处理器主模块与该内存装置、该固态存储装置、该通信网口装置、该通信串口装置分别连接；智能加速模块，包括至少一路智能加速卡，至少一路加速卡连接器，该至少一路智能加速卡独立安装于该至少一路加速卡连接器且与该处理器主模块连接并实现通信；时钟模块，包括时钟产生器，用于为该至少一路智能加速卡、该处理器模块提供参考时钟；使能模块，包括至少一路电源开关芯片，该至少一路电源开关芯片连接该至少一路加速卡连接器；电源模块，包含至少一电压转换芯片，用于将输入至该至少一电压转换芯片的电压转换为适当电压输入至该处理器模块与该智能加速模块；连接器模块，用于提供外部电源输入和该处理器模块与外部高速差分信号和单端信号互连。
上述的嵌入式智能计算系统，其中，该处理器主模块包括：MAC控制器，连接该通信网口装置，用于实现对外提供千兆以太网功能；内存控制器，连接该内存装置；UART控制器，连接该通信串口装置；存储控制器，连接该固态存储装置，用于为该处理器模块运行操作系统和文件系统提供存储空间；PCIe控制器，连接该至少一路加速卡连接器，其中，该时钟模块分别为该PCIe控制器、该至少一路智能加速卡及该处理器主模块提供参考时钟。
上述的嵌入式智能计算系统,其中，该至少一路智能加速卡为M.2智能加速卡。
上述的嵌入式智能计算系统，其中，该使能模块还包括连接该至少一路电源开关芯片的微控制单元，该微控制单元可以控制该至少一路电源开关芯片是否使能。
上述的嵌入式智能计算系统，其中，该连接器模块包含VPX连接器，该VPX连接器为采用标准VITA46规范的3U VPX连接器，用于实现外部电源输入和处理器模块与外部高速差分信号和单端信号互连。
上述的嵌入式智能计算系统，其中，该PCIe控制器为两路，且该两路又拆分为四路分别连接该至少一路加速卡连接器。
上述的嵌入式智能计算系统，其中，该内存控制器为DDR4控制器，该内存装置包括DDR4内存颗粒。
上述的嵌入式智能计算系统，其中，该固态存储装置为一非易失性内存卡。
上述的嵌入式智能计算系统，其中，该通信网口装置包括千兆以太网物理层芯片及与该千兆以太网物理层芯片连接的RJ45网口，该RJ45网口内置网络隔离变压器。
上述的嵌入式智能计算系统，其中，该通信串口装置为一RS-232收发器，可通过与该UART控制器连接实现2路RS232通信功能。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明一实施例的嵌入式智能计算系统的系统示意图。
其中，附图标记：
1： 嵌入式智能计算系统
10： ARM处理器
110、111： PCIe控制器
12： MAC控制器
13： DDR4控制器
14： UART控制器
15： SD控制器
22： 千兆以太网phy芯片
221： RJ网口
23： DDR4内存颗粒
24： RS-232收发器
25： 内存卡
300、310、
320、330： M.2智能加速卡
301、311、
321、331： M.2连接器
40： 8路时钟产生器
50、51、
52、53： 电源开关芯片
500： MCU
60： 电压转换芯片
70： VPX连接器
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
在说明书及后续的权利要求书中使用了某些词汇来指称特定组件或部件，本领域普通技术的员应可理解，技术使用者或制造商可以不同的名词或术语来称呼同一个组件或部件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件或部件的方式，而是以组件或部件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求项中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“连接”一词在此包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
需要说明的是，在本发明的描述中，术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1所示，为本发明一实施例的嵌入式智能计算系统的系统示意图。嵌入式智能计算系统1包括处理器模块，智能加速模块，时钟模块，使能模块，电源模块，连接器模块。
处理器模块主要用来处理信息数据，包括处理器主模块、内存装置、固态存储装置、通信网口装置、通信串口装置。处理器主模块包括一处理器，在本实施例中为ARM处理器10，但不以此为限。ARM处理器10包括MAC控制器12，内存控制器(在本实施例中为DDR4控制器13，但不以此为限)，UART控制器14，存储控制器(在本实施例中为SD控制器15，但不以此为限)，PCIe控制器110及PCIe控制器111(在本实施例中PCIe控制器为两个，但不以此为限，可根据实际需要调整)。
MAC控制器12连接通信网口装置以实现对外提供千兆网功能，在本实施例中，通信网口装置为千兆以太网phy(物理层)芯片22，千兆以太网phy芯片22连接有内置网络隔离变压器的RJ45网口221。
DDR4控制器13连接内存装置，在本实施例中，内存装置包括4个16位DDR4内存颗粒23。通过DDR4控制器与4个16位DDR4内存颗粒23互连，通过内存地址总线、数据总线和控制总线等高速信号互连，可以实现CPU内存单元64位数据总线、内存容量不低于4GB、内存访问速率不低于2666MT/s。
UART控制器14连接通信串口装置，在本实施例中，通信串口装置为一RS-232收发器24，可通过与该UART控制器14连接实现2路RS232通信功能。一路为CPU TTY0 RS232调试串口，一路为数据通信RS232串口。
SD控制器15连接固态存储装置，在本实施例中，固态存储装置为内存卡25，用于为处理器模块运行操作系统和文件系统提供存储空间。
智能加速模块,又可称为智能处理器模块，可用于深度学习。包括智能加速卡及加速卡连接器。在本实施例中，该两者符合M.2标准，因此分别又为M.2智能加速卡300、310、320、330与M.2连接器301、311、321、331。M.2智能加速卡300、310、320、330与M.2连接器301、311、321、331在本实施例中分别为四路但不以此为限，可根据实际需要相应作数量上的调整，但须确保二者数量相当。M.2智能加速卡300、310、320、330独立安装于M.2连接器301、311、321、331并与ARM处理器10连接并实现通信。具体来说，M.2智能加速卡300、310、320、330上均有高速PCIe总线通信接口，M.2连接器301、311、321、331定义有PCIe信号接口引脚，M.2智能加速卡300、310、320、330上的高速PCIe总线通信接口与M.2连接器301、311、321、331上的PCIe信号接口引脚互连，同时M.2连接器301、311、321、331上的PCIe信号接口引脚又与PCIe控制器110及PCIe控制器111上的信号引脚互连，进而实现智能加速模块与处理器模块之间的PCIe总线互连与数据通信。另外，PCIe控制器110及PCIe控制器111在本实施例中又均分为了四路分别连接M.2连接器301、311、321、331，实现通过M.2物理连接器对外提供4路CPU高速PCIe X2总线接口通信功能。
时钟模块包括时钟产生器，用于为M.2智能加速卡300、310、320、330，处理器模块提供参考时钟。在本实施例中，时钟产生器为8路，但不以此为限。8路时钟产生器40的其中4路为M.2智能加速卡300、310、320、330提供参考时钟，1路为ARM处理器10提供参考时钟，2路为PCIe控制器110及PCIe控制器111提供参考时钟，剩余的1路闲置或为外置的其它电子元件提供参考时钟。
使能模块，包括电源开关芯片50、51、52、53。在本实施例中，电源开关芯片50、51、52、53分别对应M.2连接器301、311、321、331共四个并连接，但不以此为限，开关种类数量可根据实际需求变化，例如，开关可同时控制两个M.2连接器。为了智能控制开关，使能模块还包括MCU(Microcontroller Unit，微控制单元)500。MCU500连接电源开关芯片50、51、52、53以控制电源开关芯片50、51、52、53是否使能调整输入电源实现编程控制M.2智能加速卡300、310、320、330使用或闲置，进而达到而调整整板计算能力。就本实施例来说，可达到完全闲置、1个模块工作8TOPS(INT8)、2个模块工作16TOPS(INT8)、3个模块工作24TOPS(INT8)和4个模块工作32TOPS(INT8)5种计算能力。
电源模块，包含电压转换芯片60，用于将输入至该至少一电压转换芯片60的电压转换为适当电压输入至该处理器模块与该智能加速模块。电压转换芯片根据实际需求可为多个或1个，在本实施例中为2个，1个为ARM处理器10提供电源、另1个为智能加速模块提供电源。
连接器模块，用于提供外部电源输入和处理器模块与外部高速差分信号和单端信号互连。在本实施例中，包含VPX连接器70。VPX连接器70设计采用标准VITA46规范的3U VPX连接器，物理端口构成包括端口0、端口1、端口2组成，其中端口0为8片硅晶片式结构，其中3片为电源，可以提供+12伏、+5伏、+3.3伏电源，3片为单端信号片，另外2片为差分信号片。端口1为16片结构，提供16组差分对信号。端口2为16片结构，能提供16组差分对信号或16个单端信号。通过上述智能配置，提高了计算能力，增加了效能比。同时使得算力规模易扩展，功耗可配置。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (9)

1.一种规模易扩展的嵌入式智能计算系统,其特征在于，包括：
嵌入式ARM处理器，包括处理器主模块、内存装置、固态存储装置、通信网口装置、通信串口装置，该处理器主模块与该内存装置、该固态存储装置、该通信网口装置、该通信串口装置分别连接；
多个深度学习智能处理器模块，每个智能处理器模块包括至少一路智能加速卡，至少一路M.2加速卡连接器，该至少一路智能加速卡独立安装于至少一路加速卡连接器且与该处理器主模块连接并实现通信；
时钟模块，包括时钟产生器，用于为该至少一路智能加速卡、该处理器模块提供参考时钟；
使能模块，包括微控制单元和至少一路电源开关芯片，该至少一路电源开关芯片连接该至少一路加速卡连接器，该微控制单元可以控制每个电源开关芯片是否使能；
电源模块，包含至少一电压转换芯片，用于将输入至该至少一电压转换芯片的电压转换为适当电压输入至该处理器模块与该深度学习智能处理器模块；
VPX连接器模块，用于提供外部电源输入和该处理器模块与外部高速差分信号和单端信号互连。
2.根据权利要求1所述的嵌入式智能计算系统,其特征在于，该处理器主模块包括：
MAC控制器，连接该通信网口装置，用于实现对外提供千兆以太网功能；
内存控制器，连接该内存装置；
UART控制器，连接该通信串口装置；
存储控制器，连接该固态存储装置，用于为该处理器模块运行操作系统和文件系统提供存储空间；
PCIe控制器，连接该至少一路加速卡连接器，
其中，该时钟模块分别为该PCIe控制器、该至少一路智能加速卡及该处理器主模块提供参考时钟。
3.根据权利要求1或2所述的嵌入式智能计算系统,其特征在于，该连接器模块包含VPX连接器，该VPX连接器为采用标准VITA46规范的3U VPX 连接器，用于实现外部电源输入和处理器模块与外部高速差分信号和单端信号互连。
4.根据权利要求2所述的嵌入式智能计算系统,其特征在于，该PCIe控制器为两路，且该两路又均分为一共四路分别连接该至少一路加速卡连接器。
5.根据权利要求2所述的嵌入式智能计算系统,其特征在于，该内存控制器为DDR4控制器，该内存装置包括DDR4内存颗粒。
6.根据权利要求1所述的嵌入式智能计算系统,其特征在于，该固态存储装置为一非易失性内存卡。
7.根据权利要求1所述的嵌入式智能计算系统,其特征在于，该通信网口装置包括千兆以太网物理层芯片及与该千兆以太网物理层芯片连接的RJ45网口，该RJ45网口内置网络隔离变压器。
8.根据权利要求1或7所述的嵌入式智能计算系统,其特征在于，该通信串口装置为一RS-232收发器，可通过与UART控制器连接实现2路RS232通信功能。
9.根据权利要求1所述的嵌入式智能计算系统,其特征在于，该至少一路智能加速卡为M.2智能加速卡。
CN202111031038.1A 2021-09-03 2021-09-03 一种规模易扩展的嵌入式智能计算系统 Active CN113868177B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111031038.1A CN113868177B (zh) 2021-09-03 2021-09-03 一种规模易扩展的嵌入式智能计算系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111031038.1A CN113868177B (zh) 2021-09-03 2021-09-03 一种规模易扩展的嵌入式智能计算系统

Publications (2)

Publication Number Publication Date
CN113868177A CN113868177A (zh) 2021-12-31
CN113868177B true CN113868177B (zh) 2023-03-24

Family

ID=78989367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111031038.1A Active CN113868177B (zh) 2021-09-03 2021-09-03 一种规模易扩展的嵌入式智能计算系统

Country Status (1)

Country Link
CN (1) CN113868177B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210864564U (zh) * 2020-01-07 2020-06-26 北京石竹科技股份有限公司 一种6u cpci规格的高性能主控板
CN113238986A (zh) * 2021-05-27 2021-08-10 北京国电高科科技有限公司 Arm架构的5g人工智能物联网控制主机
CN113326218A (zh) * 2021-05-18 2021-08-31 中国科学院计算技术研究所 一种通信与调试设备电路及应用其的嵌入式智能计算系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100574200C (zh) * 2005-12-31 2009-12-23 中国科学院计算技术研究所 具有硬件加速功能的智能以太网卡
CN103226541A (zh) * 2013-03-29 2013-07-31 江苏复芯物联网科技有限公司 一种基于fpga和arm的嵌入式高性能异构计算平台
WO2016122461A1 (en) * 2015-01-27 2016-08-04 Hewlett Packard Enterprise Development Lp In-line memory module carrier for an m.2 form factor module
CN205210626U (zh) * 2015-12-20 2016-05-04 天津市南开太阳高技术发展有限公司 一种嵌入式网络数据通信控制器
CN108303935A (zh) * 2018-04-08 2018-07-20 北京强度环境研究所 一种基于多核SoC处理器的振动控制器
CN108616592A (zh) * 2018-04-28 2018-10-02 济南浪潮高新科技投资发展有限公司 一种物联网终端及其可靠连接方法
CN110727634B (zh) * 2019-07-05 2021-10-29 中国科学院计算技术研究所 面向物端数据处理的嵌入式智能计算机系统
CN213545262U (zh) * 2020-11-19 2021-06-25 成都壹石新科信息技术有限公司 一种基于申威121的处理器计算模块
CN112380162B (zh) * 2020-12-01 2023-10-13 北京大地信合信息技术有限公司 基于vpx架构的单板计算机主板
CN112948316A (zh) * 2021-03-30 2021-06-11 深圳市吉方工控有限公司 一种基于网络互联的ai边缘计算一体机架构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210864564U (zh) * 2020-01-07 2020-06-26 北京石竹科技股份有限公司 一种6u cpci规格的高性能主控板
CN113326218A (zh) * 2021-05-18 2021-08-31 中国科学院计算技术研究所 一种通信与调试设备电路及应用其的嵌入式智能计算系统
CN113238986A (zh) * 2021-05-27 2021-08-10 北京国电高科科技有限公司 Arm架构的5g人工智能物联网控制主机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.2 SSD完胜SATA3? 实测告诉你;蓝色;《个人电脑》;20151015(第10期);全文 *

Also Published As

Publication number Publication date
CN113868177A (zh) 2021-12-31

Similar Documents

Publication Publication Date Title
CN204633058U (zh) USB Type-C连接器模块
CN108804376A (zh) 一种基于gpu和fpga的小型异构处理系统
CN103677916A (zh) 一种基于fpga的在线重配置系统及方法
CN207133719U (zh) 一种应用于多路服务器的连接装置
CN107748726B (zh) 一种gpu箱
CN212135411U (zh) 一种io模组及ocp转接板
CN110362058A (zh) 用于多个接口进行测试的系统
CN113868177B (zh) 一种规模易扩展的嵌入式智能计算系统
CN117851335A (zh) 一种智能计算平台硬件系统
CN210466253U (zh) 一种具备高密度gpu扩展能力的服务器
CN114817111B (zh) 支持多卡并行的嵌入式智能计算装置
CN112069121A (zh) 一种MCU控制GPU服务器Switch板系统及控制方法
CN207503207U (zh) 用于多接口的综合测试系统
CN213751062U (zh) 一种飞腾平台io扩展电路
CN213582152U (zh) 台式机和服务器系统的pcie信号位宽自动切换装置
CN210324187U (zh) 一种usb装置
CN211149356U (zh) 一种申威1621cpu无ich2套片服务器主板
CN204633059U (zh) USB Type-C连接器模块
CN113741648A (zh) 一种计算机硬件系统
CN114256224A (zh) 使用光学链路进行的封装外高密度、高带宽存储器存取
CN209728624U (zh) 一种基于申威1621芯片的国产服务器主板
CN218298998U (zh) 小型化通用ai计算结构、电路板及装置
CN220730805U (zh) Ai扩展卡和服务器
CN218181515U (zh) 一种计算板卡及计算机设备
CN102012721A (zh) 一种基于COM-Express嵌入式标准的工业计算机载板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant