CN213545262U

CN213545262U - 一种基于申威121的处理器计算模块

Info

Publication number: CN213545262U
Application number: CN202022683393.4U
Authority: CN
Inventors: 赵孝雪; 李晓路; 彭晚生; 王继源; 马莉
Original assignee: Chengdu Yishi Xinke Information Technology Co ltd
Current assignee: Chengdu Yishi Xinke Information Technology Co ltd
Priority date: 2020-11-19
Filing date: 2020-11-19
Publication date: 2021-06-25
Anticipated expiration: 2030-11-19

Abstract

本实用新型公开了一种基于申威121的处理器计算模块,涉及国产处理器模块技术领域。包括申威121处理器、DDR3控制器、存储电路、JTAG接口、时钟模块、CPLD、电源电路、PCIex4接口、IO接口、DVO接口，所述CPLD通过GPIO引脚连接到电源电路的使能(EN)引脚，产生Enable信号，通过GPIO脚连接到电源电路的PWGD引脚，检测电源电路的工作状态，所述JTAG接口连接专用JTAG调试器,用于进行BOOT软件调测开发，所述PCIex4接口，通过PCIe Switch芯片转换位4路PCIex1接口，引出到模块连接器，所述DVO接口，通过VGA编码器转为VGA接口，引出到模块连接器。解决了依赖进口芯片容易受到技术打压，而主流COM Express架构在模块尺寸、接口信号定义上存在较多的限制，不便于用户扩展的问题。

Description

一种基于申威121的处理器计算模块

技术领域

本实用新型涉及国产处理器模块技术领域，尤其涉及一种基于申威121的处理器计算模块。

背景技术

计算机技术是世界上发展最快的科学技术之一，产品不断升级换代，目前计算机硬件产品主要是以Intel为代表，随着我国信息化的进一步发展，信息安全问题日益引起重视，国产化的硬件平台的需求也越来越迫切。随着我国信息化的建设，为保证信息的安全，承载信息安全的计算机硬件平台显得尤为重要在国产计算、存储及网络等领域的处理器一直采用的是进口的ARM芯片，随着美国对中国的科技打压，进口芯片在产品交期、技术授权支持等方面受到的较大的影响。为了提高产品的通用性和模块化，产品一般会将处理单元作为模块化的设计，目前主流的架构是COM Express，该架构虽然具有较好的通用性，但是在模块尺寸、接口信号定义上存在较多的限制，不便于用户扩展。

实用新型内容

本实用目的在于提供一种基于申威121的处理器计算模块，能够解决传统依赖进口芯片容易受到技术打压，主流COM Express架构在模块尺寸、接口信号定义上存在较多的限制，不便于用户扩展的问题。

本实用新型的技术方案如下：一种基于申威121的处理器计算模块，包括申威121处理器、DDR3控制器、存储电路、JTAG接口、时钟模块、CPLD、电源电路、PCIex4接口、IO接口、DVO接口；

所述CPLD通过GPIO引脚连接到电源电路的使能(EN)引脚，产生Enable信号，通过GPIO脚连接到电源电路的PWGD引脚，检测电源电路的工作状态，所述JTAG接口连接专用JTAG调试器,用于进行BOOT软件调测开发，所述PCIex4接口，通过PCIe Switch芯片转换位4路PCIex1接口，引出到模块连接器，所述DVO接口，通过VGA编码器转为VGA接口，引出到模块连接器。

进一步地，所述存储电路包括，一片通过SPI接口连接到处理器的SPI Flash，负责存储BOOT固件；一片负责存储系统内核及软件应用eMMC存储器，eMMC接口支持4.4/4.41/4.51 标准，最大支持64GB存储空间；一片通过LBC连接到处理器的SRAM芯片，用于网络通信中部分表项的存储。

进一步地，所述DDR3控制器采用四片十六位DDR3内存颗粒及一片ECC校验芯片，最大支持8GB内容容量，传输速率1600Mbps，支持ECC校验。

进一步地，所述IO接口包含两路RGMII接口，支持10/100/1000M自适应；两路USB2.0 接口，支持Host和Device两种模式；两路LVTTL电平的UART接口；一路标准的I2C接口；一路SPI接口，支持底板Flash启动；十个通用GPIO信号。

进一步地，所述时钟模块产生处理器所需的PCIe接口时钟、系统时钟，CPLD的系统时钟，PCIe Switch芯片时钟及VGA编码器芯片时钟，并送到模块连接器四路PCIe参考时钟。

进一步地，所述电源电路采用5V电源作为主电源，通过DC-DC电路、LDO电路产生各个芯片及电路所需的二次电源。

本发实用新型的有益效果是：

1.本实用新型一种基于申威121的处理器计算模块，通过采用申威自主产权和指令架构的处理器，有较高的性能，模块设计一路DDR3 64位内存，最大支持8GB容量；模块集成管理单元，能够实时的进行模块运行状态的监测，在异常的时候能够进行主动干预。

2.本实用新型一种基于申威121的处理器计算模块，为用户提供丰富的IO接口，能够满足用户不同的应用场景需求；模块典型功耗较小，能够为用户提供更高的能效比；模块占用较小的空间，具有非常好的适用性。

3.本实用新型一种基于申威121的处理器计算模块，软件和硬件设计完全能够实现自主可控，安全性高，为我国电力、通信、金融和国防等国家命脉行业的信息安全提供有力保障。

附图说明

图1是本实用新型的结构原理框图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

需要说明的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

申威121处理器，一款高性能单核处理器。该处理器采用64位存储架构，主频高达800MHz，浮点运算能力位3.2GFLOPS；集成一路64位DDR3控制器，支持ECC校验功能；提供丰富的 IO接口类型；典型功耗小于3W；DDR3(Double Data Rate3，即第三代双倍速率同步动态随机存储器，是指一种内存规格；PCI-E(PCI Express)是指增强型外部互联标准是一种连接电子计算机主板和外部设备的总线标准；VGA(Video Graphics Array)是一种视频输出标准。 CPLD，采用EEPROM设计复杂的可编程逻辑器件。适合于小型门数设计；JTAG接口，一种国际标准测试协议(IEEE 1149.1兼容)，主要用于芯片内部测试。

实施例1

如图1所示的一种基于申威121的处理器计算模块，包括：申威121处理器、DDR3控制器、存储电路、JTAG接口、时钟模块、CPLD、电源电路、PCIex4接口、IO接口、DVO接口申威121处理器集成一路DDR3控制器，在本设计中采用4片16位DDR3内存颗粒及1片 ECC校验芯片，最大支持8GB内容容量，传输速率1600Mbps，支持ECC校验。

所述计算模块包含3个存储电路。一片SPI Flash通过SPI接口连接到处理器，负责存储BOOT固件；一片eMMC存储器负责存储系统内核及软件应用，eMMC接口支持 4.4/4.41/4.51标准，最大支持64GB存储空间，满足用户不同应用场景的需求；一片SRAM 芯片，通过LBC连接到处理器，用于网络通信中部分表项的存储。

所述计算模块上设计一路JTAG接口，可以连接专用JTAG调试器，方便用户进行BOOT 软件调测开发。

所述计算模块上包含时钟模块(Clock)，时钟模块产生处理器所需的PCIe接口时钟、系统时钟，CPLD的系统时钟，PCIe Switch芯片时钟及VGA编码器芯片时钟，并送到模块连接器4路PCIe参考时钟。

所述计算模块上设计有一片CPLD，用于模块的系统管理，CPLD通过I2C总线连接到处理器。CPLD通过GPIO引脚连接到电源电路的使能(EN)引脚，产生Enable信号，控制电源电路的开关，从而满足模块上主要元器件的上电时序要求；同时通过GPIO脚连接到电源电路的PWGD引脚，检测电源电路的工作状态，当电源电路工作异常时产生中断信号通告CPU，并在CPU控制下切断电源的开关，保护模块。

所述计算模块由底板提供的一路5V电源作为主电源，在模块上通过设计DC-DC电路、 LDO电路产生各个芯片及电路所需的二次电源。

处理器提供一路PCIex4接口，通过PCIe Switch芯片转换位4路PCIex1接口，引出到模块连接器。

处理器提供一路DVO接口，通过VGA编码器转为VGA接口，引出到模块连接器。

处理器对外提供丰富的IO接口，包含2路RGMII接口，支持10/100/1000M自适应；2路USB2.0接口，支持Host和Device两种模式；2路LVTTL电平的UART接口；1路标准的I2C接口；一路SPI接口，支持底板Flash启动；10个通用GPIO信号。

国产申威121处理器的计算模块采用申威自主产权和指令架构的处理器，具有较高的性能，模块设计一路DDR3 64位内存，最大支持8GB容量；模块集成管理单元，能够实时的进行模块运行状态的监测，在异常的时候能够进行主动干预；为用户提供丰富的IO接口，能够满足用户不同的应用场景需求；模块典型功耗小于8W，能够为用户提供更高的能效比；模块尺寸为89mm*67.5mm，占用较小的空间，具有非常好的适用性。并且软件和硬件设计完全能实现自主可控，安全性高，为我国电力、通信、金融和国防等国家命脉行业的信息安全提供有力保障。

以上所述，仅为本实用新型的优选实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本领域的技术人员在本实用新型所揭露的技术范围内，可不经过创造性劳动想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应该以权利要求书所限定的保护范围为准。

Claims

1.一种基于申威121的处理器计算模块，其特征在于：包括申威121处理器、DDR3控制器、存储电路、JTAG接口、时钟模块、CPLD、电源电路、PCIex4接口、IO接口、DVO接口；

2.根据权利要求1所述的一种基于申威121的处理器计算模块，其特征在于：所述存储电路包括，一片通过SPI接口连接到处理器的SPI Flash，负责存储BOOT固件；一片负责存储系统内核及软件应用eMMC存储器，eMMC接口支持4.4/4.41/4.51标准，最大支持64GB存储空间；一片通过LBC连接到处理器的SRAM芯片，用于网络通信中部分表项的存储。

3.根据权利要求1所述的一种基于申威121的处理器计算模块，其特征在于，所述DDR3控制器采用四片十六位DDR3内存颗粒及一片ECC校验芯片，最大支持8GB内容容量，传输速率1600Mbps，支持ECC校验。

4.根据权利要求1所述的一种基于申威121的处理器计算模块，其特征在于：所述IO接口包含两路RGMII接口，支持10/100/1000M自适应；两路USB2.0接口，支持Host和Device两种模式；两路LVTTL电平的UART接口；一路标准的I2C接口；一路SPI接口，支持底板Flash启动；十个通用GPIO信号。

5.根据权利要求1所述的一种基于申威121的处理器计算模块，其特征在于：所述时钟模块产生处理器所需的PCIe接口时钟、系统时钟，CPLD的系统时钟，PCIe Switch芯片时钟及VGA编码器芯片时钟，并送到模块连接器四路PCIe参考时钟。

6.根据权利要求1所述的一种基于申威121的处理器计算模块，其特征在于：所述电源电路采用5V电源作为主电源，通过DC-DC电路、LDO电路产生各个芯片及电路所需的二次电源。