CN113867813A - 一种ddr自适应方法及自适应电路 - Google Patents

一种ddr自适应方法及自适应电路 Download PDF

Info

Publication number
CN113867813A
CN113867813A CN202111066564.1A CN202111066564A CN113867813A CN 113867813 A CN113867813 A CN 113867813A CN 202111066564 A CN202111066564 A CN 202111066564A CN 113867813 A CN113867813 A CN 113867813A
Authority
CN
China
Prior art keywords
resistor
ddr
pull
self
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111066564.1A
Other languages
English (en)
Inventor
张春
陈刚
潘浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Lango Electronic Science and Technology Co Ltd
Original Assignee
Guangzhou Lango Electronic Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Lango Electronic Science and Technology Co Ltd filed Critical Guangzhou Lango Electronic Science and Technology Co Ltd
Priority to CN202111066564.1A priority Critical patent/CN113867813A/zh
Publication of CN113867813A publication Critical patent/CN113867813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Adjustable Resistors (AREA)

Abstract

本发明提供一种DDR自适应方法及自适应电路，其中自适应电路包括主芯片、电阻RL26、上拉电阻RL169和若干个并联的下拉电阻；所述主芯片至少有一个ADC端口；电阻RL169的一端连接电压VCC，另一端连接电阻RL26的一端和若干个并联的下拉电阻的一端；电阻RL26的另一端连接到主芯片的ADC端口；若干个并联的下拉电阻的另一端接地；根据所需的DDR容量值设置下拉电阻的阻值。本发明不用区分不同DDR配置的软件，提高了软件的灵活性，更加便于软件的管控，整体工作效率更高，更人性化，更加符合市场的需求。

Description

一种DDR自适应方法及自适应电路
技术领域
本发明涉及DDR自适应技术领域，特别涉及一种DDR自适应方法及自适应电路。
背景技术
硬件产品对于不同的应用场景、不同的目标客户就会有不同硬件配置的需求，DDR大小的不同选择就是非常普遍的需求，同一块PCBA板卡，需要更换不同大小的DDR芯片才能满足不同客户对于DDR大小的需求。
对于不同大小的DDR配置，目前常见的做法有如下：
1、主芯片方案支持DDR大小的自适应的软件配置，只需要更换对应的DDR硬件即可实现不同DDR配置。
2、主芯片方案不支持DDR大小的自适应的软件配置，软件需要根据实际的DDR大小来进行适配，一种DDR硬件规格对应一种软件配置文件，否则会发生DDR不匹配导致不开机等问题。如此多的软件配置文件，对于产品软件的管理极为不方便，会衍生出多个软件版本，不方便管理、容易混淆、出错。
因此，亟需对现有技术进行改进。
发明内容
本发明的目的是提供一种DDR自适应方法及自适应电路，可以解决现有技术中一种DDR硬件规格对应一种软件配置文件导致的多个软件版本不方便管理的问题。
本发明的目的是通过以下技术方案实现的：
第一方面，本发明提供一种DDR自适应方法，包括以下步骤：
根据所需的DDR容量值设置DDR自适应电路中的下拉电阻的阻值，并在PCB板对应的位置处焊接该阻值的电阻；
主芯片检测其ADC端口的电压值，在存储器中存储的对应关系表中查找该ADC端口的电压值对应的DDR配置文件；
调用查找的DDR配置文件并运行。
进一步的，所述对应关系表中记录有提前设置好的DDR容量——下拉电阻阻值——ADC端口的电压值——DDR配置文件的对应关系。
进一步的，PCB板上提前规划有若干个下拉电阻的焊盘位置，每个焊盘位置附近有对应的丝印名称，每一种丝印名称对应一个固定的阻值。
第二方面，本发明提供一种DDR自适应电路，包括主芯片、电阻RL26、上拉电阻RL169和若干个并联的下拉电阻；所述主芯片至少有一个ADC端口；电阻RL169的一端连接电压VCC，另一端连接电阻RL26的一端和若干个并联的下拉电阻的一端；电阻RL26的另一端连接到主芯片的ADC端口；若干个并联的下拉电阻的另一端接地；根据所需的DDR容量值设置下拉电阻的阻值。
进一步的，所述若干个并联的下拉电阻包括并联的电阻DDR2G、电阻DDR3G、电阻DDR4G、电阻DDR5G、电阻DDR6G、电阻DDR7G和电阻DDR8G。
进一步的，每一个下拉电阻在PCB板上对应一个固定位置的焊盘。
进一步的，每一个下拉电阻焊盘上焊接固定阻值的电阻。
本发明的DDR自适应方法及自适应电路，使用芯片的一个ADC(Analog-to-DigitalConverter的缩写，指模数转换器)口来进行对于DDR硬件大小的识别与管控，将一个ADC的IO口接自适应电路，通过改变自适应电路中不同的下拉电阻的阻值来改变芯片端的电压值，定义一种电压值对应一种DDR大小，软件默认配置好不同DDR大小的配置文件，板卡上电后首先检测该ADC接口的电压，然后根据这个电压值去加载对应的DDR配置，从而实现DDR的自动配置功能，这样不用再去区分不同DDR配置的软件，提高了软件的灵活性，更加便于软件的管控，整体工作效率更高，更人性化，更加符合市场的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的DDR自适应电路的电路原理图；
图2为本发明的对应关系表的举例说明。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本发明的DDR自适应方法，包括以下步骤：
步骤S1、根据所需的DDR容量值设置DDR自适应电路中的下拉电阻的阻值，并在PCB板对应的位置处焊接该阻值的电阻。
DDR自适应电路如图1所示，包括电阻RL26、上拉电阻RL169和若干个并联的下拉电阻。电阻RL169的一端连接电压VCC，另一端连接电阻RL26的一端和若干个并联的下拉电阻的一端。电阻RL26的另一端连接到主芯片的ADC端口。若干个并联的下拉电阻的另一端接地。
实际使用中，每一个下拉电阻的阻值对应一种内存容量的DDR硬件。根据客户对DDR硬件容量的要求，可以知悉对应的下拉电阻的阻值大小。根据对应的下拉电阻的阻值，设置DDR自适应电路。
PCB板上提前规划好若干个下拉电阻的焊盘位置，每个焊盘位置附近有对应的丝印名称，每一种丝印名称对应一个固定的阻值。比如丝印名称DDR3G对应1KΩ的电阻值，那么根据用户对DDR硬件容量的要求对应的下拉电阻的阻值为1KΩ时，只能焊接在丝印名称为DDR3G的焊盘处。
步骤S2、主芯片检测其ADC端口的电压值，在存储器中存储的对应关系表中查找该ADC端口的电压值对应的DDR配置文件。
DDR自适应电路中下拉电阻的阻值确定后，连接到主芯片的ADC端口的电压值就确定了。
存储器中存储的对应关系表如图2所示，该对应关系表中记录有提前设置好的DDR容量——下拉电阻阻值(或下拉电阻在PCB板上的丝印)——ADC端口的电压值——DDR配置文件的对应关系。获知ADC端口的电压值后，即可获得该电压值对应的DDR配置文件。
步骤S3、调用查找的DDR配置文件并运行。
本发明还提供一种DDR自适应电路，如图1所示，包括电阻RL26、上拉电阻RL169和若干个并联的下拉电阻。电阻RL169的一端连接电压VCC，另一端连接电阻RL26的一端和若干个并联的下拉电阻的一端。电阻RL26的另一端连接到主芯片的ADC端口。若干个并联的下拉电阻的另一端接地。根据DDR容量值设置下拉电阻的阻值。
在本发明的实施例中，下拉电阻取7个，分别为图1中的DDR2G、DDR3G、DDR4G、DDR5G、DDR6G、DDR7G和DDR8G。每一个下拉电阻在PCB板上对应一个固定位置的焊盘，焊盘附近丝印有下拉电阻对应的丝印号。
实际使用中，每一个下拉电阻的阻值对应一种内存容量的DDR硬件。根据客户对DDR硬件容量的要求，可以知悉对应的下拉电阻的阻值大小。根据对应的下拉电阻的阻值，设置DDR自适应电路。PCB板上提前规划好若干个下拉电阻的焊盘位置，每个焊盘位置附近有对应的丝印名称，每一种丝印名称对应一个固定的阻值。比如丝印名称DDR3G对应1KΩ的电阻值，那么根据用户对DDR硬件容量的要求对应的下拉电阻的阻值为1KΩ时，在名称为DDR3G的焊盘处焊接阻值为1KΩ的电阻，其他下拉电阻的焊盘留空。
以上仅为说明本发明的实施方式，并不用于限制本发明，对于本领域的技术人员来说，凡在本发明的精神和原则之内，不经过创造性劳动所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种DDR自适应方法，其特征在于，包括以下步骤：
根据所需的DDR容量值设置DDR自适应电路中的下拉电阻的阻值，并在PCB板对应的位置处焊接该阻值的电阻；
主芯片检测其ADC端口的电压值，在存储器中存储的对应关系表中查找该ADC端口的电压值对应的DDR配置文件；
调用查找的DDR配置文件并运行。
2.根据权利要求1所述的DDR自适应方法，其特征在于，所述对应关系表中记录有提前设置好的DDR容量——下拉电阻阻值——ADC端口的电压值——DDR配置文件的对应关系。
3.根据权利要求1所述的DDR自适应方法，其特征在于，PCB板上提前规划有若干个下拉电阻的焊盘位置，每个焊盘位置附近有对应的丝印名称，每一种丝印名称对应一个固定的阻值。
4.一种DDR自适应电路，其特征在于，包括主芯片、电阻RL26、上拉电阻RL169和若干个并联的下拉电阻；所述主芯片至少有一个ADC端口；电阻RL169的一端连接电压VCC，另一端连接电阻RL26的一端和若干个并联的下拉电阻的一端；电阻RL26的另一端连接到主芯片的ADC端口；若干个并联的下拉电阻的另一端接地；根据所需的DDR容量值设置下拉电阻的阻值。
5.根据权利要求4所述的DDR自适应电路，其特征在于，所述若干个并联的下拉电阻包括并联的电阻DDR2G、电阻DDR3G、电阻DDR4G、电阻DDR5G、电阻DDR6G、电阻DDR7G和电阻DDR8G。
6.根据权利要求4所述的DDR自适应电路，其特征在于，每一个下拉电阻在PCB板上对应一个固定位置的焊盘。
7.根据权利要求6所述的DDR自适应电路，其特征在于，每一个下拉电阻焊盘上焊接固定阻值的电阻。
CN202111066564.1A 2021-09-13 2021-09-13 一种ddr自适应方法及自适应电路 Pending CN113867813A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111066564.1A CN113867813A (zh) 2021-09-13 2021-09-13 一种ddr自适应方法及自适应电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111066564.1A CN113867813A (zh) 2021-09-13 2021-09-13 一种ddr自适应方法及自适应电路

Publications (1)

Publication Number Publication Date
CN113867813A true CN113867813A (zh) 2021-12-31

Family

ID=78995424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111066564.1A Pending CN113867813A (zh) 2021-09-13 2021-09-13 一种ddr自适应方法及自适应电路

Country Status (1)

Country Link
CN (1) CN113867813A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1916819A (zh) * 2005-08-17 2007-02-21 英业达股份有限公司 利用模拟/数字转换概念节省电路脚位的电子电路结构
CN101430936A (zh) * 2008-10-23 2009-05-13 深圳市硅格半导体有限公司 一种获取闪存物理参数的方法
CN202584101U (zh) * 2012-03-05 2012-12-05 深圳市同洲电子股份有限公司 数字电视终端的程序存储器系统
CN104571948A (zh) * 2014-12-11 2015-04-29 乐视致新电子科技（天津）有限公司 一种兼容多种ddr的方法及系统
CN106598887A (zh) * 2016-12-05 2017-04-26 北京小米移动软件有限公司 Ddr内存配置方法、装置以及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1916819A (zh) * 2005-08-17 2007-02-21 英业达股份有限公司 利用模拟/数字转换概念节省电路脚位的电子电路结构
CN101430936A (zh) * 2008-10-23 2009-05-13 深圳市硅格半导体有限公司 一种获取闪存物理参数的方法
CN202584101U (zh) * 2012-03-05 2012-12-05 深圳市同洲电子股份有限公司 数字电视终端的程序存储器系统
CN104571948A (zh) * 2014-12-11 2015-04-29 乐视致新电子科技（天津）有限公司 一种兼容多种ddr的方法及系统
CN106598887A (zh) * 2016-12-05 2017-04-26 北京小米移动软件有限公司 Ddr内存配置方法、装置以及电子设备

Similar Documents

Publication Publication Date Title
US5524269A (en) System for activating and configuring an input/output board in a computer
FI93585B (fi) Ohjelmoitava optionvalinta
US8370574B2 (en) System and method for storing configuration data of a storage automation device
US20050169066A1 (en) Storage controlling device and control method for a storage controlling device
US9361300B2 (en) Controlling filling levels of storage pools
EP1983421A2 (en) Storage controller and storage control method
JP2015046175A (ja) データストレージデバイス
CN102906710B (zh) 一种BootRom备份方法和装置
US7305458B2 (en) System and method for auto-configuring stackable network devices
TWI310639B (en) Communications device for selecting common features of accessories coupled thereto and method therefor
JPH03194774A (ja) 外部記憶装置の不良ブロック交替処理方式
EP3096220A1 (en) Method and system for multicasting data to persistent memory
US8873574B2 (en) Network-attached storage device having a connection to a local user device
CN113867813A (zh) 一种ddr自适应方法及自适应电路
US7836243B2 (en) Nonvolatile semiconductor memory apparatus and memory system
US6889281B2 (en) Hot-plug storage drive
CN114546283B (zh) 一种存储设备存储链路端口管理方法、装置及存储介质
TW201239890A (en) Memory controller address and data pin multiplexing
EP2664992B1 (en) Method for addressing a memory card, a system using a memory card, and a memory card
CN116881179A (zh) 固态硬盘配置方法、固态硬盘和服务器
US5918241A (en) Method and apparatus for setting a plurality of addresses
US5644732A (en) Method and apparatus for assigning addresses to a computer system's three dimensional packing arrangement
CN114126230B (zh) 一种pcb板的兼容布线方法及相关装置
JPS60201461A (ja) システム構成認識方式
CN115827530A (zh) 磁盘配置方法、装置、电子设备、存储介质及程序产品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination