CN1916819A - 利用模拟/数字转换概念节省电路脚位的电子电路结构 - Google Patents
利用模拟/数字转换概念节省电路脚位的电子电路结构 Download PDFInfo
- Publication number
- CN1916819A CN1916819A CN 200510090568 CN200510090568A CN1916819A CN 1916819 A CN1916819 A CN 1916819A CN 200510090568 CN200510090568 CN 200510090568 CN 200510090568 A CN200510090568 A CN 200510090568A CN 1916819 A CN1916819 A CN 1916819A
- Authority
- CN
- China
- Prior art keywords
- circuit
- code
- resistor
- processing unit
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种利用模拟/数字转换概念节省电路脚位的电子电路结构,其在一主机板的控制电路中,内建一处理单元、一模拟/数字转换电路及一代码产生电路,其中模拟/数字转换电路与代码产生电路相连接,以接收来自代码产生电路所产生的一模拟式的分压电源,并加以转换成相对应的一数字式的机器代码,所述模拟/数字转换电路另与所述处理单元相连接,以传送机器代码,这样,所述处理单元即可在取得所述机器代码后,分析、判断出所述分压电源所代表的硬件组态,以供所述主机板进行开机作业。
Description
技术领域
本发明涉及电子电路的结构,尤其涉及一种利用模拟/数字转换概念,以节省电路脚位的电子电路结构。
背景技术
目前一般传统的计算机(Computer)主机板(Main Board)在设计上,会使用到机器代码(Machine ID),以供主机板上的一基本输出/输入系统可在取得所述机器代码后,加以分析、判断出该机器代码所代表的硬件组态,以进行一般传统的开机流程,而在常用设计中,每一个机器代码即需要使用到一个上拉电阻(Pull Up Resistance)及一个下拉电阻(Pull Down Resistance)的组合,请参阅图1所示,其必需由八个上拉电阻10及八个下拉电阻11所构成,所述上拉电阻10的一端共同与一工作电源Vs连接,以形成高准位,所述上拉电阻10的另一端则分别与其对应的下拉电阻11的一端相连接,而所述下拉电阻11的另一端则共同与一接地端Vground相连接,以形成低准位,而每一个上拉电阻10及其对应的下拉电阻11间,则又分别与一输出端12相连接,八个输出端12所输出的电压准位的组合(即所述高准位及低准位),可藉以输出为一组由二位码(Binary)所构成的机器代码,例如:00000001代表1、10101010代表170及11111111代表255等,所述输出端12的电压准位由各对应的下拉电阻11的电阻值大小所控制。
此外,每一输出端12则又分别与所述主机板的一控制芯片上的一多用途输出入接脚(General Purpose Input Output Pin,简称GPIO Pin)相连接,藉以将所述机器代码传送至所述控制芯片中。然而,这样的设计,在传送一个机器代码(1Byte)时,即需要八个多用途输出入接脚,换句话说,控制芯片须浪费八个脚位,才得以接收一组机器代码,这不但造成零件成本的浪费,控制电路上可利用空间减小,也不符合经济效益。因此,如何设计出一种可节省电路脚位的电子电路结构,且通过该设计可以节省电阻成本、节省多用途输出入接脚的使用及方便生产线判断此计算机为何种组态等,为目前刻不容缓而亟待解决的一重要课题。
发明内容
有鉴于一般传统的计算机的设计中会使用到机器代码,且一组机器代码就需要一个上拉电阻及一个下拉电阻,且每一机器代码即需要浪费一个多用途输出入接脚,因此,本发明的目的在于提供一种利用模拟/数字转换概念节省电路脚位的电子电路结构,以通过本发明的设计,可以节省电阻成本、节省多用途输出入接脚的使用及方便生产线判断此计算机为何种组态。
本发明的利用模拟/数字转换概念节省电路脚位的电子电路结构,其可在一主机板上设有一控制电路,该控制电路包括有一处理单元、一模拟/数字转换(Analog-To-Digital Converter,简称ADC)电路、一电源供应电路及一代码产生电路,其中所述电源供应电路分别与所述处理单元、所述模拟/数字转换电路及所述代码产生电路相连接,以提供一稳定的工作电源,而所述模拟/数字转换电路与所述代码产生电路相连接,以接收来自所述代码产生电路所产生的一分压电源,并加以转换成相对应的一数字式(Digital)的机器代码(Machine ID),所述模拟/数字转换电路另与所述处理单元相连接,以传送所述机器代码,如此,等所述处理单元取得机器代码后,即可分析、判断出所述分压电源所代表的硬件组态,以供所述主机板进行开机作业。
所述模拟/数字转换模块可预先内建于所述处理单元中。
所述处理单元内建一基本输出/输入系统,所述基本输出/输入系统储存有各机器代码及其对应的硬件组态,用以在所述处理单元接收到所述机器代码后,针对所述机器代码找出相对应的硬件组态,以进行后续的开机作业。
本发明通过一电源输入端、一接地端、一电压输出端、一上拉电阻及一下拉电阻模块的组合,而形成代码产生电路,其中上拉电阻一端与电源输入端相连接,以接收该电源输入端自所述电源供应电路所取得的电源,上拉电阻另一端与下拉电阻模块一端相连接,所述下拉电阻模块另一端则与所述接地端相连接,以做为所述代码产生电路的零准位,而所述上拉电阻与下拉电阻模块间又与所述电压输出端相连接在一起。所述上拉电阻与下拉电阻模块间所产生的分压电源,经由所述电压输出端而传送出所述代码产生电路外。
所述下拉电阻模块由一个精密电阻或多个精密电阻并联在一起所组成,其中所述多个精密电阻的电阻值等同于所述上拉电阻的电阻值。
所述下拉电阻模块的总电阻值的公式为
其中n为组成下拉电阻模块的精密电阻的个数。
将所述多个精密电阻,依序排列于所述控制电路上,并在相邻各精密电阻的位置处,分别设有一书写区,以供所述控制电路的制造厂商在设计、开发此控制电路时,可明白的指示出所述精密电阻的数量,以方便生产(Production)、除错(Debug)及维修(Maintenance)等人员,在检查、维修该控制电路时,可直接通过观察所述书写区,而快速地得知所述代码产生电路所产生的机器代码为何。
本发明的电子电路结构,不仅可以节省电阻成本、节省多用途输出入接脚的使用,还方便了生产线判断此计算机为何种组态。
附图说明
图1为一般传统常用的机器代码的电路结构示意图;
图2为本发明的一控制电路的电路方块图;
图3为本发明的一代码产生电路的结构示意图。
主要组件符号说明:
控制电路 20 代码产生电路 21
模拟/数字转换电路 22 处理单元 23
电源供应电路 24 基本输出/输入系统 25
电源输入端 30 接地端 31
电压输出端 32 工作电源 Vs
分压电源 Vo 零准位 Vground
机器代码 Dcode 上拉电阻 Rup
下拉电阻模块 Rdown 精密电阻 R1
精密电阻 R2 精密电阻 R3
精密电阻 Rn-1 精密电阻 Rn
具体实施方式
为便于对本发明的目的、形状、构造装置特征及其效果,做更进一步的认识与了解,现举实施例配合图式,详细说明如下:
本发明是一种利用模拟/数字转换概念节省电路脚位的电子电路结构,请参阅图2所示,可在一主机板(Main Board,图中未示)的一控制电路20中,设有一处理单元23、一模拟/数字转换(Analog-To-Digital Converter,简称ADC)电路22、一电源供应电路24及一代码产生电路21,其中所述电源供应电路24分别与所述处理单元23、模拟/数字转换电路22及代码产生电路21相连接,以提供一稳定的工作电源Vs,而所述模拟/数字转换电路22与所述代码产生电路21相连接,以接收来自所述代码产生电路21所产生的一分压电源Vo,并转换成相对应的一数字式(Digital)的机器代码Dcode(Machine ID),所述模拟/数字转换电路22另与所述处理单元23相连接,使得所述处理单元23得以接收来自所述模拟/数字转换电路22所产生的机器代码Dcode,这样,在所述处理单元23取得机器代码Dcode后,分析、判断出所述分压电源Vo所代表的硬件组态,以供所述主机板进行开机作业。
再请参阅图2,所述处理单元23内建有一基本输出/输入系统25(BasicInput/Output System,简称BIOS),所述基本输出/输入系统25储存有各机器代码Dcode及其对应的硬件组态,因此,在所述处理单元23取得所述机器代码Dcode,并传送至所述基本输出/输入系统25后,所述基本输出/输入系统25即可寻找与所述机器代码Dcode相对应的硬件组态,同时,所述控制电路20的制造厂商,还可通过韧体更新等程序,而方便地加以修正或增加各机器代码Dcode及其对应的硬件组态。
如图2及图3所示,所述代码产生电路21包括有一电源输入端30、一接地端31、一电压输出端32、一上拉电阻Rup及一下拉电阻模块Rdown,其中所述上拉电阻Rup一端与所述电源输入端30相连接,以接收所述电源输入端30自所述电源供应电路24所取得的工作电源Vs,所述上拉电阻Rup另一端与所述下拉电阻模块Rdown一端相连接,所述下拉电阻模块Rdown另一端则与所述接地端31相连接,以做为所述代码产生电路21的零准位Vground,而所述上拉电阻Rup与所述下拉电阻模块Rdown间又与电压输出端32相连接在一起,如此,在所述上拉电阻Rup与下拉电阻模块Rdown间产生分压电源Vo时,所述分压电源Vo即可经由所述电压输出端32而传送出所述代码产生电路21外,以供所述模拟/数字转换电路22接收,其中所述分压电源Vo等于(Rdown/(Rup+Rdown))×(Vs-Vground)。
在本发明中,所述下拉电阻模块Rdown可为一精密可变电阻(图中未示),或如图3所示,所述下拉电阻模块Rdown由多个精密电阻R1、R2、R3、...、Rn-1及Rn等并联在一起所组成,其中所述多个精密电阻R1、R2、R3、...、Rn-1及Rn的电阻值等同于所述上拉电阻Rup的电阻值,所述下拉电阻模块Rdown的总电阻值的公式为
其中n为组成下拉电阻模块的精密电阻的个数。
基于上列所述,在本发明的一较佳实施例中,所述工作电源Vs是使用一固定电压源(3伏特),所述上拉电阻Rup是使用一固定电阻值(10000欧姆),而所述下拉电阻模块Rdown在本发明中,则是使用三精密电组R1、R2及R3并联在一起所组成,所述精密电阻R1、R2及R3的电阻值等同于所述上拉电阻Rup(则下拉电阻模块Rdown的总电阻值为3333欧姆),则所述分压电源Vo等于(Rdown/(Rup+Rdown))×(Vs-Vground)(即Vo=(3333/(10000+3333))×(3-0)=0.75伏特),如此,可得知所述分压电源Vo等于0.25倍的工作电源Vs。此外,如果在本实施例中,所述下拉电阻模块Rdown仅使用二精密电组R1及R2并联而成(下拉电阻模块Rdown的总电阻值为5000欧姆),则所述分压电源Vo等于(Rdown/(Rup+Rdown))×(Vs-Vground)(即Vo=(5000/(10000+5000))×(3-0)=1伏特),如此,可得知所述分压电源Vo等于0.33倍的工作电源Vs。又,如果在本实施例中,所述下拉电阻模块Rdown仅使用一精密电组R1(下拉电阻模块Rdown的总电阻值为10000欧姆),则所述分压电源Vo等于(Rdown/(Rup+Rdown))×(Vs-Vground)(即Vo=(10000/(10000+10000))×(3-0)=1.5伏特),如此,可得知所述分压电源Vo等于0.5倍的工作电源Vs。
根据详细实施例中所述可知,通过改变所述下拉电阻模块Rdown的总电阻值(如:0.25、0.333及0.5欧姆),即可产生具有固定比例变化的分压电源Vo(如:0.75、1及1.5伏特),则所述模拟/数字转换电路22在取得各分压电源Vo后所转换出的各机器代码Dcode,亦即具备固定比例的变化,例如:当所述模拟/数字转换电路22将工作电源Vs(即3伏特)设为第255阶,而零准位Vground(即0伏特)设为第0阶时,则所述等机器代码Dcode将分别为第63.75阶(在伏特分压电源Vo为0.75伏特时)、第85阶(在伏特分压电源Vo为1伏特时)及第127.5阶(在伏特分压电源Vo为1.5伏特时),如此,所述处理单元23在取得所述机器代码Dcode后,所述基本输出/输入系统25即可针对所述机器代码Dcode,分析、判断出所述分压电源Vo所代表的硬件组态。
在此须特别一提的是,本发明的所述多个精密电阻,依序排列于所述控制电路20上,并在相邻各精密电阻R1、R2、R3、...、Rn-1及Rn的位置处,分别设有一书写区(图中未示,如可供书写的表格、可供画除的圆型框架或贴纸等),以供所述控制电路20的制造厂商在设计、开发此控制电路20时,可明白的指示出所述精密电阻R1、R2、R3、...、Rn-1及Rn的数量,以方便生产(Production)、除错(Debug)及维修(Maintenance)等人员在检查、维修该控制电路20时,可直接通过观察所述书写区,而快速地得知所述代码产生电路21所产生的机器代码Dcode为何。
在此须特别一提的是,所述模拟/数字转换电路22可预先内建于所述处理单元23中,藉以共同封装成同一芯片,以解省成本及空间。
以上所述仅为本发明较佳的具体实施例,但本发明的构造特征并不局限于此,任何熟悉该技术的人员在本发明技术领域内,可轻易想到的变化或修饰,均应涵盖在本发明的保护范围内。
Claims (8)
1、一种利用模拟/数字转换概念节省电路脚位的电子电路结构,其应用于一控制电路上,其特征在于包括:
一电源供应电路,用以提供一稳定的工作电源;
一处理单元;
一代码产生电路,其与所述电源供应电路相连接,在接收所述工作电源后,产生一分压电源;
一模拟/数字转换电路,其与所述处理单元相连接,另与所述代码产生电路相连接,所述模拟/数字转换电路接收所述代码产生电路所产生的分压电源,并转换成相对应的一机器代码,所述模拟/数字转换电路将所述机器代码传送至所述处理单元中,以供所述处理单元分析、判断出所述分压电源所代表的硬件组态。
2、根据权利要求1所述的电子电路结构,其特征在于:所述模拟/数字转换模块预先内建于所述处理单元中。
3、根据权利要求1所述的电子电路结构,其特征在于所述处理单元内建一基本输出/输入系统,所述基本输出/输入系统储存有各机器代码及其对应的硬件组态,用以在所述处理单元接收到所述机器代码后,针对所述机器代码找出相对应的硬件组态,以进行后续的开机作业。
4、根据权利要求1所述的电子电路结构,其特征在于:所述代码产生电路包括:
一电源输入端,与所述电源供应电路相连接,以接收所述工作电源;
一接地端,与所述电源供应电路相连接,以形成零准位;
一电压输出端,与所述模拟/数字转换电路相连接,以传送所述分压电源;
一上拉电阻,其一端与所述电源输入端相连接,以取得所述工作电源,所述上拉电阻另一端与一下拉电阻模块的一端相连接;
所述下拉电阻模块,其另一端与所述接地端相连接,以做为所述代码产生电路的零准位;而所述上拉电阻与所述下拉电阻模块间又与所述电压输出端相连接在一起,所述上拉电阻与所述下拉电阻模块间所产生的分压电源,经由所述电压输出端而传送出所述代码产生电路外。
5、根据权利要求4所述的电子电路结构,其特征在于:所述分压电源的公式为Vo=(Rdown/(Rup+Rdown))×(Vs-Vground)。
6、根据权利要求4所述的电子电路结构,其特征在于:所述下拉电阻模块由一个精密电阻或多个精密电阻并联在一起所组成。
7、根据权利要求6所述的电子电路结构,其特征在于:所述精密电阻的电阻值等同于所述上拉电阻的电阻值。
8、根据权利要求6所述的电子电路结构,其特征在于:所述下拉电阻模块的总电阻值的公式为
其中n为组成下拉电阻模块的精密电阻的个数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100905688A CN100390704C (zh) | 2005-08-17 | 2005-08-17 | 利用模拟/数字转换概念节省电路脚位的电子电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100905688A CN100390704C (zh) | 2005-08-17 | 2005-08-17 | 利用模拟/数字转换概念节省电路脚位的电子电路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1916819A true CN1916819A (zh) | 2007-02-21 |
CN100390704C CN100390704C (zh) | 2008-05-28 |
Family
ID=37737827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100905688A Expired - Fee Related CN100390704C (zh) | 2005-08-17 | 2005-08-17 | 利用模拟/数字转换概念节省电路脚位的电子电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100390704C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113867813A (zh) * | 2021-09-13 | 2021-12-31 | 广州朗国电子科技股份有限公司 | 一种ddr自适应方法及自适应电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6970752B1 (en) * | 2000-05-17 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | Method and apparatus for detecting switch closures |
US6686726B1 (en) * | 2002-08-08 | 2004-02-03 | Innoveta Technologies, Inc. | Tracking or independent output voltage adjustment for multiple output supplies |
CN1303429C (zh) * | 2003-04-15 | 2007-03-07 | 瑞昱半导体股份有限公司 | 多重插座侦测器 |
-
2005
- 2005-08-17 CN CNB2005100905688A patent/CN100390704C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113867813A (zh) * | 2021-09-13 | 2021-12-31 | 广州朗国电子科技股份有限公司 | 一种ddr自适应方法及自适应电路 |
Also Published As
Publication number | Publication date |
---|---|
CN100390704C (zh) | 2008-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2279718C1 (ru) | Стенд для изучения электронных средств автоматизации | |
CN101408774B (zh) | 兼容多种编码器接口的交流伺服驱动器 | |
CN102075192A (zh) | 一种高速数字模拟转换电路及其工作方法 | |
CN1916819A (zh) | 利用模拟/数字转换概念节省电路脚位的电子电路结构 | |
CN101923798A (zh) | 机械电子信号检测处理eda综合实验箱 | |
CN200950217Y (zh) | 便携式智能仪器仪表开发平台 | |
CN1256673C (zh) | Pda主板生产测试的方法 | |
CN104750583A (zh) | 主板上电时序诊断电路 | |
CN107957698B (zh) | 一种控制模块外围电路的辨识电路及方法 | |
CN111953333A (zh) | 阵列式mems传感器spi并行数据采集电路及采集方法 | |
CN2491810Y (zh) | 码盘式十/二进制存储转换器 | |
CN212255466U (zh) | 一种基于at单片机的迷你简易数字电压表驱动控制电路 | |
CN103268079A (zh) | 外设组件互联标准接口的数模转换输出控制装置 | |
CN201060229Y (zh) | 总线式数字仪表 | |
CN203241759U (zh) | 一种外设组件互联标准接口的数模转换输出控制装置 | |
RU206871U1 (ru) | Мезонинный модуль цифроаналогового преобразователя (ЦАП) | |
CN115311801B (zh) | 一种消防用二总线设备与红外组合的编码方法 | |
CN2869979Y (zh) | 一种具有usb通讯功能的a/d模块 | |
CN104238404A (zh) | 模块式工业控制板卡 | |
CN101303793A (zh) | 总线式数字仪表 | |
CN205027872U (zh) | 一种飞针测试机电测系统的电压模块 | |
CN220730667U (zh) | 一种船用通导设备信号模拟器 | |
CN202975766U (zh) | 高精度便携式数据采集仪的数据采集系统 | |
CN220855096U (zh) | 一种测试验证装置 | |
RU2487393C1 (ru) | Устройство для ввода сигналов командной матрицы |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080528 Termination date: 20110817 |