CN113853689A - 光电子半导体芯片 - Google Patents

光电子半导体芯片 Download PDF

Info

Publication number
CN113853689A
CN113853689A CN202080037864.4A CN202080037864A CN113853689A CN 113853689 A CN113853689 A CN 113853689A CN 202080037864 A CN202080037864 A CN 202080037864A CN 113853689 A CN113853689 A CN 113853689A
Authority
CN
China
Prior art keywords
contact
layer
semiconductor chip
semiconductor layer
optoelectronic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080037864.4A
Other languages
English (en)
Inventor
斯特凡·巴特尔
安娜·尼尔施尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN113853689A publication Critical patent/CN113853689A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

光电子半导体芯片(1)包括：半导体层序列(10)，其具有第一半导体层(101)、第二半导体层(102)和在第一半导体层(101)和第二半导体层(102)之间的有源层(103)。光电子半导体芯片(1)包括：第一接触结构，其具有用于电接触第一半导体层(101)的多个第一接触销(21)和第一接触层(210)；和第二接触结构，其用于电接触第二半导体层(102)。第一半导体层(101)设置在第一接触层(210)和有源层(103)之间。第一接触销(21)设置在第一接触层(210)和第一半导体层(101)之间，并且沿横向方向彼此分开和间隔开。通过每个第一接触销(21)在第一接触层(210)和第一半导体层(101)之间形成具有电阻的电连接。在此，第一接触销(21)选择为，使得由两个不同的第一接触销(21)形成的电连接具有不同的电阻。

Description

光电子半导体芯片
技术领域
提出一种光电子半导体芯片。
发明内容
要实现的目的此外在于，提出一种光电子半导体芯片，其特征在于特别均匀的电流密度分布、光密度分布和温度分布。
所述目的通过具有独立权利要求的特征的主题来实现。有利的设计方案和改进方案是从属权利要求的主题。
根据光电子半导体芯片的至少一个实施方式，所述光电子半导体芯片包括半导体层序列，其具有第一半导体层、第二半导体层和设置在第一半导体层和第二半导体层之间的有源层。半导体层序列例如基于III-V族化合物半导体材料。半导体材料例如是氮化物化合物半导体材料，例如AlnIn1-n-mGamN，或是磷化物化合物半导体材料，如AlnIn1-n-mGamP，或是砷化物化合物半导体材料，如AlnIn1-n-mGamAs或AlnIn1-n-mGamAsP，其中分别有0≤n≤1，0≤m≤1并且m+n≤1。在此，半导体层序列可以具有掺杂材料以及附加地具有组成部分。为了简单然而仅说明半导体层序列的晶格的主要组成部分，即Al、As、Ga、In、N或P，即使这些主要组成部分部分地可以由少量其他物质替代和/或补充也如此。优选地，半导体层序列基于InGaAlP。
有源层用于产生或用于吸收电磁辐射。有源层尤其包含至少一个pn结和/或至少一个量子阱结构，其呈单量子阱的形式，简称SQW，或呈多量子阱结构的形式，简称MQW。优选地，半导体芯片包括尤其刚好一个连通的有源层。
例如，半导体芯片在常规运行中产生在蓝色或绿色或红色光谱范围内或在UV范围内或在IR范围内的电磁辐射。
例如，第一半导体层借助p型传导材料形成并且第二半导体层借助n型传导材料形成。替选地，第一半导体层借助n型传导材料形成并且第二半导体层借助p型传导材料形成。
在此和在下文中，将半导体芯片理解为可单独操作和可电接触的元件。半导体芯片优选通过分割从晶片复合件中产生。尤其，这种半导体芯片的侧面于是例如具有来自晶片复合件的分割工艺的痕迹。
半导体芯片优选包括在晶片复合件中生长的半导体层序列的刚好一个原始连通的区域。半导体芯片的半导体层序列优选连通地构成。半导体芯片的平行于半导体层序列或半导体芯片的主延伸平面测量的横向扩展与半导体层序列的横向扩展相比大例如最多5％或最多10％。
根据至少一个实施方式，光电子半导体芯片包括第一接触结构，其具有用于电接触第一半导体层的多个第一接触销和第一接触层。尤其，在常规运行中，第一半导体层经由第一接触结构由电流供应。优选地，第一接触层包括金属，如金、银、铝、钯、铂、钛、镍、导电氧化物或由这些材料中的一种或由这些材料的混合物构成。
根据光电子半导体芯片的至少一个实施方式，所述光电子半导体芯片包括用于电接触第二半导体层的第二接触结构。尤其在常规的运行中，第二半导体层经由第二接触结构通电。优选地，第二接触结构包括金属，如金、银、铝、钯、铂、钛、镍、导电氧化物或由这些材料中的一种或由这些材料的混合物构成。第二接触结构例如由与第一接触层相同的材料形成。
根据至少一个实施方式，第一半导体层设置在第一接触层和有源层之间。例如，第一半导体层、第一接触层和有源层的主延伸平面基本上彼此平行地伸展。尤其，第一半导体层和有源层在制造公差的范围内具有相同的横向扩展。在此和在下文中，用层的“横向扩展”表示在平行于所述层的主延伸平面伸展的平面中的扩展。尤其，第一半导体层邻接于有源层和第一接触销。优选地，第一半导体层与有源层以及与第一接触销直接接触。
根据至少一个实施方式，第一接触销设置在第一半导体层和第一接触层之间。例如，第一接触层不与第一半导体层直接接触。尤其，第一接触层仅经由第一接触销与第一半导体层电接触。
根据至少一个实施方式，第一接触销沿横向方向彼此分开且间隔开地设置。在此和在下文中，用“横向方向”表示平行于有源层的主延伸平面伸展的方向。尤其，第一接触销沿横向方向彼此电绝缘。也就是说，两个任意的第一接触销仅经由第一接触层和/或第一半导体层导电地彼此连接。例如，在两个任意的、相邻的第一接触销之间的中间空间用电绝缘材料填充。电绝缘材料例如包括二氧化硅和/或氮化硅和/或氧化铝或由其构成。替选地，在两个第一接触销之间的空间用空气或气体填充。例如，两个相邻的第一接触销沿横向方向的间距至少为2μm或至少为4μm或至少为6μm或至少为8μm。
根据至少一个实施方式，通过每个第一接触销，在第一接触层和第一半导体层之间形成具有电阻的电连接。例如，第一半导体层在常规运行中经由第一接触销通电。优选地，载流子可以在第一半导体层和第一接触层之间仅经由第一接触销交换。在此，电流在其从第一接触层至第一半导体层穿过接触销的路径上经过电阻。
根据至少一个实施方式，第一接触销选择为，使得由两个不同的第一接触销形成的电连接具有不同的电阻。“不同的电阻”在此意味着，电阻不同地预设，即不仅由制造公差引起。例如，一个电连接的电阻是另一电连接的电阻的至少1.1倍，或至少1.2倍或至少1.5倍。优选地，较大的电阻是较小的电阻的最高10倍或最高5倍。
例如，第一接触销选择为，使得除由一个第一接触销形成的电连接外，所有由第一接触销形成的电连接在制造公差的范围内具有相同的电阻。由其余的第一接触销形成的电连接具有与其他电连接不同的电阻值。
替选地，第一接触销选择为，使得每个单个的电连接具有其他电连接通常不具有的电阻。在此情况下，由第一接触销形成的电连接的电阻成对地是不同的。
在至少一个实施方式中，光电子半导体芯片包括半导体层序列，其具有第一半导体层、第二半导体层和在第一半导体层和第二半导体层之间的有源层。光电子半导体芯片包括第一接触结构，其具有用于电接触第一半导体层的多个第一接触销和第一接触层，并且包括用于电接触第二半导体层的第二接触结构。第一半导体层设置在第一接触层和有源层之间。第一接触销设置在第一接触层和第一半导体层之间并且沿横向方向彼此分开和间隔开。通过每个第一接触销在第一接触层和第一半导体层之间形成具有电阻的电连接。在此，第一接触销选择为，使得由两个不同的第一接触销形成的电连接具有不同的电阻。
在此，这里所描述的光电子半导体芯片尤其基于下面的考量。为了实现尽可能均匀的发光图像和尽可能均匀的温度分布，需要的是，将光电子半导体芯片经由尽可能大的面均匀地通电。如果半导体芯片的外部的连接部位安置在半导体芯片的外侧上，那么然而在引导电流的层之内的电压降造成不均匀的电流密度分布，这在半导体芯片的不均匀的光密度分布和/或在半导体芯片之内的不均匀的温度分布方面产生影响。典型地，改善的电流分布可以通过增加引导电流的层的层厚度来实现。但是，层厚度的增加仅全局地对整个半导体芯片产生影响，由此不能实现局部的电流密度增加。层厚度的局部改变会引起期望的效应，然而是技术上耗费的。替选地，对引导电流的元件进行调整，以便影响局部的电流密度，其中所述引导电流的元件与半导体层序列直接接触。例如，这种影响经由属于n型传导的半导体层的接触结构的调整进行。
这里所描述的光电子半导体芯片此外使用如下构思，局部地通过影响p型接触结构来影响电流密度。p型接触结构为此包括引导电流的接触层，所述接触层经由接触销与半导体层序列电接触。在此，有针对性地影响在电流穿流接触销时经过的电阻，以便补偿接触层中的压降并且实现在半导体芯片中的尽可能均匀的电流密度分布。
有利地，更均匀的电流密度分布造成半导体芯片的更均匀的发光图像并且造成在半导体芯片内的更均匀的温度分布。这两者可以减少老化效应。具有均匀的光密度的光电子半导体芯片例如对于具有成像的光学装置的应用而言是期望的。此外，优化工艺或光电子半导体芯片的运行点的选择变得容易。
此外，替选地可实现匹配于特定应用。例如，局部的温度提高是期望的，因为在此处的应用具有热沉。通过在热沉的区域内有针对性地局部提高电流密度，可实现光电子半导体芯片在应用中的提高的效率和耐抗性。
根据光电子半导体芯片的至少一个实施方式，第一接触销分别经由接触面与第一半导体层直接接触。两个不同的第一接触销的接触面的面积选择为不同的。例如，一个第一接触销的接触面的面积是另一个第一接触销的接触面的面积的至少1.1倍或至少1.2倍或至少1.5倍。
通过选择接触面的面积能影响第一接触销与第一半导体层的接触电阻。由此，通过第一接触销在第一接触层和第一半导体层之间形成的电连接的电阻能被影响。例如，接触面分别具有五边形的形状。五边形例如具有在19μm和26μm之间的宽度和在26μm和33μm之间的长度。长度和宽度在此是五边形的在横向平面中彼此垂直的两个尺寸。
例如，接触面的面积在500μm2和850μm2之间，包含边界值。有利地，在制造中的接触面的影响是特别简单的，例如通过剥离工艺或照相技术和随后的借助于湿刻蚀工艺或干刻蚀工艺的有源结构化来实现。
根据至少一个实施方式，两个不同的第一接触销的横向扩展不同地选择。例如，第一接触销在横向平面中具有圆形的或五边形的基本轮廓。尤其，此外两个不同的第一接触销的直径选择为不同的。尤其，第一接触销沿着垂直于其横向平面的方向具有在下文中称为长度的扩展。第一接触销的横向扩展例如在制造公差的范围内在其整个长度上分别是恒定的。优选地，所有第一接触销在制造公差的范围内具有相同的长度。
优选地，第一接触销的横向扩展分别在特定长度下突然地增加或减少。例如，第一接触销的横向扩展从其朝向第一接触层的侧起直至特定长度分别是恒定的并且随后分别突然升高或突然降低，其中横向扩展在突然改变之后分别在全部剩余长度上是恒定的。在其中横向扩展突然改变的长度例如分别在第一接触销的总长度的2％和50％之间，包含边界值，优选在2％和15％之间，包含边界值。替选地，在其中横向扩展突然改变的长度是第一接触销的总长度的50％和98％之间，包含边界值，优选在80％和98％之间，包含边界值。第一接触销分别在突然改变之后的横向扩展例如为在突然改变前的横向扩展的最高10％或最高40％或最高80％。替选地，在突然改变之后的横向扩展例如分别是突然改变之前的至少1.5倍或2倍或10倍大。尤其，两个不同的第一接触销的在其中出现横向扩展的突然改变的长度和/或横向扩展的突然改变选择为不同的。
有利地，在第一接触层和第一半导体层之间的、由第一接触销形成的电连接的电阻能经由有针对性地选择第一接触销的横向扩展来特别简单地影响。
根据至少一个实施方式，两个不同的第一接触销的材料组成选择为不用的。例如，第一接触销部分地或完全地由金属或导电氧化物形成。例如，第一接触销包括金、银、铝、靶、铂、钛、镍、导电氧化物或由这些材料中的一种或由这些材料的混合物构成。尤其地，不同的第一接触销的材料不同。例如，两个不同的第一接触销由至少部分不同的材料形成。替选地，两个不同的第一接触销由相同材料形成，然而不同材料的份额不同。例如，第一接触销基于金或由金合金形成。在此情况下，不同的第一接触销例如在相应的合金的金含量方面不同。
根据至少一个实施方式，第一接触销选择为，使得电连接的电阻沿横向方向单调降低。例如，第一接触销的电阻从半导体芯片的侧面起随着侧面的间距增加而单调降低，其中所述侧面将第二半导体层和第一半导体层的背离有源区域的侧彼此连接。替选地，第一接触销的电阻从这种侧面起单调增加。优选地，所有由第一接触销形成的电连接具有相同的电阻，其中所述第一接触销具有在制造公差的范围内距侧面相同的间距。有利地，能沿着横向方向通过沿该方向具有单调降低的电阻的电连接特别好地补偿电压降，由此实现在半导体层序列中的均匀的电流分布。
例如，第一接触销选择为，使得电连接的电阻附加地沿第二横向方向单调降低。尤其，横向方向和第二横向方向彼此垂直。
由与侧面具有最小间距的第一接触销形成的电连接例如具有由与侧面具有最大可能的间距的第一接触销形成的电连接的至少1.2倍或至少1.5倍或至少2倍大的电阻。由与侧面不具有最小可能的间距和最大可能的间距的第一接触销形成的电连接的电阻优选作为与侧面的间距的函数线性地降低。
根据至少一个实施方式，半导体层序列具有至少两个沿横向方向彼此并排的、不相交的区域。与所述区域分别关联有多个第一接触销。与共同的区域相关联的第一接触销选择为，使得由其形成的电连接全部具有相同的电阻(在制造公差的范围内)。与不同的区域相关联的第一接触销选择为，使得由其实现的电连接具有不同的电阻。电阻例如彼此相差至少10％或至少20％或至少50％。
例如，区域分别连通地，优选单连通地构成。优选地，所有区域具有相同的尺寸。尤其，与每个区域关联有相同数量的第一接触销。例如，每个区域具有至少80个第一接触销或至少100个第一接触销或至少200个第一接触销。替选地或附加地，每个区域可以具有最多300个或最多400个或最多600个第一接触销。例如，所有这些第一接触销具有相同大的与第一半导体层的接触面和/或全部具有相同的横向扩展和/或全部具有相同的材料组成。与不同区域相关联的第一接触销例如在至少一个所述特性方面不同进而由其形成的电连接具有不同的电阻。
根据至少一个实施方式，第一接触销分别包括氧化层。氧化层由透明导电氧化物形成。氧化层经由接触面分别与第一半导体层直接接触。例如，透明导电氧化物包括铟锡氧化物，简称ITO，和/或其他氧化锡化合物，如掺杂有氟的氧化锡或掺杂有锑的氧化锡。尤其，氧化层对于由半导体芯片发射的辐射是透明的。例如，氧化层的材料的吸收系数对于由半导体芯片发射的辐射是足够小的，使得小于5％，优选小于1％的所发射的功率被吸收。
例如，氧化层的和第一半导体层的接触面基本上确定第一接触销的接触电阻。尤其，经由选择接触面的面积可以影响第一接触销的电阻。使用至少部分透明的第一接触销带来如下优点，即第一接触销不具有对光电子半导体芯片的亮度的强烈影响。
根据至少一个实施方式，第一接触销分别具有金属层。在每个第一接触销中，金属层与氧化层经由边界面直接接触。接触面和边界面是氧化层的相对置的侧。例如，金属层包括金、银、铝、钯、铂、钛、镍或由这些材料中的一种或这些材料的混合物构成。尤其，金属层包括与第一接触层相同的材料。优选地，金属层与第一接触层分别直接接触。更优选地，金属层与第一接触层一件式地构成。尤其，金属层不与半导体层序列直接接触。例如，借助于金属层的材料组成可选择第一接触销的电阻。
根据至少一个实施方式，两个不同的第一接触销的边界面的面积不同。如果例如第一接触销引导电流，那么所述电流所经过的电阻此外通过在金属层和氧化层之间的边界面的尺寸确定。由此有利地经由适当地选择第一接触销的边界面的面积可选择由所述第一接触销形成的电连接的电阻。例如，一个第一接触销的边界面的面积是另一个第一接触销的边界面的面积的至少1.1倍或至少1.2倍或至少1.5倍。
优选地，第一接触销的接触面分别具有所属的边界面的面积的至少5倍或至少10倍或至少20倍大。
根据至少一个实施方式，光电子半导体芯片具有下侧。第一半导体层设置在下侧和有源层之间。光电子半导体芯片具有第一连接面和第二连接面，用于从外部电接触半导体芯片。第一连接面与第一接触结构导电地连接并且第二连接面与第二接触结构导电地连接。此外，第一连接面和第二连接面在半导体芯片的不接触的状态下露出。例如，光电子半导体芯片能经由第一连接面和第二连接面从外部运行。为此，例如第一连接面和第二连接面与接触线接触并且被供应电流。尤其由此经由第一连接面与第一接触结构和第二连接面与第二接触结构的导电连接电接触半导体层序列。
下侧例如是半导体芯片的如下侧，在应用情况下所述半导体芯片经由该侧安装。例如，在应用情况下光电子半导体芯片经由下侧安装在壳体中和/或安装在导线框上。优选地，光电子半导体芯片具有辐射侧，所述辐射侧与下侧相对置。例如，光电子半导体芯片经由辐射侧发射其所有发射的辐射的大部分。尤其，半导体芯片经由辐射侧发射其所有发出的辐射的大于50％或大于70％或大于85％。例如，光电子半导体芯片是所谓的薄膜芯片。例如，光电子半导体芯片用作为在例如用于汽车的前照灯中的光源。有利地，在此所描述的具有特别均匀的电流密度分布从而特别均匀的光密度分布的光电子半导体芯片形成特别好地适合于在前照灯中应用的光源。
根据至少一个实施方式，第一连接面是光电子半导体芯片的与下侧相对置的面。第一连接面在光电子半导体芯片的边缘上构成。例如，通过将第一连接面设置在半导体芯片的与下侧相对置的面上，从辐射侧的方向从外部接触第一连接面是可能的。有利地，光电子半导体芯片由此能特别简单地经由其下侧在应用情况下安装，因为从与下侧相反的方向进行从外部接触第一连接面。例如，附加地第二连接面同样设置在半导体芯片的背离下侧的侧上。由此，在此情况下，第一和第二连接面可从共同的方向接触。例如，第二连接面形成辐射侧的一部分。
尤其，光电子半导体芯片的边缘邻接于光电子半导体芯片的侧面。侧面是半导体芯片的外面，其横向于半导体层序列的主延伸平面伸展并且将辐射侧与下侧连接。优选地，第一连接面邻接于所述侧面。
例如，沿横向方向第一接触层具有比半导体层序列更大的扩展。尤其，随后第一接触层的背离下侧的侧形成第一连接面。尤其，第一接触层的该侧的形成第一连接面的部分不具有半导体层序列。
根据至少一个实施方式，第一连接面形成光电子半导体芯片的下侧的至少一部分。例如，那么从下侧的方向起电接触第一连接面。例如，光电子半导体芯片在应用情况下安装在导线框上，使得在导线框和光电子半导体芯片的下侧之间产生电连接。例如，光电子半导体芯片的整个下侧形成第一连接面。
根据至少一个实施方式，第二接触结构包括多个接触条。接触条设置在第二半导体层的背离有源层的侧上并且优选基本上彼此平行地伸展。例如，第二接触结构形成光电子半导体芯片的辐射侧的一部分。尤其，接触条与第二半导体层直接接触。附加地，例如第二连接面构成为辐射侧的一部分，由此有利地简化通过第二连接面电接触第二接触结构。例如，接触条基本上平行于辐射侧的外棱边伸展。辐射侧的外棱边在此是辐射侧的沿横向方向对辐射侧限界的线。
例如，接触条选择为，使得在第二半导体层中实现特别均匀的电流密度分布。为此，例如以适合的方式和方法选择接触条的直径。尤其，接触条的宽度分别沿着其主延伸方向，从第二连接面起增大。直径在此是接触条的垂直于接触条的主延伸方向测量的扩展。
根据至少一个实施方式，第二接触结构包括多个过孔和第二接触层。过孔与第二半导体层直接接触并且第二接触层设置在第一接触层的背离半导体层序列的侧上。过孔分别穿透第一接触层、第一半导体层和有源层并且相对于其电绝缘。通过每个过孔形成在第二接触层和第二半导体层之间的电连接。尤其，与每个所述电连接关联有电阻。例如，能有针对性地影响所述电阻。针对第一接触销的电阻的影响公开的特征在此优选也针对过孔的电阻的影响公开并且反之亦然。
例如，包括过孔的光电子半导体芯片是所谓的过孔设计薄膜芯片。例如，在这种光电子半导体芯片中，第一连接面和第二连接面构成为下侧的一部分。例如，在应用情况下，这种光电子半导体芯片能特别简单地安装在引导电流的表面上并且电接触。尤其在此可以放弃使用接触线。
根据至少一个实施方式，有源层和/或第一半导体层和/或第二半导体层分别单连通地构成。尤其这种半导体芯片不包括过孔。
附图说明
光电子半导体芯片的其他优点和有利的设计方案从下面结合附图示出的实施例中得出。相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件彼此间的大小关系不视为是符合比例的。更确切地说，为了更好的可示出性和/或为了更好的可理解性夸大地示出个别元件。
附图示出：
图1A、1B和8示出光电子半导体芯片的实施例的不同视图；
图2示出第一接触销的一个实施例的细节的示意剖视图；
图3示出半导体芯片的变型形式的俯视图；
图4A至4C、6A和6B示出半导体芯片的实施例中的接触销的细节图；
图4D示出半导体芯片的一个变型形式中的接触销的细节图；
图5示出用于不同类型构成的第一接触销的累积的电流密度的图形；以及
图7示出用于不同类型构成的第一接触销的光密度的图形。
具体实施方式
在图1A中示出这里所描述的光电子半导体芯片1的第一实施例的立体图。光电子半导体芯片1包括半导体层序列10，其具有第一半导体层101、第二半导体层102和在第一半导体层101和第二半导体层102之间设置的有源层103。此外，光电子半导体芯片1包括第一接触层210，其中第一半导体层101设置在有源层103和第一接触层210之间。
优选地，第一接触层210包括至少一种金属或由金属形成。例如，第一接触层210基于金。半导体层序列10例如基于InGaAlP。尤其，第一半导体层101掺杂有p型掺杂材料并且第二半导体层102掺杂有n型掺杂材料。第一接触层210与第一接触销21一起形成第一接触结构。半导体层序列10，尤其是第一半导体层101可以在第一接触销21之间结构化地构成。例如，为了该目的可以借助于刻蚀移除在第一接触销21之间的半导体材料。刻蚀例如可以干化学地或湿化学地进行。第一半导体层101的通过刻蚀产生的结构化部和或者或第一接触销21因此可以具有刻蚀角度。
光电子半导体芯片1还包括下侧1a。下侧1a在此由载体40的如下侧形成，该侧背离第一接触层210。优选地，载体40的特征在于匹配于第一接触层210和/或半导体层序列10的热膨胀系数，以至于在光电子半导体芯片1在运行中变热时避免可能产生的应力。例如，载体40可以包括半导体材料，如锗、砷化镓、氮化镓、硅和/或其他材料，如蓝宝石、氮化硅、氮化铝和金属。此外，载体40尤其具有高的热导率，从而在常规运行中产生的热量可以至少部分地经由载体40输出至周围环境。
优选地，载体40包括镜层。镜层例如包括布拉格镜、介电镜或含金属的镜层。还优选的是，载体40的朝向半导体层序列10的侧构成为镜。例如，载体40的所述侧由材料、如金属或金属合金形成，所述材料将在有源层103中产生的辐射至少部分地反射。例如，载体40的朝向半导体层序列10的侧反射在有源层103中产生的辐射的至少80％或至少90％或至少95％。有利地，通过镜面反射的载体40能减少光损失。
光电子半导体芯片1还包括第一连接面20。第一连接面20设置在光电子半导体芯片1的背离下侧1a的侧上，在此设置在第一接触层210的背离下侧1a的侧上。光电子半导体芯片1的第二接触结构包括接触接片31。接触接片31与第二连接面30导电地连接，所述第二连接面在此设置在第二半导体层102的背离有源层103的侧上。接触接片31尤其与第二半导体层102直接接触。
第一接触销21经由接触面21a与第一半导体层101直接接触。在本实施例中，不从外部接触半导体芯片1，由此第一连接面20和第二连接面30露出。在常规运行中，光电子半导体芯片1例如借助于接触线从外部接触。在运行中因此第一接触结构和第二接触结构经由第一连接面20和第二连接面30通电。借助于接触接片31和第一接触销21对半导体层序列10通电。优选地，接触接片31，沿竖直方向观察，与第一接触销21不重叠地设置。
通过第一接触销21分别在第一接触层210和第一半导体层101之间形成电连接。所述电连接分别具有电阻。在本实施例中，不同的接触面21a具有不同的面积和不同的横向扩展。由于第一接触销21的不同大的接触面21a和横向扩展，分别由不同的第一接触销21形成的不同的电连接具有不同大的电阻。在此，距第一连接面20具有较大间距的接触面21a与距连接面20具有较小的间距的接触面21a相比具有较大的面积。由此，相应地，距连接面20具有较大间距的电连接具有较小的电阻。有利地，能补偿在第一接触层210内的电压降并且第一半导体层101可以借助均匀的电流分布通电。
在图1B中示出光电子半导体芯片1的第二实施例的立体图。图1B基本上示出与图1A相同的特征，区别是接触层210具有与半导体层序列10相同的横向扩展。此外，第一接触层210的背离半导体层序列10的侧形成光电子半导体芯片1的下侧1a。第一连接面20安置在光电子半导体芯片1的下侧1a上。与光电子半导体芯片的第一实施例的另一区别在于，接触面21a全部具有相同的面积。例如，那么第一接触销21的内在电阻具有不同的值。由此，由第一接触销21形成的电连接也分别具有电阻的不同值。尤其，例如不同的第一接触销21的材料组成选择为，使得不同的电连接具有不同的电阻。
在图2中示出根据第一实施例的第一接触销21的细节的示意剖视图。第一接触销21包括金属层211和氧化层212，其由透明导电氧化物形成。氧化层212经由接触面21a与第一半导体层101直接接触并且经由边界面21b与金属层211直接接触。金属层211与第一接触层210直接接触。在第一半导体层101和第一接触层210之间的未由第一接触销21填充的区域由电绝缘材料50，例如氧化硅或氮化硅填充。替选地，电绝缘材料也可以是空气或气体。由此，第一接触销21包括第一区域201和第二区域202，其中第一接触销21的第一区域201由金属层211的部段形成，并且第一接触销21的第二区域202由氧化层212的邻接于金属层211的所述部段的部段形成。类似的结论适用于每个第一接触销21。也就是说，每个第一接触销21包括第一区域201和第二区域。每个第一接触销21的第二区域202有利地具有比其第一区域201更大的横向扩展，以便可实现更好的电流扩展。尤其，第一接触销21的氧化层212或氧化层212的部段分别可以仅构成用于电流扩展。
第一接触销21形成在第一半导体层101和第一接触层210之间的电连接。电连接具有电阻。电阻由接触面21a的尺寸、边界面21b的尺寸、氧化层212的材料组成、金属层211的材料组成以及氧化层212和金属层211的横向和纵向扩展确定。电阻可以通过调整第一接触销21的这些特性来预设。有利地，第一接触销21的这里所描述的构造提供特别多的调整由第一接触销21形成的电连接的电阻的可能性。由此，可以有利地选择电阻的特别大的数值范围。
图3对背离半导体芯片1的下侧1a的侧示意地示出具有电流密度分布的半导体芯片的变型形式的俯视图。例如，半导体芯片沿X方向的扩展在500μm和3000μm之间，包含边界值，并且沿Y方向的扩展在500μm和3000μm之间，包含边界值。尤其，半导体芯片沿X方向和沿Y方向的扩展分别在1000μm和2000μm之间，包含边界值。
该变型形式的第一接触销21分别具有接触面21a。第一接触销21在此在制造公差的范围内全部相同地形成。第一接触销21以条设置。这意味着，第一接触销21不均匀地在俯视图中示出的侧上分布。更确切地说，在第一接触销21上在条状部段的区域中的密度大于在这些部段之外的密度。这些部段基本上全部具有相同的尺寸并且彼此平行地伸展。第一接触销21的接触面21a在此分别构成为五边形。
此外，光电子半导体芯片1具有第一连接面20和第二连接面30，所述第一连接面和第二连接面设置在光电子半导体芯片1的边缘上。第一连接面20和第二连接面30设置在半导体芯片1的背离下侧1a的侧上并且可从共同的方向接触。
在本变型形式中，以A/m2为单位测量的电流密度i在半导体芯片的其中第一接触销21沿方向X距第一连接面20具有小的间距的区域中具有1.4MA/m2的最大值。随着沿X方向距连接面20的间距增大，电流密度i减小至大约0.6MA/m2的最小值。电流密度的减小通过沿着第一接触面的电压降和所有接触销的相同类型的构造引起。
在图4A中示出半导体芯片的一个实施例中的由第一接触销21构成的条。这种条例如在图1的实施例中使用。接触面21a的面积沿X方向增加。由此，由沿X方向与第一连接面20具有大的间距的第一接触销21形成的电连接，与由沿X方向与第一连接面20具有小的间距的第一接触销21形成的电连接相比，具有较小的电阻。通过第一接触销21的这种选择，能有针对性地影响电流密度i的分布并且与图3相比均匀化。由此，光密度也能够均匀化。
图4B示出半导体芯片的另一实施例中的第一接触销21的条。图4B基本上示出与图4A相同的特征，具有如下区别：接触面21a的面积随着沿X方向与第一连接面20的间距增加而减小。第一接触销21的所述选择的结果是，在光电子半导体芯片1的具有与第一连接面20的小的间距的区域中的电流密度i提高，因为在所述区域中由第一接触销21形成的电连接的电阻相对于具有较大间距的区域降低。电流密度i的这种局部提高尤其造成在半导体芯片1运行中的光密度和/或温度的局部提高。由此当沿放射方向例如在提高的光密度的区域下游设置有特定的用于成像的光学装置时得到在应用情况下的优点。
在图4C中示出半导体芯片的另一实施例中的由第一接触销21构成的条。图4C基本上示出与图4A相同的特征，具有如下区别：接触面21a的面积在制造公差的范围内全部是相同的，为此然而在氧化层212和金属层211之间的边界面21b的面积沿着X方向单调增加。增加引起，由第一接触销21形成的电连接的电阻沿X方向减小。由此得出定量方面与在图4A中所描述的对接触面21a的面积的选择相同的效果。
在图4D中示出根据图3的半导体芯片的变型形式中的由第一接触销21构成的条。在此，接触销21a，与图4A的接触销21a不同地，全部具有相同的面积。此外，所有第一接触销21分别具有相同的横向扩展。尤其，由所述第一接触销21形成的电连接在制造公差的范围内全部具有相同的电阻。
图5示出用于四种情况的相对的累积的电流密度I。四种情况对应于图4A至4C的实施例以及根据图4D的变型形式，其中实线描述根据图4A的实施例，点线描述根据图4B的实施例，虚线描述根据图4C的实施例并且细线用作为根据图4D的基准。电流密度i沿着X方向积分并且在当前的附图中示作为累积的电流密度I。因此，曲线针对沿X方向的每个间距描述直至该所述间距积分的电流密度的值。所有曲线在此对基准归一化，其中基准对应于根据图3的光电子半导体芯片的变型形式，其中由第一接触销21形成的电连接全部具有相同的电阻。
根据图4A的实施例的图形示出，相对的累积的电流密度I相对于基准沿X方向增加。由此，经由沿X方向与第一连接面20具有大的间距的第一接触销21，与基准相比更多电流流入半导体层序列10中。由此能补偿在第一接触层210中沿着X方向的压力降并且实现更均匀的光密度分布。同样情况适用于根据图4C的实施例的图形，即虚线。对立情况是根据图4B的实施例的情况，其中累积的电流密度I与基准相比随着沿X方向与第一连接面20的间距增加而减小。
在图6A中朝向接触面21a俯视地示出第一接触销21的细节图。接触面21a分别具有五边形的形状。五边形的平行于X方向测量的宽度D1例如在19μm和26μm之间，包含边界值。五边形的平行于Y方向测量的长度D2例如在26μm和33μm之间，包含边界值。两个五边形的沿X方向测量的间距D3例如在2μm和8μm之间，包含边界值。
在图6B中示出第一接触销21的条的细节图。图6B在此示出与图4A基本上相同的特征，具有如下区别：接触面21a部段地增大。第一接触销21与四个区域B1至B4相关联。在每个区域B1至B4内，接触面21a基本上具有相同的面积以及彼此间相同的间距。尤其，通过与共同的区域B1至B4相关联的第一接触销21形成的电连接在制造公差的范围内分别具有相同的电阻。不同区域的接触面21a分别具有不同的面积进而由所属的第一接触销21形成的电连接分别具有不同的电阻。沿X方向，接触面21a的面积部段地增大。例如，接触面的在平行于X方向的整个扩展范围测量的宽度D1的值对每μm提升8nm。同时，例如长度D2的值对每μm提升8.5nm并且间距D3对每μm提升8nm。平行于X方向的整个扩展例如在700μm和1200μm之间，包含边界值。
在图7中示出根据两个实施例和基准的光电子半导体芯片1的相对的积分的光密度L的图形。基准基本上是半导体芯片的如下变型形式，其中由第一接触销21形成的电连接全部具有相同的电阻。该实施例基本上是根据图6B的实施例，其中第一接触销21的接触面21a部段地增大。尤其，X方向分别从第一连接面20起延伸。曲线针对沿X方向与第一连接面的每个间距描述沿Y方向积分的光密度L。所有示出的曲线分别对其最大值归一化。换言之，图形将归一化的光密度L作为沿X方向与第一连接面20的间距的函数示出。
实线示出基准。随着沿X方向与连接面20的间距增加，光密度L连续地减小。在光电子半导体芯片的与连接面相对置的外棱边上，光密度L小于在连接面直接附近的光密度L的85％。
虚线示出光电子半导体芯片1的一个实施例的光密度，其中半导体层序列10具有三个不相交的区域B1至B3。三个区域优选都具有相同的横向扩展。尤其，由与共同的区域相关联的第一接触销21形成的电连接在制造公差的范围内全部分别具有相同的电阻。而由与不同的区域相关联的第一接触销21形成的电连接分别具有不同的电阻。例如，电阻相差5％或10％或20％。在图7中可明显识别，通过局部地调整电阻实现光密度L的均匀化。光密度L针对第一接触销21与第一连接面20的每个间距至少为最大光密度的90％。
点线基本上涉及点线所基于的光电子半导体芯片1，具有如下区别：半导体层序列10划分为四个不相交的区域B1至B4。在当前情况下，同样能实现积分的光密度L的混匀化。在此，值不在任何时间点降至低于最大光密度L的80％的值。尤其，随着沿X方向与连接面20的间距增加能抵抗光密度L减少的效应。
图8示出根据另一实施例的光电子半导体芯片1。当前的光电子半导体芯片1在此示出与根据图1的半导体芯片基本上相同的特征，具有如下区别：第二接触结构包括过孔32和第二接触层310。此外，第二连接面30设置在光电子半导体芯片的下侧1a上。下侧1a在此由第二接触层310的背离半导体层序列10的侧形成。在第一接触层210和第二接触层310之间设置有由电绝缘材料51构成的层。电绝缘材料51例如包括二氧化硅和/或氮化硅和/或氧化铝。过孔32完全地穿透由绝缘材料51构成的层、第一接触层210、第一半导体层101和有源层103。此外，过孔32借助于电绝缘材料52相对于第一接触层210、第一半导体层101和有源层103电绝缘。电绝缘材料52在此例如包括与电绝缘材料51相同的材料。尤其地，电绝缘材料52由与电绝缘材料51相同的材料形成。
本发明不通过根据实施例的描述而局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的组合，即使所述特征或所述组合本身并未详尽地在权利要求或实施例中给出时也如此。
附图标记列表
1 光电子半导体芯片
1a 下侧
10 半导体层序列
20 第一连接面
21 第一接触销
21a 接触面
21b 边界面
30 第二连接面
31 接触接片
32 过孔
40 载体
50 电绝缘材料
51 电绝缘材料
52 电绝缘材料
101 第一半导体层
102 第二半导体层
103 有源层
201 第一区域
202 第二区域
210 第一接触层
211 金属层
212 氧化层
D1 宽度
D2 长度
D3 间距
i 电流密度
I 累积的电流密度
L 积分的光密度

Claims (15)

1.一种光电子半导体芯片(1)，包括：
-半导体层序列(10)，所述半导体层序列具有第一半导体层(101)、第二半导体层(102)和在所述第一半导体层(101)和所述第二半导体层(102)之间的有源层(103)；
-第一接触结构，所述第一接触结构具有用于电接触所述第一半导体层(101)的第一接触层(210)和多个第一接触销(21)；和
-第二接触结构，所述第二接触结构用于电接触所述第二半导体层(102)，其中
-所述第一半导体层(101)设置在所述第一接触层(210)和所述有源层(103)之间；
-所述第一接触销(21)设置在所述第一半导体层(101)和所述第一接触层(210)之间；
-所述第一接触销(21)沿横向方向彼此分开和间隔开地设置；
-通过每个第一接触销(21)在所述第一接触层(210)和所述第一半导体层(101)之间形成具有电阻的电连接；
-所述第一接触销(21)选择为，使得由两个不同的第一接触销(21)形成的电连接具有不同的电阻；和
-每个第一接触销(21)包括第一区域(201)和第二区域(202)。
2.根据权利要求1所述的光电子半导体芯片(1)，其中
-所述第一接触销(21)分别经由接触面(21a)与所述第一半导体层(101)直接接触，
-两个不同的第一接触销(21)的接触面(21a)的面积选择为不同的。
3.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中两个不同的第一接触销(21)的横向扩展选择为不同的。
4.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中两个不同的第一接触销(21)的材料组成选择为不同的。
5.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中所述第一接触销(21)选择为，使得所述电连接的电阻沿横向方向单调降低。
6.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
-所述半导体层序列(10)具有至少两个沿横向方向彼此并排的、不相交的区域，
-与所述区域分别关联有多个第一接触销(21)，
-与共同的区域相关联的所述第一接触销(21)选择为，使得由其实现的电连接全部具有相同的电阻，
-与不同的区域相关联的所述第一接触销(21)选择为，使得由其实现的电连接具有不同的电阻。
7.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
-所述第一接触销(21)分别包括氧化层(212)，所述氧化层由透明导电氧化物形成，并且
-所述氧化层(212)经由接触面(21a)分别与所述第一半导体层(101)直接接触。
8.根据权利要求7所述的光电子半导体芯片(1)，其中
-所述第一接触销(21)分别包括一金属层(211)，
-在每个第一接触销(21)中，所述金属层(211)与所述氧化层(212)经由边界面(21b)直接接触，
-所述接触面(21a)和所述边界面(21b)是所述氧化层(212)的相对置的侧。
9.根据权利要求8所述的光电子半导体芯片(1)，
其中两个不同的第一接触销(21)的所述边界面(21b)的面积不同。
10.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
-所述光电子半导体芯片(1)具有下侧(1a)，
-所述第一半导体层(101)设置在所述下侧(1a)和所述有源层(103)之间，
-所述光电子半导体芯片(1)包括第一连接面(20)和第二连接面(30)，用于从外部电接触所述半导体芯片(1)，
-所述第一连接面(20)与所述第一接触结构(210)导电地连接，
-所述第二连接面(30)与所述第二接触结构(310)导电地连接，
-在所述半导体芯片(1)的不接触的状态下，所述第一连接面(20)和所述第二连接面(30)露出。
11.根据权利要求10所述的光电子半导体芯片(1)，其中
-所述第一连接面(20)形成所述光电子半导体芯片(1)的与所述下侧(1a)相对置的面，并且
-所述第一连接面(20)在所述光电子半导体芯片(1)的边缘上构成。
12.根据权利要求10所述的光电子半导体芯片(1)，其中
-所述第一连接面(20)形成所述光电子半导体芯片(1)的所述下侧(1a)的至少一部分。
13.根据上述权利要求中任一项所述的光电子半导体芯片(1)，其中
-所述第二接触结构包括多个接触条(31)，
-所述接触条(31)设置在所述第二半导体层(102)的背离所述有源层(103)的一侧上并且基本上彼此平行地伸展。
14.根据权利要求13所述的光电子半导体芯片(1)，其中
-所述第二接触结构包括多个过孔(32)和第二接触层(310)，
-所述过孔(32)与所述第二半导体层(102)直接接触，
-所述第二接触层(310)设置在所述第一接触层(210)的背离所述半导体层序列的一侧上，
-所述过孔(32)分别穿透所述第一接触层(210)、所述第一半导体层(101)和所述有源层(103)并且相对于其电绝缘，并且
-通过每个过孔(32)形成所述第二接触层(310)和所述第二半导体层(102)之间的电连接。
15.根据权利要求1至13中任一项所述的光电子半导体芯片(1)，其中
-所述有源层(103)和/或
-所述第一半导体层(101)和/或
-所述第二半导体层(102)分别单连通地构成。
CN202080037864.4A 2019-05-20 2020-05-14 光电子半导体芯片 Pending CN113853689A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019113315.7A DE102019113315A1 (de) 2019-05-20 2019-05-20 Optoelektronischer halbleiterchip
DE102019113315.7 2019-05-20
PCT/EP2020/063474 WO2020234112A1 (de) 2019-05-20 2020-05-14 Optoelektronischer halbleiterchip

Publications (1)

Publication Number Publication Date
CN113853689A true CN113853689A (zh) 2021-12-28

Family

ID=70740633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080037864.4A Pending CN113853689A (zh) 2019-05-20 2020-05-14 光电子半导体芯片

Country Status (4)

Country Link
US (1) US20220320398A1 (zh)
CN (1) CN113853689A (zh)
DE (2) DE102019113315A1 (zh)
WO (1) WO2020234112A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230153278A (ko) * 2022-04-28 2023-11-06 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147887C2 (de) * 2001-09-28 2003-10-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit einem Kontakt, der eine Mehrzahl von voneinander beabstandeten Kontaktstellen umfaßt
TWI331816B (en) * 2007-04-03 2010-10-11 Advanced Optoelectronic Tech Semiconductor light-emitting device
US8664684B2 (en) * 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
US8410515B2 (en) * 2010-08-31 2013-04-02 Micron Technology, Inc. Solid state lighting devices with point contacts and associated methods of manufacturing
DE102011111919B4 (de) * 2011-08-30 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
TWM436224U (zh) * 2011-10-28 2012-08-21 Rgb Consulting Co Ltd
KR102388284B1 (ko) * 2015-05-26 2022-04-19 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자

Also Published As

Publication number Publication date
US20220320398A1 (en) 2022-10-06
WO2020234112A1 (de) 2020-11-26
DE102019113315A1 (de) 2020-11-26
DE112020002474A5 (de) 2022-02-17

Similar Documents

Publication Publication Date Title
KR101356271B1 (ko) Ｌｅｄ 반도체 바디 및 ｌｅｄ 반도체 바디의 이용
US7285801B2 (en) LED with series-connected monolithically integrated mesas
KR102191933B1 (ko) 다층 구조체에 의해 형성되는 발광 다이 컴포넌트
US6521914B2 (en) III-Nitride Light-emitting device with increased light generating capability
US6828596B2 (en) Contacting scheme for large and small area semiconductor light emitting flip chip devices
JP5702711B2 (ja) 増加発光能力を持つｉｉｉ族窒化物ｌｅｄの製造方法
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
EP1596441A2 (en) Semiconductor light emitting device on insulating substrate and its manufacture method
JP5735984B2 (ja) 発光半導体チップ
KR101237538B1 (ko) 발광 디바이스
US11581707B2 (en) Method of producing a laser diode bar and laser diode bar
US20100019259A1 (en) LED Semiconductor Body and Use of an LED Semiconductor Body
JP5713650B2 (ja) 発光素子およびその製造方法
WO2017206772A1 (zh) 具有静电保护的发光二极管及其制作方法
US20030047743A1 (en) Semiconductor light emitting device
CN113853689A (zh) 光电子半导体芯片
US20100224887A1 (en) Semiconductor light emitting device
JP4255710B2 (ja) 半導体発光素子
KR20210066003A (ko) 광전자 반도체 칩 및 광전자 반도체 칩을 제조하기 위한 방법
US11916166B2 (en) Optoelectronic device comprising a current spreading layer
US20230231093A1 (en) Optoelectronic Semiconductor Chip
US20230411439A1 (en) Semiconductor light-emitting device
US20210296549A1 (en) Optoelectronic semiconductor chip and optoelectronic semiconductor component
CN113544867A (zh) 发射辐射的半导体芯片、发射辐射的半导体元件和探照灯

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination