CN113852182B - 输入可浮空的电源选择电路 - Google Patents

输入可浮空的电源选择电路 Download PDF

Info

Publication number
CN113852182B
CN113852182B CN202111035668.6A CN202111035668A CN113852182B CN 113852182 B CN113852182 B CN 113852182B CN 202111035668 A CN202111035668 A CN 202111035668A CN 113852182 B CN113852182 B CN 113852182B
Authority
CN
China
Prior art keywords
power supply
circuit
tube
inverter
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111035668.6A
Other languages
English (en)
Other versions
CN113852182A (zh
Inventor
黄存华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Analog Circuit Technology Inc
Original Assignee
Chengdu Analog Circuit Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Analog Circuit Technology Inc filed Critical Chengdu Analog Circuit Technology Inc
Priority to CN202111035668.6A priority Critical patent/CN113852182B/zh
Publication of CN113852182A publication Critical patent/CN113852182A/zh
Application granted granted Critical
Publication of CN113852182B publication Critical patent/CN113852182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/068—Electronic means for switching from one power supply to another power supply, e.g. to avoid parallel connection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种输入可浮空的电源选择电路，涉及集成电路中电源管理系统技术领域。该电源选择电路连接于主电源和备用电源，包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；主电源检测子电路用于检测主电源是否满足电路需求，并输出检测信号至电平位移子电路，电平位移子电路用于将检测信号转换为高压信号，并输出至锁存器，锁存器将高压信号输出至电源开关子电路，电源开关子电路和锁存器之间还连接有第一反相器，第一反相器将反向信号发送至电源开关子电路；电源开关子电路根据高压信号和反向信号接通主电源或备用电源，并由电源输出端输出至后续电路。本发明的电路结构简单，没有除漏电流之外的任何静态功耗。

Description

输入可浮空的电源选择电路
技术领域
本发明涉及集成电路中电源管理系统技术领域，特别是涉及一种输入可浮空的电源选择电路。
背景技术
为了满足市场上的需求，现在的芯片，不仅对功能、面积和速度有很高的要求，同时对低功耗的要求也越来越高了。低功耗的设计思想有很多种，比如：当系统不需要CPU工作时，可以将CPU的时钟关闭让其停止工作；或者在芯片中内部将暂时不工作的区域断电；这两种方法，都可以一定程度上降低系统的功耗。
目前低功耗系统应用中，为了长待机时间，会选择主电源和备用电源结合的供电方式；当系统工作于高性能模式，使用主电源供电，当系统工作于低功耗模式或者移除主电源时，选择备用电源供电，甚至可实现长达十年更换一次备用电池。
在现有技术中，当切换电源时，需要系统进行判断并输入切换信号，同时，目前的电源选择电路静态功耗大。
发明内容
本发明的主要目的在于提供一种输入可浮空的电源选择电路，旨在减小电路的静态功耗、支持电源浮空应用。
为实现上述目的，本发明提供一种输入可浮空的电源选择电路，连接于主电源和备用电源，该电源选择电路包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；所述主电源检测子电路用于检测主电源是否满足电路需求，并输出检测信号至所述电平位移子电路，所述电平位移子电路用于将检测信号转换为高压信号，并输出至所述锁存器，所述锁存器将高压信号输出至所述电源开关子电路，所述电源开关子电路和所述锁存器之间还连接有第一反相器，所述第一反相器输出反向信号至所述电源开关子电路；所述电源开关子电路根据所述高压信号和反向信号接通主电源或备用电源，并由电源输出端输出至后续电路。
优选地，所述电源开关子电路包括连接于备用电源的第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，连接于主电源的第五PMOS管和第六PMOS管；
所述第一PMOS管的衬底、栅极和漏极、所述第二PMOS管的漏极和衬底、所述第三PMOS管的漏极和衬底、所述第四PMOS管的衬底、所述第五PMOS管的栅极、漏极和衬底以及第六PMOS管的衬底连接于衬底电压；
所述第一PMOS管的源极连接于所述备用电源；所述第二PMOS管的源极连接于所述备用电源、栅极连接于所述主电源；所述第三PMOS管的源极连接于所述主电源、栅极连接于所述备用电源；所述第五PMOS管的源极连接于所述主电源；所述第四PMOS管的源极连接于所述备用电源、栅极连接于所述第一反相器的输出端、漏极连接于电源输出端；所述第六PMOS管的源极连接于所述主电源、栅极连接于所述锁存器、漏极连接于所述电源输出端。
优选地，所述电平位移子电路包括第二反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第七PMOS管和第八PMOS管；
所述第二反相器的输入端连接于所述主电源检测子电路，输出端连接于所述第二NMOS管的栅极；所述第一NMOS管的栅极连接于所述主电源检测子电路、源极接地、漏极连接于所述第三NMOS管的源极；所述第二NMOS管的源极接地、漏极连接于所述第四NMOS管的源极；所述第三NMOS管的栅极连接于所述第四NMOS管的栅极、漏极连接于所述第七PMOS管的漏极和所述第八PMOS管的栅极；所述第四NMOS管的漏极连接于所述第七PMOS管的栅极和所述第八PMOS管的漏极；所述第七PMOS管和第八PMOS管的源极和衬底连接于衬底电压。
优选地，所述电路还包括上电复位子电路，所述上电复位子电路连接于所述电平位移子电路，用于延时启动所述电源选择电路。
优选地，所述上电复位子电路包括第一电容、第二电容、第九PMOS管、第五NMOS管、第六NMOS管、第三反相器和第四反相器；
所述第一电容的一端连接于所述衬底电压、另一端连接于所述第五NMOS管的漏极和栅极，所述第五NMOS管的源极接地；第二电容的一端接地、另一端连接于所述第三反相器的输入端和所述第九PMOS管的漏极，所述第九PMOS管的源极和衬底连接于所述衬底电压、栅极连接于所述第五NMOS管的漏极和栅极，所述第三反相器的输出端连接于所述第四反相器的输入端和所述第六NMOS管的栅极，所述第四反相器的输出端连接于所述电平位移子电路中所述第三NMOS管和所述第四NMOS管的栅极；所述第六NMOS管的源极接地、漏极连接于所述电平位移子电路中所述第六PMOS管的栅极、所述第八PMOS管的漏极和第四NMOS管的漏极。
优选地，所述第三反相器和所述第六NMOS管的栅极之间还串接有第五反相器和第六反相器，所述第五反相器的输入端连接于所述第三反相器的输出端，所述第五反相器的输出端连接于所述第六反相器的输入端，所述第六反相器的输出端连接于所述第六NMOS管的栅极。
优选地，所述第九PMOS管和所述第五NMOS管为倒比管。
优选地，所述锁存器包括第七反相器和第七NMOS管，所述第七反相器的输入端连接于第七PMOS管的栅极和第八PMOS管的漏极，所述第七反相器的输出端连接于所述第一反相器的输入端；所述第七NMOS管的栅极连接于所述第一反相器的输入端、源极接地、漏极连接于所述第四NMOS管的源极。
优选地，所述第一PMOS管和所述第五PMOS管为低阈值器件，且两者的阈值均低于所述第四PMOS管和所述第六PMOS管的阈值。
本发明技术方案通过主电源检测子电路检测主电源是否满足电路正常工作，以使电源开关子电路根据检测结果接通主电源或备用电源。与现有技术相比，本发明的电路结构简单，无需外部输入主、从电源以外的任何判断信号，没有除漏电流之外的任何静态功耗，而且支持主电源或备用电源任一浮空应用。
附图说明
图1为本发明实施例输入可浮空的电源选择电路的原理示意图；
图2为本发明实施例输入可浮空的电源选择电路中电源开关子电路的电路原理图；
图3为本发明实施例输入可浮空的电源选择电路中电平位移子电路、锁存器、主电源检测子电路和上电复位子电路的电路原理图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进一步说明。
如图1所示，本发明实施例提供一种输入可浮空的电源选择电路，连接于主电源VDDM和备用电源VDDB，该电源选择电路包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；主电源检测子电路用于检测主电源VDDM是否满足电路需求，并输出检测信号IN至电平位移子电路，电平位移子电路用于将检测信号IN转换为高压信号，并输出至锁存器，锁存器将高压信号输出至电源开关子电路，电源开关子电路和锁存器之间还连接有第一反相器inv1，第一反相器inv1输出反向信号至电源开关子电路；电源开关子电路根据所述高压信号和反向信号接通主电源VDDM或备用电源VDDB，并由电源输出端VOUT输出至后续电路。本发明技术方案通过主电源检测子电路检测主电源VDDM是否满足电路正常工作，以使电源开关子电路根据检测结果接通主电源VDDM或备用电源VDDB，电路结构简单，无需外部输入主、从电源以外的任何判断信号，没有除漏电流之外的任何静态功耗，而且支持主电源VDDM或备用电源VDDB任一浮空应用。
在优选实施例中，如图2所示，电源开关子电路包括连接于备用电源VDDB的第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，连接于主电源VDDM的第五PMOS管MP5和第六PMOS管MP6；所述第一PMOS管MP1的衬底、栅极和漏极、所述第二PMOS管MP2的漏极和衬底、所述第三PMOS管MP3的漏极和衬底、所述第四PMOS管MP4的衬底、所述第五PMOS管MP5的栅极、漏极和衬底以及第六PMOS管MP6的衬底连接于衬底电压VDDX；
所述第一PMOS管MP1的源极连接于所述备用电源VDDB；所述第二PMOS管MP2的源极连接于所述备用电源VDDB、栅极连接于所述主电源VDDM；所述第三PMOS管MP3的源极连接于所述主电源VDDM、栅极连接于所述备用电源VDDB；所述第五PMOS管MP5的源极连接于所述主电源VDDM；所述第四PMOS管MP4的源极连接于所述备用电源VDDB、栅极连接于所述第一反相器inv1的输出端、漏极连接于电源输出端VOUT；所述第六PMOS管MP6的源极连接于所述主电源VDDM、栅极连接于所述锁存器、漏极连接于所述电源输出端VOUT。
在具体实施例中，电路中所有PMOS管的衬底均连接于衬底电压。当主电源VDDM和备用电源VDDB不相等时，衬底电压VDDX为主电源VDDM和备用电源VDDB中较高的电源；当主电源VDDM和备用电源VDDB相等时，衬底电压VDDX等于主电源VDDM或备用电源VDDB减去第一PMOS管PM1或第五PMOS管PM5的阈值电压的绝对值。
具体地，当备用电源VDDB大于主电源VDDM、或主电源VDDM浮空时，第二PMOS管PM2导通，第三PMOS管PM3截止，电路选择备用电源VDDB作为最高电位，即衬底电压VDDX等于备用电源VDDB。当备用电源VDDB小于主电源VDDM、或备用电源VDDB浮空时，第三PMOS管PM3导通，第二PMOS管PM2截止，电路选择主电源VDDM作为最高电位，即衬底电压VDDX等于主电源VDDM。当主电源VDDM和备用电源VDDB相等时，第一PMOS管PM1和第五PMOS管PM5均导通，即VDDX=VDDM-|Vgs5|或VDDX=VDDB-|Vgs1|。
在具体实施例中，第二PMOS管MP2和第三PMOS管MP3的型号参数相同。
在具体实施例中，第一PMOS管MP1和第五PMOS管MP5为低阈值器件，且两者的阈值均低于所述第四PMOS管MP4和所述第六PMOS管MP6的阈值。低阈值的第一PMOS管MP1和第五PMOS管MP5使得第四PMOS管MP4在主电源VDDM和备用电源VDDB相等的情况下也能很好的关闭。
同时，在另一些实施例中，还可以通过调整第一PMOS管MP1和第五PMOS管MP5的沟道长宽值来调整阈值，以使第一PMOS管MP1和第五PMOS管MP5的的阈值低于第四PMOS管MP4和第六PMOS管MP6的阈值。
具体地，电源开关子电路的工作原理为：
当备用电源VDDB大于主电源VDDM时（包括主电源VDDM浮空），第二PMOS管MP2导通，第三PMOS管MP3截止，选择备用电源VDDB作为最高电位，即VDDX =VDDB；当备用电源VDDB小于主电源VDDM时（包括备用电源VDDB浮空），第三PMOS管MP3导通，第二PMOS管MP2截止，选择主电源VDDM作为最高电位，即VDDX =VDDM；
当主电源检测子电路检测到主电源VDDM不满足（浮空或者过低）时，检测信号IN为低，第一反相器inv1的输出Q为低，锁存器的输出QB为高，第四PMOS管MP4导通，第六PMOS管MP6截止，选择备用电源VDDB输出，即VOUT=VDDB；当主电源检测子电路检测到主电源VDDM满足需求时，检测信号IN为高，第一反相器inv1的输出Q为高，锁存器的输出QB为低，第六PMOS管MP6导通，MP4截止，选择主电源VDDM输出，即VOUT =VDDM；
当主电源VDDM等于备用电源VDDB时，第二PMOS管MP2截止，第三PMOS管MP3截止，衬底电压VDDX通过第二PMOS管MP2和第三PMOS管MP3降低一个体二极管电压Vdiode2,3产生，即VDDX= VDDM- Vdiode2,3；此时，由于第一PMOS管MP1和第五PMOS管MP5的阈值低于第四PMOS管MP4和第六PMOS管MP6的阈值，即|Vgs1|=|Vgs5|<|Vgs4|=|Vgs6|，当主电源VDDM等于备用电源VDDB时，第一PMOS管MP1和第五PMOS管均导通，VDDX=VDDM-|Vgs1,5|，如果此时检测信号IN为高，那么第一反相器inv1的输出Q为高，第四PMOS管MP4应当截止，此时第四PMOS管MP4栅极电位为VDDM-|Vgs1,5|，第四PMOS管MP4的栅源电压为Vgs5= VDDM-( VDDM-|Vgs1,5|)= Vgs1,5，低于开启阈值，第四PMOS管MP4可以很好的关闭。
在优选实施例中，如图3所示，所述电平位移子电路包括第二反相器inv2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第七PMOS管MP7和第八PMOS管MP8；所述第二反相器inv2的输入端连接于所述主电源检测子电路，输出端连接于所述第二NMOS管MN2的栅极；所述第一NMOS管MN1的栅极连接于所述主电源检测子电路、源极接地、漏极连接于所述第三NMOS管MN3的源极；所述第二NMOS管MN2的源极接地、漏极连接于所述第四NMOS管MN4的源极；所述第三NMOS管MN3的栅极连接于所述第四NMOS管MN4的栅极、漏极连接于所述第七PMOS管MP7的漏极和所述第八PMOS管MP8的栅极；所述第四NMOS管MN4的漏极连接于所述第七PMOS管MP7的栅极和所述第八PMOS管MP8的漏极；所述第七PMOS管MP7和第八PMOS管MP8的源极和衬底连接于衬底电压VDDX。
在优选实施例中，电源选择电路还包括上电复位子电路，所述上电复位子电路连接于所述电平位移子电路，用于延时启动所述电源选择电路。
在优选实施例中，如图3所示，所述上电复位子电路包括第一电容C1、第二电容C2、第九PMOS管MP9、第五NMOS管MN5、第六NMOS管MN6、第三反相器inv3和第四反相器inv4；
所述第一电容C1的一端连接于所述衬底电压VDDX、另一端连接于所述第五NMOS管MN5的漏极和栅极，所述第五NMOS管MN5的源极接地；第二电容C2的一端接地、另一端连接于所述第三反相器inv3的输入端和所述第九PMOS管MP9的漏极，所述第九PMOS管MP9的源极和衬底连接于所述衬底电压VDDX、栅极连接于所述第五NMOS管MN5的漏极和栅极，所述第三反相器inv3的输出端连接于所述第四反相器inv4的输入端和所述第六NMOS管MN6的栅极，所述第四反相器inv4的输出端连接于所述电平位移子电路中所述第三NMOS管MN3和所述第四NMOS管MN4的栅极；所述第六NMOS管MN6的源极接地、漏极连接于所述电平位移子电路中所述第七PMOS管MP7的栅极、所述第八PMOS管MP8的漏极和第四NMOS管MN4的漏极。
在优选实施例中，如图3所示，所述第三反相器inv3和所述第六NMOS管MN6的栅极之间还串接有第五反相器inv5和第六反相器inv6，所述第五反相器inv5的输入端连接于所述第三反相器inv3的输出端，所述第五反相器inv5的输出端连接于所述第六反相器inv6的输入端，所述第六反相器inv6的输出端连接于所述第六NMOS管MN6的栅极。
在优选实施例中，所述第九PMOS管MP9和所述第五NMOS管MN5为倒比管，在另一些实施例中，第九PMOS管MP9和第五NMOS管MN5还可以使用电阻替换，以控制上电复位子电路的翻转延时。
在优选实施例中，如图3所示，所述锁存器包括第七反相器inv7和第七NMOS管MN7，所述第七反相器inv7的输入端连接于第六NMOS管MN6的栅极和第八PMOS管MP8的漏极，所述第七反相器inv7的输出端连接于所述第一反相器inv1的输入端；所述第七NMOS管MN7的栅极连接于所述第一反相器inv1的输入端、源极接地、漏极连接于所述第四NMOS管MN4的源极。
本发明实施例输入可浮空的电源选择电路的具体工作过程如下：
衬底电压VDDX上电时，对第一电容C1充电，第五NMOS管MN5将第九PMOS管MP9的栅极电位钳位于一个较低的电位，第九PMOS管MP9导通后对第二电容C2充电，第二电容C2上的电压由0逐渐升高，在第三反相器inv3输出翻转为“0”之前，点A为“0”， 点B为“1”， 第六NMOS管MN6将点E拉低为“0”，第六NMOS管MN6导通将点D拉为“1”，第八PMOS管MP8截止；第七NMOS管MN7导通，第三NMOS管MN3、第四NMOS管MN4截止，此时无论检测信号IN为何状态，锁存器的输出QB输出为“1”， 第一反相器inv1的输出Q为“0”，输出电源VOUT等于备用电源VDDB；
当第二电容C2上的电压升高到第三反相器inv3输出翻转为“0”时，点A翻转为“1”，第三NMOS管MN3、第四NMOS管MN4导通，点B翻转为“0”，第六NMOS管MN6截止；点E电位保持为“0”，第七PMOS管MP7保持导通将点D拉为“1”，第八PMOS管MP8截止，第七NMOS管MN7导通将点C拉为“0”，进一步将点E电位拉为“0”， 锁存器的输出QB输出为“1”， 第一反相器inv1的输出Q为“0”，电路保持该状态；
此时，如果主电源VDDM存在，检测信号IN就有确定的输入状态，那么电平位移子电路将检测信号IN输入的主电源VDDM域控制信号转为衬底电压VDDX域信号输出。举例说明，如果检测信号IN为“0”（即主电源VDDM过低时），第一NMOS管MN1截止，第二NMOS管MN2导通，点C电位拉为“0”， 点E电位也拉为“0”，第七PMOS管MP7导通将点D拉为“1”，第八PMOS管MP8截止， QB输出为“1”，Q为“0”；反之，如果检测信号IN为“1”（ 即主电源VDDM满足需求时），第一NMOS管MN1导通，第二NMOS管MN2截止，点D电位拉为“0”，第八PMOS管MP8导通将点E拉为“1”，第七PMOS管MP7截止，锁存器的输出QB输出为“0”， 第一反相器inv1的输出Q为“1”，输出电源VOUT等于主电源VDDM；
在特殊情况下，当主电源VDDM处于浮空状态时，则检测信号IN就是一个不确定但处于较低电压的状态，第二反相器inv2的输出也是一个不确定但处于较低电压的状态，此时第一NMOS管MN1、第二NMOS管MN2均处于截止状态；由上述的分析可知，上电复位后，点A翻转为“1”， 第三NMOS管MN3、第四NMOS管MN4导通，点B翻转为“0”， 第六NMOS管MN6截止；点E电位保持为“0”，第七PMOS管MP7保持导通将点D拉为“1”，第八PMOS管MP8截止，第七NMOS管MN7导通将点C拉为“0”，进一步将点E电位拉为“0”，锁存器的输出QB输出为“1”， 第一反相器inv1的输出Q为“0”，输出电源VOUT等于备用电源VDDB，电路保持该状态；检测信号IN被识别为低输入， 锁存器的输出QB产生确定的输出状态。
需要说明的是，点A为第三NMOS管MN3的栅极、第四NMOS管的栅极和第四反相器inv4的输出端的连接点；点B为第六反相器inv6的输出端和第六NMOS管的栅极的连接点；点C为第二NMOS管漏极、第四NMOS管的源极和第七NMOS管的漏极的连接点；点D为第七PMOS管的漏极、第八PMOS管的栅极和第三NMOS管的漏极的连接点；点E为第七PMOS管的栅极、第八PMOS管的漏极、第四NMOS管的漏极、第六NMOS管的漏极和第七反相器的输入端的连接点。
当电路稳定后，第二电容C2上的电位最终会被充电到衬底电压VDDX，不会再有电流流过第九PMOS管MP9，上电复位子电路没有静态功耗；如果检测信号IN有确定的输入状态，第七PMOS管MP7和第八PMOS管MP8只有一个处于导通状态，第一NMOS管MN1和第二NMOS管MN2也只有一个处于导通状态，电平位移子电路没有静态功耗；锁存器只有在第八PMOS管MP8截止的状态下工作，也没有静态功耗。
整个电路在检测信号IN有确定的输入状态时，没有漏电之外的任何静态功耗；整个电路在主电源VDDM和备用电源VDDB浮空时，没有漏电之外的任何静态功耗。
应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种输入可浮空的电源选择电路，连接于主电源和备用电源，其特征在于，所述电源选择电路包括电源开关子电路、电平位移子电路、锁存器和主电源检测子电路；所述主电源检测子电路用于检测主电源是否满足电路需求，并输出检测信号至所述电平位移子电路，所述电平位移子电路用于将检测信号转换为高压信号，并输出至所述锁存器，所述锁存器将高压信号输出至所述电源开关子电路，所述电源开关子电路和所述锁存器之间还连接有第一反相器，所述第一反相器输出反向信号至所述电源开关子电路；所述电源开关子电路根据所述高压信号和所述反向信号接通主电源或备用电源，并由电源输出端输出至后续电路；
所述电源开关子电路包括连接于备用电源的第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，连接于主电源的第五PMOS管和第六PMOS管；
所述第一PMOS管的衬底、栅极和漏极、所述第二PMOS管的漏极和衬底、所述第三PMOS管的漏极和衬底、所述第四PMOS管的衬底、所述第五PMOS管的栅极、漏极和衬底以及第六PMOS管的衬底连接于衬底电压；
所述第一PMOS管的源极连接于所述备用电源；所述第二PMOS管的源极连接于所述备用电源、栅极连接于所述主电源；所述第三PMOS管的源极连接于所述主电源、栅极连接于所述备用电源；所述第五PMOS管的源极连接于所述主电源；所述第四PMOS管的源极连接于所述备用电源、栅极连接于所述第一反相器的输出端、漏极连接于电源输出端；所述第六PMOS管的源极连接于所述主电源、栅极连接于所述锁存器、漏极连接于所述电源输出端。
2.根据权利要求1所述的输入可浮空的电源选择电路，其特征在于，所述电平位移子电路包括第二反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第七PMOS管和第八PMOS管；
所述第二反相器的输入端连接于所述主电源检测子电路，输出端连接于所述第二NMOS管的栅极；所述第一NMOS管的栅极连接于所述主电源检测子电路、源极接地、漏极连接于所述第三NMOS管的源极；所述第二NMOS管的源极接地、漏极连接于所述第四NMOS管的源极；所述第三NMOS管的栅极连接于所述第四NMOS管的栅极、漏极连接于所述第七PMOS管的漏极和所述第八PMOS管的栅极；所述第四NMOS管的漏极连接于所述第七PMOS管的栅极和所述第八PMOS管的漏极；所述第七PMOS管和第八PMOS管的源极和衬底连接于衬底电压。
3.根据权利要求2所述的输入可浮空的电源选择电路，其特征在于，所述电路还包括上电复位子电路，所述上电复位子电路连接于所述电平位移子电路，用于延时启动所述电源选择电路。
4.根据权利要求3所述的输入可浮空的电源选择电路，其特征在于，所述上电复位子电路包括第一电容、第二电容、第九PMOS管、第五NMOS管、第六NMOS管、第三反相器和第四反相器；
所述第一电容的一端连接于所述衬底电压、另一端连接于所述第五NMOS管的漏极和栅极，所述第五NMOS管的源极接地；第二电容的一端接地、另一端连接于所述第三反相器的输入端和所述第九PMOS管的漏极，所述第九PMOS管的源极和衬底连接于所述衬底电压、栅极连接于所述第五NMOS管的漏极和栅极，所述第三反相器的输出端连接于所述第四反相器的输入端和所述第六NMOS管的栅极，所述第四反相器的输出端连接于所述电平位移子电路中所述第三NMOS管和所述第四NMOS管的栅极；所述第六NMOS管的源极接地、漏极连接于所述电平位移子电路中所述第六PMOS管的栅极、所述第八PMOS管的漏极和第四NMOS管的漏极。
5.根据权利要求4所述的输入可浮空的电源选择电路，其特征在于，所述第三反相器和所述第六NMOS管的栅极之间还串接有第五反相器和第六反相器，所述第五反相器的输入端连接于所述第三反相器的输出端，所述第五反相器的输出端连接于所述第六反相器的输入端，所述第六反相器的输出端连接于所述第六NMOS管的栅极。
6.根据权利要求4所述的输入可浮空的电源选择电路，其特征在于，所述第九PMOS管和所述第五NMOS管为倒比管。
7.根据权利要求2所述的输入可浮空的电源选择电路，其特征在于，所述锁存器包括第七反相器和第七NMOS管，所述第七反相器的输入端连接于第七PMOS管的栅极和第八PMOS管的漏极，所述第七反相器的输出端连接于所述第一反相器的输入端；所述第七NMOS管的栅极连接于所述第一反相器的输入端、源极接地、漏极连接于所述第四NMOS管的源极。
8.根据权利要求1所述的输入可浮空的电源选择电路，其特征在于，所述第一PMOS管和所述第五PMOS管为低阈值器件，且两者的阈值均低于所述第四PMOS管和所述第六PMOS管的阈值。
CN202111035668.6A 2021-09-06 2021-09-06 输入可浮空的电源选择电路 Active CN113852182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111035668.6A CN113852182B (zh) 2021-09-06 2021-09-06 输入可浮空的电源选择电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111035668.6A CN113852182B (zh) 2021-09-06 2021-09-06 输入可浮空的电源选择电路

Publications (2)

Publication Number Publication Date
CN113852182A CN113852182A (zh) 2021-12-28
CN113852182B true CN113852182B (zh) 2023-05-30

Family

ID=78973294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111035668.6A Active CN113852182B (zh) 2021-09-06 2021-09-06 输入可浮空的电源选择电路

Country Status (1)

Country Link
CN (1) CN113852182B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638887A (zh) * 2015-01-30 2015-05-20 北京时代民芯科技有限公司 一种可实现输出高电平转换的输出驱动电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2792477B2 (ja) * 1995-09-08 1998-09-03 日本電気株式会社 電源切換回路および該電源切換回路を備える半導体集積回路
WO2009022275A1 (en) * 2007-08-13 2009-02-19 Nxp B.V. Level shifter circuit
CN102130492B (zh) * 2010-07-31 2015-05-27 华为技术有限公司 电源选择装置和方法
JP6248779B2 (ja) * 2014-04-18 2017-12-20 富士通セミコンダクター株式会社 電源切り替え回路、半導体集積回路、無線装置、無線システム及び電源切り替え方法
CN104319869B (zh) * 2014-08-25 2017-05-24 俞敏杰 用于汽车电子设备的锂电池双电源选择电路
CN109687861B (zh) * 2018-12-27 2021-05-14 电子科技大学 一种抗噪声的高压栅驱动电路
CN112003368B (zh) * 2020-09-22 2021-04-16 杭州万高科技股份有限公司 一种电源切换电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104638887A (zh) * 2015-01-30 2015-05-20 北京时代民芯科技有限公司 一种可实现输出高电平转换的输出驱动电路

Also Published As

Publication number Publication date
CN113852182A (zh) 2021-12-28

Similar Documents

Publication Publication Date Title
CN101394171B (zh) 一种静态零功耗上电复位电路
CN109347464B (zh) 具有零静态功耗的上电复位/掉电检测电路及其实现方法
CN109470911B (zh) 低功耗电压检测电路
CN105988495A (zh) 一种ldo过冲保护电路
CN108667443B (zh) 一种上电复位电路
TW201339786A (zh) 電壓調節器
CN213585745U (zh) 实现电源监控高效低功耗的电路
CN108073209B (zh) 一种带隙基准电路
CN106160419A (zh) 低压差稳压电源电路结构
CN107294516B (zh) 一种无静态功耗的上电复位电路
CN102594299A (zh) 一种方波发生器电路
CN113852182B (zh) 输入可浮空的电源选择电路
CN109491447A (zh) 一种应用于带隙基准电路的启动电路
CN107885267B (zh) 用于带隙电压基准电路的操作方法
CN110580096B (zh) 一种可降低功耗的微控制单元及其控制方法
CN207133762U (zh) 一种无静态功耗的上电复位电路
CN111277249A (zh) 一种低功耗张驰振荡器电路
CN114337619B (zh) 一种消除误翻转的反流比较器
CN111224648B (zh) 无静态功耗的上下电复位控制电路
CN214756293U (zh) 一种应用于soc的电平转换电路
CN210090550U (zh) 一种低压零功耗cmos上电检测电路
CN109959817B (zh) 一种可应用于低电压环境的欠压检测电路
CN108768362B (zh) 一种纯增强型mos管无静态功耗的上电复位电路
CN210157165U (zh) 下电复位电路及电源装置
CN110501548B (zh) 一种用于mcu的微功耗低电压检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant