CN113839738A - 一种跨越读取块交织处理方法及系统 - Google Patents

一种跨越读取块交织处理方法及系统 Download PDF

Info

Publication number
CN113839738A
CN113839738A CN202010583409.6A CN202010583409A CN113839738A CN 113839738 A CN113839738 A CN 113839738A CN 202010583409 A CN202010583409 A CN 202010583409A CN 113839738 A CN113839738 A CN 113839738A
Authority
CN
China
Prior art keywords
rows
matrix
columns
row
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010583409.6A
Other languages
English (en)
Other versions
CN113839738B (zh
Inventor
田金凤
李睿嘉
李明齐
卞鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Research Institute of CAS filed Critical Shanghai Advanced Research Institute of CAS
Priority to CN202010583409.6A priority Critical patent/CN113839738B/zh
Publication of CN113839738A publication Critical patent/CN113839738A/zh
Application granted granted Critical
Publication of CN113839738B publication Critical patent/CN113839738B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供一种跨越读取块交织处理方法及系统,包括以下步骤:将M×N个输入数据按列写入M行N列的矩阵或按行写入M列N行的矩阵;当按列写入M行N列的矩阵时,按照跨行读取规则依次读出所述矩阵的各行数据;当按行写入M列N行的矩阵时,按照跨列读取规则依次读出所述矩阵的各列数据。本发明的跨越读取块交织处理方法及系统能够在不增加通信开销的同时,有效提高块交织性能。

Description

一种跨越读取块交织处理方法及系统
技术领域
本发明涉及数字通信的技术领域,特别是涉及一种跨越读取块交织处理方法及系统。
背景技术
在无线通信系统中,特别是无线广播系统中,为提高系统的容错率,需在接收端尽可能实现无差错传输。通常,在抵抗信道干扰的问题上采用时间交织技术。由于相邻的信息单元同时出现错误的几率一般较大,容易形成成块差错,且不易修正。因此,将相邻的信息单元尽可能置乱进行传输的任务即时间交织,成为解决通信系统稳定性以及数据准确性的重要环节。
块交织在一定规律下改变数据的分布,将临近的原始数据之间距离增大,降低连续差错出现的概率。当按列写入一个M*N大小的矩阵时,行数M代表一个码块的单元数,列数N代表码块的个数,且N大于等于1。交织的目的是使得同一码块的数据在交织前后的间距之和最小值Smin最大化。
现有技术中,常见的块交织方案包括以下几种:
(1)随机交织
由于随机交织采用特定随机置乱图案进行交织,故受限于交织块的大小和存储特定的排序图案。
(2)列入行出
列入行出的块交织方案性能受限于列的个数。
(3)对角线交织
对角线交织采用按列读入,按照对角线读出的方式进行交织,其置乱的最小跨度受限于列数。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种跨越读取块交织处理方法及系统,能够在不增加通信开销的同时,有效提高块交织性能。
为实现上述目的及其他相关目的,本发明提供一种跨越读取块交织处理方法,包括以下步骤:将M×N个输入数据按列写入M行N列的矩阵或按行写入M列N行的矩阵;当按列写入M行N列的矩阵时,按照跨行读取规则依次读出所述矩阵的各行数据;当按行写入M列N行的矩阵时,按照跨列读取规则依次读出所述矩阵的各列数据。
于本发明一实施例中,所述跨行读取规则中,读出的行序号为
Figure BDA0002553270740000021
其中2≤i≤M,Ri表示第i个读取的行序号,d表示预设间隔,F表示当i满足M-d<Ri-1≤M时跨行选择的预设原则,R1=1,
Figure BDA0002553270740000022
表示向上取整;
所述跨列读取规则中,读出的列序号为
Figure BDA0002553270740000023
其中2≤i≤M,Ri表示第i个读取的列序号,d表示预设间隔,F表示当i满足M-d<Ri-1≤M时跨列选择的预设原则,R1=1,
Figure BDA0002553270740000024
表示向上取整。
于本发明一实施例中,
Figure BDA0002553270740000025
k为小于等于M的预设值,
Figure BDA0002553270740000026
表示向下取整,mod表示求余。
于本发明一实施例中,
Figure BDA0002553270740000027
其中
Figure BDA0002553270740000028
于本发明一实施例中,F是取值为1至d的一维数组。
于本发明一实施例中,F=[1,2,…d]。
于本发明一实施例中,当d为偶数时,F=[1,3,5,…,d-1,2,4,6,…,d];当d为奇数时,F=[1,3,5,…,d,2,4,6,…,d-1]。
对应地,本发明提供一种跨越读取块交织处理系统,包括写入模块、行处理模块和列处理模块;
所述写入模块用于将M×N个输入数据按列写入M行N列的矩阵或按行写入M列N行的矩阵;
所述行处理模块用于当按列写入M行N列的矩阵时,按照跨行读取规则依次读出所述矩阵的各行数据;
所述列处理模块用于当按行写入M列N行的矩阵时,按照跨列读取规则依次读出所述矩阵的各列数据。
如上所述,本发明的跨越读取块交织处理方法及系统,具有以下有益效果:
(1)不增加通信开销;
(2)增加了交织后数据之间的最小距离极限值,提高了块交织性能。
附图说明
图1显示为本发明的跨越读取块交织处理方法于一实施例中的流程图;
图2显示为本发明的跨越读取块交织处理方法中跨行读出于一实施例中的示意图;
图3显示为本发明的跨越读取块交织处理系统于一实施例中的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
本发明的跨越读取块交织处理方法及系统能够在不增加通信开销的同时,通过一定的交织和读出方法,有效提高块交织性能。
如图1所示,于一实施例中,本发明的跨越读取块交织处理方法包括以下步骤:
步骤S1、将M×N个输入数据按列写入M行N列的矩阵或按行写入M列N行的矩阵。
于本发明一实施例中,设定输入数据包含有M×N个数据,可表示为xT=(x0,x1,…,xM*N-1)。将所述输入数据按列依次写入一个M行N列的矩阵。其中行数M表示一个码块的单元数,列数N表示码块的个数,M≥1、N≥1。
于本发明另一实施例中,设定输入数据包含有M×N个数据,可表示为
Figure BDA0002553270740000041
将所述输入数据按列依次写入一个M列N行的矩阵。其中行数表示一个码块的单元数,列数M表示码块的个数,M≥1、N≥1。
步骤S2、当按列写入M行N列的矩阵时,按照跨行读取规则依次读出所述矩阵的各行数据。
具体地,跨行读出是指对交织后的数据的行序号进行重新排序,并基于排序后的行序号依次读出数据。于本发明一实施例中,所述跨行读取规则中,读出的行序号为
Figure BDA0002553270740000042
其中2≤i≤M,Ri表示第i个读取的行序号,d表示预设间隔,F表示当i满足M-d<Ri-1≤M时跨行选择的预设原则,R1=1,
Figure BDA0002553270740000043
表示向上取整。也就是说,通过采用预设间隔和回选原则对行序号(1,2,…,i,…,M)进行重新排序。其中,从第一行序号开始按照预设间隔递增方式对所述行序号排序;当递增后的行序号大于所述矩阵的行序号最大值时,在未被排序的行序号中选择小于等于d的一个行序号按照预设间隔递增方式继续排序,直至完成所有行序号的排序。
优选地,d为关于k的一个函数,即d=f(k)。于本发明一实施例中,所述预设间隔
Figure BDA0002553270740000044
k为小于等于M的预设值,
Figure BDA0002553270740000045
表示向下取整。
优选地,k为关于d0的一个函数,即k=g(d0)。于本发明一实施例中,
Figure BDA0002553270740000046
其中
Figure BDA0002553270740000047
Figure BDA0002553270740000048
表示平方根号,mod表示求余。
于本发明一实施例中,F是取值为1至d的一维数组。优选地,F=[1,2,…d]。更为优选地,当d为偶数时,F=[1,3,5,…,d-1,2,4,…,d];当d为奇数时,F=[1,3,5,…,d,2,4,…,d-1]。也就是说,在F中,奇数值依顺序从小到大排列在前半部分、偶数值依顺序从小到大排列在后半部分。
步骤S13、当按行写入M列N行的矩阵时,按照跨列读取规则依次读出所述矩阵的各列数据。
具体地,跨列读出是指对交织后的数据的列序号进行重新排序,并基于排序后的列序号依次读出数据。于本发明一实施例中,跨列读取规则中,读出的列序号为
Figure BDA0002553270740000051
其中2≤i≤M,Ri表示第i个读取的列序号,d表示预设间隔,F表示当i满足M-d<Ri-1≤M时跨列选择的预设原则,R1=1,
Figure BDA0002553270740000052
表示向上取整。也就是说,通过采用预设间隔和回选原则对列序号(1,2,…,i,…,M)进行重新排序。其中,从第一列序号开始按照预设间隔递增方式对所述列序号排序;当递增后的列序号大于所述矩阵的列序号最大值时,在未被排序的列序号中选择小于等于d的一个列序号按照预设间隔递增方式继续排序,直至完成所有列序号的排序。
优选地,d为关于k的一个函数,即d=f(k)。于本发明一实施例中,所述预设间隔
Figure BDA0002553270740000053
k为小于等于M的预设值,
Figure BDA0002553270740000054
表示向下取整。
优选地,k为关于d0的一个函数,即k=g(d0)。于本发明一实施例中,
Figure BDA0002553270740000055
其中
Figure BDA0002553270740000056
Figure BDA0002553270740000057
表示平方根号,mod表示求余。
于本发明一实施例中,F是取值为1至d的一维数组。优选地,F=[1,2,…d]。更为优选地,当d为偶数时,F=[1,3,5,…,d-1,2,4,…,d];当d为奇数时,F=[1,3,5,…,d,2,4,…,d-1]。也就是说,在F中,奇数值依顺序从小到大排列在前半部分、偶数值依顺序从小到大排列在后半部分。
下面通过具体实施例来进一步阐述本发明的跨越读取块交织处理方法。
在该实施例中,以M=7,N=3的输入数据为例,首先将输入数据按列写入7×3的矩阵中,获得如图2左侧所示矩阵。再通过公式可计算得到k=2、d=4。最终获得如图2右侧所示的矩阵,则跨行读出的结果为:[1 8 15 5 12 19 ...4 11 18],交织后数据之间的最小距离为7。
如图3所示,于一实施例中,本发明的跨越读取块交织处理系统包括写入模块31、行处理模块32和列处理模块33。
所述写入模块31用于将M×N个输入数据按列写入M行N列的矩阵或按行写入M列N行的矩阵。
所述行处理模块32与所述写入模块31相连,用于当按列写入M行N列的矩阵时,按照跨行读取规则依次读出所述矩阵的各行数据。
所述列处理模块33与所述写入模块31相连,用于当按行写入M列N行的矩阵时,按照跨列读取规则依次读出所述矩阵的各列数据。
其中,写入模块31、行处理模块32和列处理模块33的结构和原理与上述跨越读取块交织处理方法中的步骤一一对应,故在此不再赘述。
需要说明的是,应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分,实际实现时可以全部或部分集成到一个物理实体上,也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现,也可以全部以硬件的形式实现,还可以部分模块通过处理元件调用软件的形式实现,部分模块通过硬件的形式实现。例如:x模块可以为单独设立的处理元件,也可以集成在上述装置的某一个芯片中实现。此外,x模块也可以以程序代码的形式存储于上述装置的存储器中,由上述装置的某一个处理元件调用并执行以上x模块的功能。其它模块的实现与之类似。这些模块全部或部分可以集成在一起,也可以独立实现。这里所述的处理元件可以是一种集成电路,具有信号的处理能力。在实现过程中,上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。以上这些模块可以是被配置成实施以上方法的一个或多个集成电路,例如:一个或多个特定集成电路(Application Specific Integrated Circuit,简称ASIC),一个或多个微处理器(Digital Singnal Processor,简称DSP),一个或者多个现场可编程门阵列(Field Programmable Gate Array,简称FPGA)等。当以上某个模块通过处理元件调度程序代码的形式实现时,该处理元件可以是通用处理器,如中央处理器(CentralProcessing Unit,简称CPU)或其它可以调用程序代码的处理器。这些模块可以集成在一起,以片上系统(System-on-a-chip,简称SOC)的形式实现。
综上所述,本发明的跨越读取块交织处理方法及系统不增加通信开销;增加了交织后数据之间的最小距离极限值,提高了块交织性能。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种跨越读取块交织处理方法,其特征在于:包括以下步骤:
将M×N个输入数据按列写入M行N列的矩阵或按行写入M列N行的矩阵;
当按列写入M行N列的矩阵时,按照跨行读取规则依次读出所述矩阵的各行数据;
当按行写入M列N行的矩阵时,按照跨列读取规则依次读出所述矩阵的各列数据。
2.根据权利要求1所述的跨越读取块交织处理方法,其中特征在于:
所述跨行读取规则中,读出的行序号为
Figure FDA0002553270730000011
其中2≤i≤M,Ri表示第i个读取的行序号,d表示预设间隔,F表示当i满足M-d<Ri-1≤M时跨行选择的预设原则,R1=1,
Figure FDA0002553270730000012
表示向上取整;
所述跨列读取规则中,读出的列序号为
Figure FDA0002553270730000013
其中2≤i≤M,Ri表示第i个读取的列序号,d表示预设间隔,F表示当i满足M-d<Ri-1≤M时跨列选择的预设原则,R1=1,
Figure FDA0002553270730000014
表示向上取整。
3.根据权利要求2所述的跨越读取块交织处理方法,其特征在于:
Figure FDA0002553270730000015
k为小于等于M的预设值,
Figure FDA0002553270730000016
表示向下取整,mod表示求余。
4.根据权利要求3所述的跨越读取块交织处理方法,其特征在于:
Figure FDA0002553270730000017
其中
Figure FDA0002553270730000018
5.根据权利要求2所述的跨越读取块交织处理方法,其特征在于:F是取值为1至d的一维数组。
6.根据权利要求5所述的跨越读取块交织处理方法,其特征在于:F=[1,2,…d]。
7.根据权利要求5所述的跨越读取块交织处理方法,其特征在于:当d为偶数时,
F=[1,3,5,…,d-1,2,4,6,…,d];当d为奇数时,F=[1,3,5,…,d,2,4,6,…,d-1]。
8.一种跨越读取块交织处理系统,其特征在于:包括写入模块、行处理模块和列处理模块;
所述写入模块用于将M×N个输入数据按列写入M行N列的矩阵或按行写入M列N行的矩阵;
所述行处理模块用于当按列写入M行N列的矩阵时,按照跨行读取规则依次读出所述矩阵的各行数据;
所述列处理模块用于当按行写入M列N行的矩阵时,按照跨列读取规则依次读出所述矩阵的各列数据。
CN202010583409.6A 2020-06-23 2020-06-23 一种跨越读取块交织处理方法及系统 Active CN113839738B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010583409.6A CN113839738B (zh) 2020-06-23 2020-06-23 一种跨越读取块交织处理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010583409.6A CN113839738B (zh) 2020-06-23 2020-06-23 一种跨越读取块交织处理方法及系统

Publications (2)

Publication Number Publication Date
CN113839738A true CN113839738A (zh) 2021-12-24
CN113839738B CN113839738B (zh) 2023-06-20

Family

ID=78964356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010583409.6A Active CN113839738B (zh) 2020-06-23 2020-06-23 一种跨越读取块交织处理方法及系统

Country Status (1)

Country Link
CN (1) CN113839738B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507694A (zh) * 2002-02-06 2004-06-23 三星电子株式会社 通信系统中的交织器和交织方法
KR20090047685A (ko) * 2007-11-08 2009-05-13 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
CN101610089A (zh) * 2008-06-17 2009-12-23 中兴通讯股份有限公司 一种第二次交织及解交织的方法和装置
CN102420674A (zh) * 2011-11-01 2012-04-18 上海华为技术有限公司 子块交织方法及并行子块交织器
CN103166736A (zh) * 2011-12-15 2013-06-19 无锡中星微电子有限公司 一种交织器读写方法
US20140369364A1 (en) * 2013-06-12 2014-12-18 Samsung Electronics Co., Ltd. Mapping cells to symbols
CN105490776A (zh) * 2015-11-26 2016-04-13 华为技术有限公司 交织方法及交织器
CN107733438A (zh) * 2011-05-18 2018-02-23 松下电器产业株式会社 并行比特交织器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507694A (zh) * 2002-02-06 2004-06-23 三星电子株式会社 通信系统中的交织器和交织方法
KR20090047685A (ko) * 2007-11-08 2009-05-13 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
CN101610089A (zh) * 2008-06-17 2009-12-23 中兴通讯股份有限公司 一种第二次交织及解交织的方法和装置
CN107733438A (zh) * 2011-05-18 2018-02-23 松下电器产业株式会社 并行比特交织器
CN102420674A (zh) * 2011-11-01 2012-04-18 上海华为技术有限公司 子块交织方法及并行子块交织器
CN103166736A (zh) * 2011-12-15 2013-06-19 无锡中星微电子有限公司 一种交织器读写方法
US20140369364A1 (en) * 2013-06-12 2014-12-18 Samsung Electronics Co., Ltd. Mapping cells to symbols
CN105490776A (zh) * 2015-11-26 2016-04-13 华为技术有限公司 交织方法及交织器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
AD-HOC CHAIR (ERICSSON): "\"R1-1721233\"" *
华为: "\"R1-1719956\"" *
朱志辉等: "3GPP Turbo解码器解交织矩阵的硬件实现" *
杨颖等: "帧间卷积交织和帧内块交织级联的时间交织性能评估" *

Also Published As

Publication number Publication date
CN113839738B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
US9111615B1 (en) RAM-based ternary content addressable memory
CN109542668B (zh) 基于nand flash存储器的校验方法、终端设备及存储介质
US20210303755A1 (en) Optimization device and optimization method
EP1576735B1 (en) Address generation for interleavers in turbo encoders and decoders
CN103730162A (zh) 用于多级单元的非易失性存储器的加速软读取
US10741212B2 (en) Error correction code (ECC) encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders
CN111262592A (zh) 序列的循环移位装置及方法、存储介质
CN1702976B (zh) 一种用于通信系统的数据交织与解交织方法
CN111384972B (zh) 多进制ldpc解码算法的优化方法、装置及解码器
CN113839738A (zh) 一种跨越读取块交织处理方法及系统
CN116501247A (zh) 一种数据存储方法和数据存储系统
CN112929125B (zh) 一种基于数据块变换的块交织方法及系统
CN108196799B (zh) 存储设备的写入方法及写入装置
CN112994835A (zh) 一种块交织处理方法及系统
US20050102599A1 (en) Address generator for block interleaving
CN112910473B (zh) 一种基于循环移位的块交织方法及系统
CN114268410B (zh) 基于循环移位的交织方法、系统、设备及计算机存储介质
CN112787748B (zh) 一种基于块交织的时频交织方法、块交织方法及系统
CN110780849B (zh) 矩阵处理方法、装置、设备及计算机可读存储介质
CN111384976B (zh) 稀疏校验矩阵的存储方法和读取方法
CN113254257B (zh) 数据存储媒体的损坏数据列的筛选方法
Yang et al. Conflict-free sorting algorithms under single-channel and multi-channel broadcast communication models
US6988117B2 (en) Bit-reversed indexing in a modified harvard DSP architecture
US20160170661A1 (en) Multidimensional partitioned storage array and method utilizing input shifters to allow multiple entire columns or rows to be accessed in a single clock cycle
CN109525255B (zh) 交织方法和交织装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant