CN109542668B - 基于nand flash存储器的校验方法、终端设备及存储介质 - Google Patents

基于nand flash存储器的校验方法、终端设备及存储介质 Download PDF

Info

Publication number
CN109542668B
CN109542668B CN201811266766.9A CN201811266766A CN109542668B CN 109542668 B CN109542668 B CN 109542668B CN 201811266766 A CN201811266766 A CN 201811266766A CN 109542668 B CN109542668 B CN 109542668B
Authority
CN
China
Prior art keywords
ecc code
data
bit
check
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811266766.9A
Other languages
English (en)
Other versions
CN109542668A (zh
Inventor
董时舫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PAX Computer Technology Shenzhen Co Ltd
Original Assignee
PAX Computer Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PAX Computer Technology Shenzhen Co Ltd filed Critical PAX Computer Technology Shenzhen Co Ltd
Priority to CN201811266766.9A priority Critical patent/CN109542668B/zh
Publication of CN109542668A publication Critical patent/CN109542668A/zh
Application granted granted Critical
Publication of CN109542668B publication Critical patent/CN109542668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请适用于计算机技术领域，提供了一种基于NAND FLASH存储器的校验方法、终端设备及存储介质，所述方法包括：在数据写入时，获取原始数据，并基于原始数据生成矩形阵列，基于矩形阵列生成至少三个方向的ECC码片段，并将ECC码片段组合为原始ECC码，将原始数据和原始ECC码写入NAND FLASH存储器中，在数据读出时，从NAND FLASH存储器中读取与原始数据对应的读出数据和与原始ECC码对应的校验ECC码，基于生成原始数据的原始ECC码的方式，生成读出数据的读出ECC码，将读出ECC码与校验ECC码进行比较获得校验结果，并在校验结果为读出数据出现错误时对读出数据进行纠错处理，通过本申请可以对存储的数据出现两个位元的翻转时进行纠错。

Description

基于NAND FLASH存储器的校验方法、终端设备及存储介质
技术领域
本申请属于计算机技术领域，尤其涉及一种基于NAND FLASH存储器的校验方法、终端设备及计算机可读存储介质。
背景技术
在计算机领域中，目前主流的两种闪存是NAND Flash和NOR Flash。其中，NANDFlash容易出现比特位反转的问题，为了提高NAND Flash存储器的可靠性，NAND Flash存储器应用时需要进行ECC(Error Checking and Correction)校验。
ECC校验是指在读写数据的时候分别计算ECC码，通过比较写入数据的ECC码与读取数据的ECC码以确定所述NAND Flash是否出现比特反转以及在出现比特反转时进行纠错处理。然而，目前的校验方法只能对一位比特位反转时进行纠错。
发明内容
有鉴于此，本申请实施例提供了一种基于NAND FLASH存储器的校验方法、终端设备及计算机可读存储介质，以解决目前NAND FLASH的同一数据页中出现两个位元的翻转时，无法纠错的问题。
本申请实施例的第一方面提供了一种基于NAND FLASH存储器的校验方法，包括：
在数据写入时，获取原始数据，并基于所述原始数据生成矩形阵列；
基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码；
将所述原始数据和所述原始ECC码写入所述NAND FLASH存储器中；
在数据读出时，从所述NAND FLASH存储器中读取与所述原始数据对应的读出数据和与所述原始ECC码对应的校验ECC码；
基于生成所述原始数据的原始ECC码的方式，生成所述读出数据的读出ECC码；
将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理。
本申请实施例的第二方面提供了一种终端设备，包括：
矩形阵列生成单元，用于在数据写入时，获取原始数据，并基于所述原始数据生成矩形阵列；
原始ECC码获得单元，用于基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码；
数据写入单元，用于将所述原始数据和所述原始ECC码写入所述NAND FLASH存储器中；
数据读取单元，用于在数据读出时，从所述NAND FLASH存储器中读取与所述原始数据对应的读出数据和与所述原始ECC码对应的校验ECC码；
读出ECC码获得单元，用于基于生成所述原始数据的原始ECC码的方式，生成所述读出数据的读出ECC码；
校验纠错单元，用于将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理。
本申请实施例的第三方面提供了一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现本申请实施例第一方面提供的所述方法的步骤。
本申请实施例的第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被一个或多个处理器执行时实现本申请实施例第一方面提供的所述方法的步骤。
本申请实施例的第五方面提供了一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序被一个或多个处理器执行时实现本申请实施例第一方面提供的所述方法的步骤。
本申请实施例提供了一种基于NAND FLASH存储器的校验方法，该方法在数据写入时，基于原始数据生成矩形队列，通过所述矩形队列获取至少三个方向的ECC码片段，并将ECC码片段组成为原始ECC码，在数据读出时，通过读出数据生成读出ECC码，并从存储器中读取校验ECC码，通过比较读出ECC码和校验ECC码确定所述读出数据是否发生错误，并在出现错误时对所述读出数据进行纠错处理。由于ECC码的生成过程是从矩形阵列的至少三个方向确定的，矩形阵列中的每个位元参与至少三次ECC码的计算，这样，当读出数据和原始数据相比两个位元均发生偏转时，也能够通过ECC码确定出发生偏转的位元的位置，因此，该方法能够对两个位元发生反转的数据进行纠错。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种基于NAND FLASH存储器的校验方法的流程示意图；
图2是本申请实施例提供的一种将所述原始数据的位元按照第一预设顺序排列为矩形阵列的示意图；
图3是本申请实施例提供的一种左向斜排和右向斜排的示意图；
图4是本申请实施例提供的一种根据校验字符串对所述读出数据进行纠错的示意图；
图5是本申请实施例提供的另一种根据校验字符串对所述读出数据进行纠错的示意图；
图6是本申请实施例提供的另一种根据校验字符串对所述读出数据进行纠错的示意图；
图7是本申请实施例提供的另一种根据校验字符串对所述读出数据进行纠错的示意图；
图8是本申请实施例提供的另一种根据校验字符串对所述读出数据进行纠错的示意图；
图9是本申请实施例提供的一种终端设备的示意框图；
图10是本申请实施例提供的另一种终端设备的示意框图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
为了说明本申请所述的技术方案，首先描述ECC码校验纠错的过程，数据存储分为数据写入和数据读出两个阶段，在数据写入时，需要根据所述原始数据生成ECC码，并将所述原始数据和所述ECC码一起存储。在数据读出时，由于NAND Flash中的比特位有可能出现反转，也有可能未出现反转，因此，读出数据有可能与原始数据相同，也有可能与原始数据不相同。同理，读出的ECC码有可能与写入的ECC码相同，也有可能与写入的ECC码不相同，此时，可以根据读出数据再生成一遍ECC码，将重新生成的ECC码与读出的ECC码进行比较，若比较结果为所述读出数据错误，可以根据比较结果对读出数据进行纠错。为了便于区分多个不同的ECC码，可以将根据所述原始数据生成的ECC码记为原始ECC码，将根据所述读出数据生成的ECC码记为读出ECC码，将原始ECC码存储在NAND Flash中后再次读取的ECC码记为校验ECC码。在实际应用中，三种ECC码有可能相同，也有可能不同。下面通过具体实施例来对本申请的基于NAND FLASH存储器的校验方法进行说明。
图1是本申请实施例提供的一种基于NAND FLASH存储器的校验方法的实现流程示意图，如图所示该方法可以包括以下步骤：
步骤S101，在数据写入时，获取原始数据，并基于所述原始数据生成矩形阵列。
在本申请实施例中，在NAND FLASH存储器中写入数据时，需要一个存储页一个存储页地写入数据，所述原始数据为待写入所述存储页中的数据，由于所述NAND FLASH存储器的特性，为了能够对反转的比特位进行纠错，还需要在存储原始数据时生成ECC码，并将所述原始数据和基于所述原始数据生成的ECC码写入所述存储页中。为了便于区分，将根据所述原始数据生成的ECC码记为原始ECC码。在根据所述原始数据生成原始ECC码时，需要将所述原始数据生成矩形阵列。
作为本申请另一实施例，所述基于所述原始数据生成矩形阵列包括：
确定所述矩形阵列的行数和列数，并基于所述行数和列数，将所述原始数据的位元按照第一预设顺序排列为矩形阵列。
在本申请实施例中，所述原始数据可以包括多个字节(byte)，每个字节(byte)又包括多个位元(bit)，位元是计算机中的最小数据单位，为0或者1。在将所述原始数据存储在所述NAND FLASH存储器中时以位元的形式存储，在生成矩形阵列时，也需要按照位元的形式生成矩形阵列，即矩形阵列中的一个元素表示所述原始数据的一个位元。可以根据所述原始数据的位元数确定矩形阵列的行数和列数，例如，所述原始数据的位元数为64，可以设置矩形阵列的行数为8、列数为8。在确定了所述矩形阵列的行数和列数后，就可以将所述原始数据的位元按照顺序排列为矩形阵列，例如，可以按照第一行从左到右，第二行从左到右，第三行从左到右，……，最后一行从左到右。
图2是本申请实施例提供的一种将所述原始数据的位元按照第一预设顺序排列为矩形阵列的示意图，如图所示，先从左到右，再从上到下的排列顺序(即上述的按照第一行从左到右，第二行从左到右，第三行从左到右，……，最后一行从左到右)获得矩形阵列的过程。假设：T＝64，m＝8，n＝8，8个字节(64个bit位元)的数据依次为00、01、02、03、04、05、06、07(以十六进制表达)，约定单个字节内的次序是先放入高位，则按先从左到右再从上到下的顺序排列的二进制矩形阵列为图2所示的矩形阵列。
当然，实际应用中，还可以是其它的排列顺序，例如依字节(位元)先从上到下再从左到右的顺序，还可以是先从左到右再从下到上、先从上到下再从右到左、先从右到左再从上到下、先从右到左再从下到上、先从下到上再从左到右、先从下到上再从右到左等顺序组合中的一种，还可以是上述未列举出的其它顺序。至于单个字节的8个位元填入矩阵的次序，可以先放最高位再放次高位，也可以先放最低位再放次低位，通常各字节选定同一次序存放。当所有数据填充完毕后矩阵未被填满时，矩阵中未填满位元全部置零。
先从左到右再从上到下的顺序，是指先将数据字节从左到右逐位地排列到矩阵的第一行，当本行排满时，即转入第二行、并从左到右逐位地排列到矩阵的第二行……如此地不断往后排列，直到排列完毕。同理，先从上到下再从左到右的顺序，是指先将数据字节从上到下逐位地排列到矩阵的第一列，当本列排满时，即转入第二列、并从上到下逐位地排列到矩阵的第二列……如此地不断往后排列，直到排列完毕。其它排列顺序在此不再举例。
作为本申请又一实施例，所述确定所述矩形阵列的行数和列数包括：
基于公式
Figure BDA0001845051920000071
确定所述矩形阵列的行数和列数，其中，m表示所述矩形阵列的行数，n表示所述矩形阵列的列数，T由所述NAND FLASH存储器中每个存储页的数据区和冗余区的字节数确定。
在本申请实施例，还可以基于所述NAND FLASH存储器中每个存储页的数据区和冗余区的字节数确定矩形阵列的行数和列数。例如，位元数T一般约定为NAND FLASH存储页数据区以位元为单位的大小。例如：若数据区大小为2048字节、冗余区大小为64字节，ECC码的长度约等于64字节；T可约定为2048*8位元，因为一个字节等于8个比特位，所以，还需要在数据区字节的基础上乘以8得到位元数。
若ECC码的长度大于冗余区数据的长度，纠错码可以一部分跨区存放在数据区中、另一部分存放在冗余区中；此时，T值应调整为数据区的大小减去跨区存放的ECC码的长度。例如：若数据区大小为512字节、冗余区大小为16字节，其纠错码的长度约等于32字节；此时，T值应调整为(512-16)*8＝496*8个位元。
即若所述NAND FLASH存储器中每个存储页的数据区的字节数为512字节，所述冗余区的字节数为16字节，则所述T为3968(496*8)，m为63，n为63；
若所述NAND FLASH存储器中每个存储页的数据区的字节数为2048字节，所述冗余区的字节数为64字节，则所述T为16384(2048*8)，m为128，n为128；
若所述NAND FLASH存储器中每个存储页的数据区的字节数为4096字节，所述冗余区的字节数为128字节，则所述T为32768(4096*8)，m为181，n为182。
步骤S102，基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码。
在本申请实施例中，可以基于所述矩形阵列生成多个方向的ECC码片段，例如，将所述矩形阵列的每一行中的位元逐位进行异或运算，得到横向ECC码片段；将所述矩形阵列的每一列中的位元逐位进行异或运算，得到纵向ECC码片段；将所述矩形阵列的预设斜向中的位元逐位进行异或运算，得到斜向ECC码片段；将所述横向ECC码片段、所述纵向ECC码片段和所述斜向ECC码片段按照第二预设顺序组合为原始ECC码。
在生成横向ECC码片段时，将矩形阵列中第一行的各位元进行异或运算，得到横向ECC码片段的第一位元；再将矩形阵列中第二行的各位元进行异或运算，得到横向ECC码片段的第二位元；……；如此类推，直到最后将矩形阵列中第m行的各位元进行异或运算，得到横向ECC码片段第m位元。横向ECC码片段中第i位元的生成公式，可用数学式表述为：H(i)＝ai1^ai2^…^aij^…^ain，其中，H(i)表示横向ECC码片段中第i位元，aij表示矩形阵列中第i行j列的位元，i是1～m的整数、j是1～n的整数。^是异或运算符。
在生成纵向ECC码片段时，将矩形阵列中第一列的各位元进行异或运算，得到纵向ECC码片段的第一位元；再将矩形阵列中第二行的各位元进行异或运算，得到纵向ECC码片段的第二位元；……；如此类推，直到最后将矩形阵列中第n列的各位元进行异或运算，得到纵向ECC码片段第n位元。纵向ECC码片段中第i位元的生成公式，可用数学式表述为：V(j)＝a1j^a2j^…^aij^…^amj，其中，V(j)表示纵向ECC码片段中第j位元，aij表示矩形阵列中第i行j列的位元，i是1～m的整数、j是1～n的整数。
在生成斜向ECC码片段时，首先需要确定两种斜向中的一种作为预设斜向，如图3所示，左向斜排和右向斜排，这两种斜排方式表示了两种斜向。假设矩形阵列中的各位元在平面的横、纵方向上等距排列，划45°(或约45°)的左斜线，穿过矩形阵列中的位元。为了叙述简便，本申请中将该斜线穿过的位元集合称为一斜排。将左上角的斜排称为第一斜排，次左上角的斜排称为第二斜排，……，依次类推。同样地，也可以划出多条45°(或约45°)的右斜线，得到一个个斜排。在获得多个斜排之后，就需要将矩形阵列中第一斜排的各位元进行逐位异或运算，得到斜向ECC码片段第一位元；再将矩形阵列中第二斜排的各位元进行逐位异或运算，得到斜向ECC码片段第二位元，……，如此类推，直到最后将矩形阵列中第m+n-1斜排的各位元进行逐位异或运算，得到斜向ECC码片段第m+n-1位元。
假设n≥m,则斜向ECC码片段中第k位元的生成公式，可用数学式表述为：
S(k)＝ak1^a(k-1)2^…^a1k，若k≤m
S(k)＝am(k-m+1)^a(m-1)(k-m+2)^…^a1k，若m<k≤n
S(k)＝am(k-m+1)^a(m-1)(k-m+2),^…^a(k-n+1)n，若k>n
其中，S(k)表示斜向ECC码片段中第k位元，aij表示矩形阵列中第i行j列的值，i是1～m的整数、j是1～n的整数,k是1～m+n-1的整数。
若n<m，其数学表达式可以对称地表述出来，在此不再赘述。
在获得三个ECC码片段之后，将生成的三部分ECC码片段拼接合并在一起，得到最终的2m+2n-1位ECC码。三部分ECC码片段的相对顺序可以任意约定，例如：先放入m位的横向ECC码片段，再拼接n位的纵向ECC码片段，最后拼接m+n-1位的斜向ECC码片段。
步骤S103，将所述原始数据和所述原始ECC码写入所述NAND FLASH存储器中。
步骤S104，在数据读出时，从所述NAND FLASH存储器中读取与所述原始数据对应的读出数据和与所述原始ECC码对应的校验ECC码。
在本申请实施例中，在数据读出时，如果所述NAND FLASH存储器存储原始数据和所述原始ECC码的存储页未发生反转，则读出数据等于所述原始数据，读出的ECC码等于所述原始ECC码，然而，实际上，在数据读出时无法确定存储页中的数据是否发生反转，为了便于区分，将数据读出时，原始数据对应的记为读出数据，将与原始ECC码对应的记为校验ECC码。
步骤S105，基于生成所述原始数据的原始ECC码的方式，生成所述读出数据的读出ECC码。
在本申请实施例中，还需要如生成所述原始数据的原始ECC码的方式完全一样的方式，生成所述读出数据的读出ECC码。具体获得所述读出数据的读出ECC码的方式在此不再赘述，具体可参照上述基于所述原始数据生成原始ECC码的步骤。
步骤S106，将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理。
在本申请实施例中，如果所述读出数据和所述原始数据相同(未发生反转)，所述原始ECC码和所述校验ECC码相同(未发生反转)，则所述读出数据的读出ECC码与所述校验ECC码完全相同，因此，可以通过与所述读出ECC码和所述校验ECC码中对应位置的位元进行异或运算确定所述读出数据的读出ECC码与所述校验ECC码是否完全相同。
作为本申请另一实施例，可以将所述读出ECC码和所述校验ECC码中对应位置的位元进行异或运算，获得校验字符串；
若所述校验字符串中的位元均为0，则所述读出数据和所述校验ECC码正确；
若所述校验字符串中的位元包括非0，则所述读出数据或所述校验ECC码错误，并在所述读出数据错误时对所述读出数据进行纠错处理。
在本申请实施例中，由于在获得校验字符串时，是根据读出ECC码和所述校验ECC码中对应位置的位元进行的运算，因此，如果所述读出ECC码和所述校验ECC码中的顺序为：横向ECC码片段、纵向ECC码片段、斜向ECC码片段的顺序，则获得校验字符子串也为：横向校验子串、纵向校验子串和斜向校验子串的顺序。所述校验字符子串中的顺序与ECC码的顺序一致。
作为举例，假设读出ECC码为00000001、校验ECC码为00010000，则校验字符串为00000001^00010000＝00010001。
所述校验字符串包括：横向校验子串、纵向校验子串和斜向校验子串；
相应地，所述若所述校验字符串中的位元包括非0，则所述读出数据或所述校验ECC码错误，并在所述读出数据错误时对所述读出数据进行纠错处理包括：
(1)若Wx＝1,Wy＝1,Wz＝1，且Lx、Ly、Lz相交于同一点，则所述读出数据中有一个位元发生错误，将Lx、Ly、Lz的交点处的位元取反；
(2)若Wx＝2,Wy＝2,Wz＝0，则所述读出数据中有两个位元发生错误，Lx、Ly的4个交点中，与所述预设斜向相同方向的对角线上的两个交点处的位元取反；
(3)若Wx＝2,Wy＝2,Wz＝2，则所述读出数据中有两个位元发生错误，Lx、Ly、Lz的交点中，同时经过Lx、Ly、Lz的交点处的位元取反；
(4)若Wx＝2,Wy＝0,Wz＝2、且z1-x1＝z2-x2，则所述读出数据中有两个位元发生错误，Lx、Lz相交的点中，位于同一列上的两个交点处的位元取反；
(5)若Wx＝0,Wy＝2,Wz＝2、且z1-y1＝z2-y2，则所述读出数据中有两个位元发生错误，Ly、Lz相交的点中，位于同一行上的两个交点处的位元取反；
(6)若Wx、Wy、Wz中有且仅有一个等于1时，则所述读出数据正确，所述校验ECC码中有一个位元错误。
(7)若不符合上述任意一种情况，则所述读出数据中有至少三个位元错误，或者所述校验ECC码中有至少两个位元错误；
其中，横向校验子串中位元1的个数记为Wx，纵向校验子串中位元1的个数记为Wy，斜向校验子串中位元1的个数记为Wz，横向校验子串中第i个位元1的序号为xi，纵向校验子串中第i个位元1的序号为yi，斜向校验子串中第i个位元1的序号为zi，Lx为横向校验子串中的位元1对应的所述矩形阵列中的行所在的横线，Ly为纵向校验子串中的位元1对应的所述矩形阵列中的列所在的纵线，Lz为斜向校验子串中的位元1对应的所述矩形阵列中的预设斜向所在的斜线。
在本申请实施例中，我们通过具体附图进行说明上述的各个情况，为了更清楚地描述，还可以将存在交点时，第一个交点记为E1，将第二个交点记为E2……。可以将所述矩形队列的任意一角所在的顶点记为坐标原点，本申请实施例以所述矩形阵列的左上角的点记为坐标原点，竖直向下为x轴，水平向右记为y轴，那么矩阵的首个元素的坐标为(1,1)。
上述列举的情况(1)，参见附图4，图4描述了在一个8*8的矩形阵列中根据横向校验子串Cx、纵向校验子串Cy、斜向校验子串Cz的值划交叉线的情形，假设Cx＝00001000、Cy＝00010000、Cz＝000000010000000。Cx中只有第5个位元为1，因此Wx＝1，需要在矩形阵列的第5行画一条横线Lx，Cy中只有第4个位元为1，因此Wy＝1，需要在矩形阵列的第4列画一条纵线Ly，Cz中只有第8个位元为1，因此Wz＝1，需要在第8斜排画一条斜线Lz，图中，三线相交于矩形阵列中的A54元素，即：第5行第4列，交点为E1(5,4)，这表明E1所在的位元值‘1’发生错误，纠错后，恢复为正确的位元值‘0’。
上述列举的情况(2)，参见附图5，图5描述了在一个8*8的矩形阵列中根据Cx、Cy、Cz的值划交叉线的情形，假设Cx＝00101000、Cy＝00010100、Cz＝000000000000000。按照上述描述的描述画横线和纵线，由于Cz中不存在位元1，因此，不需要画斜线。图中，两横线与两纵线共形成四个交点。4个交点形成一个小矩形，小矩形中存在两个对角线，其中，右向对角线上的两交点是矩阵中的a54、a36元素，对应坐标为：E1(5,4)、E2(3,6)，这表明E1、E2两点所在的位元值‘1’和‘1’发生错误，纠错后，恢复为正确的位元值‘0’和‘0’。
上述列举的情况(3)，参见附图6，图6描述了在一个8*8的矩形阵列中根据Cx、Cy、Cz的值划交叉线的情形，假设Cx＝00101000、Cy＝00010100、Cz＝000001000100000。图中，三个方向的线(实际上6条线)同时相交处共有两个交点，即矩阵中的a34、a56元素所在位置，对应坐标为：E1(3,4)、E2(5,6)，这表明E1、E2两点所在的位元值‘1’和‘0’发生错误，纠错后，恢复为正确的位元值‘1’和‘0’。
上述列举的情况(4)，参见附图7，图7描述了在一个8*8的矩形阵列中根据Cx、Cy、Cz的值划交叉线的情形，假设Cx＝00101000、Cy＝00000000、Cz＝000001010000000。图中，两横线与两斜线共形成四个交点，纵向同列的交点共有两个，即矩阵中的a34、a54元素所在位置，对应坐标为：E1(3,4)、E2(5,4)，这表明E1、E2两点所在的位元值‘1’和‘1’发生错误，纠错后，恢复为正确的位元值‘0’和‘0’。
上述列举的情况(5)，参见附图8，图8描述了在一个8*8的矩形阵列中根据Cx、Cy、Cz的值划交叉线的情形，假设Cx＝00000000、Cy＝01010000、Cz＝000001010000000。图中，两纵线与两斜线共形成四个交点，横向同行的交点共有两个，即矩阵中的a52、a54元素所在位置，对应坐标为：E1(5,2)、E2(5,4)，这表明E1、E2两点所在的位元值‘1’和‘1’发生错误，纠错后，恢复为正确的位元值‘0’和‘0’。
上述列举的情况(6)，矩形阵列中的位元均未发生反转，即所述读出数据和所述原始数据一致，而所述校验ECC码和所述读出ECC码不一致的原因是，所述校验ECC码发生反转错误。这样就无需对所述读出数据进行纠错处理。
如果所述校验字符串中的位元包括非0，且上述6中情况均不符合，那么就可能是因为所述读出数据有至少3个位元发生错误，或者所述校验ECC码中至少两个位元发生错误，这样，错误过多时，就无法进行纠错，可以反馈报告“位元错误过多，无法纠错”。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
图9是本申请一实施例提供的终端设备的示意框图，为了便于说明，仅示出与本申请实施例相关的部分。
该终端设备9可以是手机、计算机等终端设备上的软件单元、硬件单元或者软硬结合的单元，可以作为独立的挂件集成到所述手机、计算机等终端设备中。
所述终端设备9包括：
矩形阵列生成单元91，用于在数据写入时，获取原始数据，并基于所述原始数据生成矩形阵列；
原始ECC码获得单元92，用于基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码；
数据写入单元93，用于将所述原始数据和所述原始ECC码写入所述NAND FLASH存储器中；
数据读取单元94，用于在数据读出时，从所述NAND FLASH存储器中读取与所述原始数据对应的读出数据和与所述原始ECC码对应的校验ECC码；
读出ECC码获得单元95，用于基于生成所述原始数据的原始ECC码的方式，生成所述读出数据的读出ECC码；
校验纠错单元96，用于将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理。
作为本申请另一实施例，所述矩形阵列生成单元91还用于：
确定所述矩形阵列的行数和列数，并基于所述行数和列数，将所述原始数据的位元按照第一预设顺序排列为矩形阵列。
作为本申请另一实施例，所述矩形阵列生成单元91还用于：
基于公式
Figure BDA0001845051920000151
确定所述矩形阵列的行数和列数，其中，m表示所述矩形阵列的行数，n表示所述矩形阵列的列数，T由所述NAND FLASH存储器中每个存储页的数据区和冗余区的字节数确定。
作为本申请另一实施例，所述矩形阵列生成单元91还用于：
若所述NAND FLASH存储器中每个存储页的数据区的字节数为512字节，所述冗余区的字节数为16字节，则所述T为3968，m为63，n为63；
若所述NAND FLASH存储器中每个存储页的数据区的字节数为2048字节，所述冗余区的字节数为64字节，则所述T为16384，m为128，n为128；
若所述NAND FLASH存储器中每个存储页的数据区的字节数为4096字节，所述冗余区的字节数为128字节，则所述T为32768，m为181，n为182。
作为本申请另一实施例，所述原始ECC码获得单元92包括：
横向ECC码片段获取模块921，用于将所述矩形阵列的每一行中的位元逐位进行异或运算，得到横向ECC码片段；
纵向ECC码片段获取模块922，用于将所述矩形阵列的每一列中的位元逐位进行异或运算，得到纵向ECC码片段；
斜向ECC码片段获取模块923，用于将所述矩形阵列的预设斜向中的位元逐位进行异或运算，得到斜向ECC码片段；
原始ECC码获取模块924，用于将所述横向ECC码片段、所述纵向ECC码片段和所述斜向ECC码片段按照第二预设顺序组合为原始ECC码。
作为本申请另一实施例，所述校验纠错单元96包括：
校验模块961，用于将所述读出ECC码和所述校验ECC码中对应位置的位元进行异或运算，获得校验字符串；
确定模块962，用于若所述校验字符串中的位元均为0，则确定所述读出数据和所述校验ECC码正确；
纠错模块963，用于若所述校验字符串中的位元包括非0，则所述读出数据或所述校验ECC码错误，并在所述读出数据错误时对所述读出数据进行纠错处理。
作为本申请另一实施例，所述校验字符串包括：横向校验子串、纵向校验子串和斜向校验子串；相应的，所述纠错模块963还用于：
若Wx＝1,Wy＝1,Wz＝1，且Lx、Ly、Lz相交于同一点，则所述读出数据中有一个位元发生错误，将Lx、Ly、Lz的交点处的位元取反；
若Wx＝2,Wy＝2,Wz＝0，则所述读出数据中有两个位元发生错误，Lx、Ly的4个交点中，与所述预设斜向相同方向的对角线上的两个交点处的位元取反；
若Wx＝2,Wy＝2,Wz＝2，则所述读出数据中有两个位元发生错误，Lx、Ly、Lz的交点中，同时经过Lx、Ly、Lz的交点处的位元取反；
若Wx＝2,Wy＝0,Wz＝2、且z1-x1＝z2-x2，则所述读出数据中有两个位元发生错误，Lx、Lz相交的点中，位于同一列上的两个交点处的位元取反；
若Wx＝0,Wy＝2,Wz＝2、且z1-y1＝z2-y2，则所述读出数据中有两个位元发生错误，Ly、Lz相交的点中，位于同一行上的两个交点处的位元取反；
若Wx、Wy、Wz中有且仅有一个等于1时，则所述读出数据正确，所述校验ECC码中有一个位元错误；
若不符合上述任意一种情况，则所述读出数据中有至少三个位元错误，或者所述校验ECC码中有至少两个位元错误；
其中，横向校验子串中位元1的个数记为Wx，纵向校验子串中位元1的个数记为Wy，斜向校验子串中位元1的个数记为Wz，横向校验子串中第i个位元1的序号为xi，纵向校验子串中第i个位元1的序号为yi，斜向校验子串中第i个位元1的序号为zi，Lx为横向校验子串中的位元1对应的所述矩形阵列中的行所在的横线，Ly为纵向校验子串中的位元1对应的所述矩形阵列中的列所在的纵线，Lz为斜向校验子串中的位元1对应的所述矩形阵列中的预设斜向所在的斜线。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述终端设备的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述终端设备中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
图10是本申请又一实施例提供的终端设备的示意框图。如图10所示，该终端设备10可以包括：一个或多个处理器100、存储器101以及存储在所述存储器101中并可在所述处理器100上运行的计算机程序102。所述处理器100执行所述计算机程序102时实现上述各个方法实施例中的步骤，例如图1所示的步骤S101至S106。或者，所述处理器100执行所述计算机程序102时实现上述终端设备实施例中各模块/单元的功能，例如图9所示模块91至96的功能。
示例性的，所述计算机程序102可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器101中，并由所述处理器100执行，以完成本申请。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序102在所述终端设备10中的执行过程。例如，所述计算机程序102可以被分割成矩形阵列生成单元、原始ECC码获得单元、数据写入单元、数据读取单元、读出ECC码获得单元、校验纠错单元，各单元示例如下：
矩形阵列生成单元，用于在数据写入时，获取原始数据，并基于所述原始数据生成矩形阵列；
原始ECC码获得单元，用于基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码；
数据写入单元，用于将所述原始数据和所述原始ECC码写入所述NAND FLASH存储器中；
数据读取单元，用于在数据读出时，从所述NAND FLASH存储器中读取与所述原始数据对应的读出数据和与所述原始ECC码对应的校验ECC码；
读出ECC码获得单元，用于基于生成所述原始数据的原始ECC码的方式，生成所述读出数据的读出ECC码；
校验纠错单元，用于将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理。
其它单元或模块可参照图9所示的实施例中的描述，在此不再赘述。
所述终端设备包括但不仅限于处理器100、存储器101。本领域技术人员可以理解，图10仅仅是终端设备10的一个示例，并不构成对终端设备10的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述终端设备还可以包括输入设备、输出设备、网络接入设备、总线等。
所述处理器100可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器101可以是所述终端设备10的内部存储单元，例如终端设备10的硬盘或内存。所述存储器101也可以是所述终端设备10的外部存储设备，例如所述终端设备10上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器101还可以既包括所述终端设备10的内部存储单元也包括外部存储设备。所述存储器101用于存储所述计算机程序以及所述终端设备所需的其他程序和数据。所述存储器101还可以用于暂时地存储已经输出或者将要输出的数据。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的终端设备和方法，可以通过其它的方式实现。例如，以上所描述的终端设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种基于NAND FLASH存储器的校验方法，其特征在于，包括：
在数据写入时，获取原始数据，并基于所述原始数据生成矩形阵列；
基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码；
将所述原始数据和所述原始ECC码写入所述NAND FLASH存储器中；
在数据读出时，从所述NAND FLASH存储器中读取与所述原始数据对应的读出数据和与所述原始ECC码对应的校验ECC码；
基于生成所述原始数据的原始ECC码的方式，生成所述读出数据的读出ECC码；
将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理。
2.如权利要求1所述的基于NAND FLASH存储器的校验方法，其特征在于，所述基于所述原始数据生成矩形阵列包括：
确定所述矩形阵列的行数和列数，并基于所述行数和列数，将所述原始数据的位元按照第一预设顺序排列为矩形阵列。
3.如权利要求2所述的基于NAND FLASH存储器的校验方法，其特征在于，所述确定所述矩形阵列的行数和列数包括：
基于公式
Figure FDA0003288191880000011
确定所述矩形阵列的行数和列数，其中，m表示所述矩形阵列的行数，n表示所述矩形阵列的列数，T由所述NAND FLASH存储器中每个存储页的数据区和冗余区的字节数确定。
4.如权利要求3所述的基于NAND FLASH存储器的校验方法，其特征在于，所述确定所述矩形阵列的行数和列数包括：
若所述NAND FLASH存储器中每个存储页的数据区的字节数为512字节，所述冗余区的字节数为16字节，则所述T为3968，m为63，n为63；
若所述NAND FLASH存储器中每个存储页的数据区的字节数为2048字节，所述冗余区的字节数为64字节，则所述T为16384，m为128，n为128；
若所述NAND FLASH存储器中每个存储页的数据区的字节数为4096字节，所述冗余区的字节数为128字节，则所述T为32768，m为181，n为182。
5.如权利要求1所述的基于NAND FLASH存储器的校验方法，其特征在于，所述基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码包括：
将所述矩形阵列的每一行中的位元逐位进行异或运算，得到横向ECC码片段；
将所述矩形阵列的每一列中的位元逐位进行异或运算，得到纵向ECC码片段；
将所述矩形阵列的预设斜向中的位元逐位进行异或运算，得到斜向ECC码片段；
将所述横向ECC码片段、所述纵向ECC码片段和所述斜向ECC码片段按照第二预设顺序组合为原始ECC码。
6.如权利要求1所述的基于NAND FLASH存储器的校验方法，其特征在于，所述将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理包括：
将所述读出ECC码和所述校验ECC码中对应位置的位元进行异或运算，获得校验字符串；
若所述校验字符串中的位元均为0，则确定所述读出数据和所述校验ECC码正确；
若所述校验字符串中的位元包括非0，则所述读出数据或所述校验ECC码错误，并在所述读出数据错误时对所述读出数据进行纠错处理。
7.如权利要求6所述的基于NAND FLASH存储器的校验方法，其特征在于，所述校验字符串包括：横向校验子串、纵向校验子串和斜向校验子串；
相应的，所述若所述校验字符串中的位元包括非0，则所述读出数据或所述校验ECC码错误，并在所述读出数据错误时对所述读出数据进行纠错处理包括：
若Wx＝1,Wy＝1,Wz＝1，且Lx、Ly、Lz相交于同一点，则所述读出数据中有一个位元发生错误，将Lx、Ly、Lz的交点处的位元取反；
若Wx＝2,Wy＝2,Wz＝0，则所述读出数据中有两个位元发生错误，Lx、Ly的4个交点中，与预设斜向相同方向的对角线上的两个交点处的位元取反；
若Wx＝2,Wy＝2,Wz＝2，则所述读出数据中有两个位元发生错误，Lx、Ly、Lz的交点中，同时经过Lx、Ly、Lz的交点处的位元取反；
若Wx＝2,Wy＝0,Wz＝2、且z1-x1＝z2-x2，则所述读出数据中有两个位元发生错误，Lx、Lz相交的点中，位于同一列上的两个交点处的位元取反；
若Wx＝0,Wy＝2,Wz＝2、且z1-y1＝z2-y2，则所述读出数据中有两个位元发生错误，Ly、Lz相交的点中，位于同一行上的两个交点处的位元取反；
若Wx、Wy、Wz中有且仅有一个等于1时，则所述读出数据正确，所述校验ECC码中有一个位元错误；
若不符合上述任意一种情况，则所述读出数据中有至少三个位元错误，或者所述校验ECC码中有至少两个位元错误；
其中，横向校验子串中位元1的个数记为Wx，纵向校验子串中位元1的个数记为Wy，斜向校验子串中位元1的个数记为Wz，横向校验子串中第i个位元1的序号为xi，纵向校验子串中第i个位元1的序号为yi，斜向校验子串中第i个位元1的序号为zi，Lx为横向校验子串中的位元1对应的所述矩形阵列中的行所在的横线，Ly为纵向校验子串中的位元1对应的所述矩形阵列中的列所在的纵线，Lz为斜向校验子串中的位元1对应的所述矩形阵列中的预设斜向所在的斜线。
8.一种终端设备，其特征在于，包括：
矩形阵列生成单元，用于在数据写入时，获取原始数据，并基于所述原始数据生成矩形阵列；
原始ECC码获得单元，用于基于所述矩形阵列生成至少三个方向的ECC码片段，并将所述ECC码片段组合为原始ECC码；
数据写入单元，用于将所述原始数据和所述原始ECC码写入NAND FLASH存储器中；
数据读取单元，用于在数据读出时，从所述NAND FLASH存储器中读取与所述原始数据对应的读出数据和与所述原始ECC码对应的校验ECC码；
读出ECC码获得单元，用于基于生成所述原始数据的原始ECC码的方式，生成所述读出数据的读出ECC码；
校验纠错单元，用于将所述读出数据的读出ECC码与所述校验ECC码进行比较获得校验结果，并在所述校验结果为所述读出数据出现错误时对所述读出数据进行纠错处理。
9.一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被一个或多个处理器执行时实现如权利要求1至7任一项所述方法的步骤。
CN201811266766.9A 2018-10-29 2018-10-29 基于nand flash存储器的校验方法、终端设备及存储介质 Active CN109542668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811266766.9A CN109542668B (zh) 2018-10-29 2018-10-29 基于nand flash存储器的校验方法、终端设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811266766.9A CN109542668B (zh) 2018-10-29 2018-10-29 基于nand flash存储器的校验方法、终端设备及存储介质

Publications (2)

Publication Number Publication Date
CN109542668A CN109542668A (zh) 2019-03-29
CN109542668B true CN109542668B (zh) 2021-11-23

Family

ID=65845312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811266766.9A Active CN109542668B (zh) 2018-10-29 2018-10-29 基于nand flash存储器的校验方法、终端设备及存储介质

Country Status (1)

Country Link
CN (1) CN109542668B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110096909B (zh) * 2019-04-19 2021-04-20 深圳忆联信息系统有限公司 一种保证efuse秘钥稳定性的方法及其系统
CN110825557B (zh) * 2019-04-23 2020-12-22 上海安路信息科技有限公司 存储方法及存储系统
CN110277131B (zh) * 2019-05-30 2021-03-23 百富计算机技术（深圳）有限公司 基于nand flash存储器的校验方法、终端设备及存储介质
US10826538B1 (en) * 2019-06-12 2020-11-03 International Business Machines Corporation Efficient error correction of codewords encoded by binary symmetry-invariant product codes
CN110750381B (zh) * 2019-09-12 2021-08-10 百富计算机技术（深圳）有限公司 基于nand flash存储器的纠错方法及装置
CN110675911B (zh) * 2019-09-24 2021-08-24 上海闻泰电子科技有限公司 Ddr修复方法、装置、终端和存储介质
CN112948166B (zh) * 2019-10-16 2021-12-21 长江存储科技有限责任公司 数据处理方法及相关产品
CN110888765B (zh) * 2019-11-12 2023-08-04 山东华芯半导体有限公司 一种统计数据0和1翻转比特数的装置和方法
CN111240597B (zh) * 2020-01-15 2024-05-17 书生星际(北京)科技有限公司 存储数据的方法、装置、设备和计算机可读存储介质
CN111858135B (zh) * 2020-06-17 2023-12-19 百富计算机技术（深圳）有限公司 数据存储、校验方法、装置、终端设备及存储介质
CN113157490B (zh) * 2021-04-01 2023-12-26 深圳市纽创信安科技开发有限公司 一种芯片内嵌的Flash存储器和存储控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110028A (zh) * 2009-12-25 2011-06-29 康佳集团股份有限公司 一种nand闪存及其数据的校验方法和装置
CN103578565A (zh) * 2012-07-19 2014-02-12 百富计算机技术（深圳）有限公司 一种NAND Flash存储芯片的校验方法及装置
CN106205663A (zh) * 2015-06-01 2016-12-07 三星电子株式会社 半导体存储器设备、存储器系统及错误校正的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367392B2 (en) * 2014-08-01 2016-06-14 Winbond Electronics Corporation NAND flash memory having internal ECC processing and method of operation thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110028A (zh) * 2009-12-25 2011-06-29 康佳集团股份有限公司 一种nand闪存及其数据的校验方法和装置
CN103578565A (zh) * 2012-07-19 2014-02-12 百富计算机技术（深圳）有限公司 一种NAND Flash存储芯片的校验方法及装置
CN106205663A (zh) * 2015-06-01 2016-12-07 三星电子株式会社 半导体存储器设备、存储器系统及错误校正的方法

Also Published As

Publication number Publication date
CN109542668A (zh) 2019-03-29

Similar Documents

Publication Publication Date Title
CN109542668B (zh) 基于nand flash存储器的校验方法、终端设备及存储介质
US5708667A (en) Method for detecting and correcting error by means of a high-dimension matrix and device using the same
KR101750662B1 (ko) 데이터 에러 교정용 회로, 장치, 및 방법
US9690650B2 (en) Storage scheme for built-in ECC operations
US8010875B2 (en) Error correcting code with chip kill capability and power saving enhancement
US20090313526A1 (en) Apparatus and method for merging data blocks with error correction code protection
US8635508B2 (en) Systems and methods for performing concatenated error correction
US20070268905A1 (en) Non-volatile memory error correction system and method
KR20080018560A (ko) 에러 정정 회로, 그 방법 및 상기 회로를 구비하는 반도체메모리 장치
CN110750381B (zh) 基于nand flash存储器的纠错方法及装置
US5781568A (en) Error detection and correction method and apparatus for computer memory
JP2013070122A (ja) 誤り訂正装置、誤り訂正方法及び演算装置
US10741212B2 (en) Error correction code (ECC) encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders
KR101486424B1 (ko) 에러 정정 회로, 에러 정정 회로를 구비하는 플래시 메모리시스템 및 에러 정정 회로의 동작 방법
US20140344643A1 (en) Hybrid memory protection method and apparatus
US20140040699A1 (en) Error check and correction circuit, method, and memory device
KR20180086816A (ko) 사전-검사된 에러율에 따른 적응형 에러정정을 수행하는 메모리장치 및 전자장치와, 메모리장치의 동작방법
CN110277131B (zh) 基于nand flash存储器的校验方法、终端设备及存储介质
US9189333B2 (en) Generating soft decoding information for flash memory error correction using hard decision patterns
CN111726121A (zh) 错误校正解码器和具有该错误校正解码器的存储器系统
US10291258B2 (en) Error correcting code for correcting single symbol errors and detecting double bit errors
CN109785895B (zh) 纠正NAND Flash中多比特错误的ECC装置和方法
CN210110352U (zh) 纠正NAND Flash中多比特错误的ECC装置
CN114124107A (zh) 一种循环冗余校验的计算方法和装置
CN111858135B (zh) 数据存储、校验方法、装置、终端设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant