CN113836064A - 一种兼容多底层控制端口的串口 - Google Patents
一种兼容多底层控制端口的串口 Download PDFInfo
- Publication number
- CN113836064A CN113836064A CN202110929359.7A CN202110929359A CN113836064A CN 113836064 A CN113836064 A CN 113836064A CN 202110929359 A CN202110929359 A CN 202110929359A CN 113836064 A CN113836064 A CN 113836064A
- Authority
- CN
- China
- Prior art keywords
- serial port
- pin
- layer control
- connector
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 58
- 230000008054 signal transmission Effects 0.000 claims abstract description 6
- 210000001503 joint Anatomy 0.000 claims description 28
- 239000002699 waste material Substances 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101100244014 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ppi-5 gene Proteins 0.000 description 3
- 101150023294 PIN4 gene Proteins 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供一种兼容多底层控制端口的串口，包括：主板串口连接器和路径切换芯片，路径切换芯片的输出端连接所述主板串口连接器的信号输入引脚；路径切换芯片的第一输入端经信号转换器连接复杂可编程逻辑器件的第一底层控制信号输出引脚；路径切换芯片的第二输入端连接复杂可编程逻辑器件的第二底层控制信号输出引脚；主板串口连接器的侦测信号引脚分别连接路径切换芯片和复杂可编程逻辑器件，主板串口连接器侦测信号引脚向路径切换芯片和复杂可编程逻辑器件同步发送用于控制切换信号传输通道的侦测信号。本发明实现了一个主板串口连接器，不同的串口信息获取，减少了主板空间资源浪费，提高了服务器主板的灵活性，增加了服务器串口的兼容性。
Description
技术领域
本发明属于服务器技术领域，具体涉及一种兼容多底层控制端口的串口。
背景技术
服务器已经普遍在各个互联网厂商以及各个政府机关、银行、金融等领域发挥重要的作用。服务器中，各种部件都发挥着各自的作用，例如网卡主要是提供网络接口，并进行网络数据传输。其中有一种智能网卡技术，越来越多的在服务器领域占据了重要地位。智能网卡协助CPU处理网络负载，具有编程网络接口功能，具有以下特征：通过FPGA本地化编程支持数据面和控制面的功能定制，协助CPU处理网络负载等。所以越来越多的服务器都有智能网卡的配置，来满足客户的需求。随着服务器技术的发展，服务器的各类功能部件也会随之增多。
服务器主板存在底层控制端口，用于进行底层信息获取。而服务器的一些功能部件，例如智能网卡，在有智能网卡配置的服务器中，智能网卡和主板之间的信息传递除了PCIe之外，还需要有底层控制端口进行底层信息获取，以便对智能网卡进行底层控制等。为了能减小整体服务器的成本及适配不同需求，需要进行两个控制端口的融合。现有的服务器是为了两个不同的需求(主板系统串口和智能网卡串口)单独设定不同的连接器来满足，具体的，当前主板的两种串口的连接设计拓扑，主要分为3个部分:BMC、CPLD、UART转USB芯片、MicroUSB连接器、SmartNIC串口连接器。其中BMC会输出两个串口：系统串口、智能网卡串口，这两个串口分别占用BMC的UART其中的一个。CPLD主要是进行UART信息的透传，和一些BMC串口的内部切换使用(预留)。UART转USB芯片是用来将UART信号转换到USB信号。MicroUSB连接器是现在较为常用的一种连接器，主要是用于通过debug线缆连接到电脑等控制端。SmartNIC串口即智能网卡串口，主要是获取智能网卡底层相关串口信息使用，也需要使用debug线缆连接到电脑等控制端。
现有拓扑需要在主板上放置两个不同的连接器，位于前窗IO的地方。目前主板前窗IO资源比较有限，所以会对主板布局和前窗设计造成一定难度的挑战。
发明内容
针对现有技术存在的需要在主板端放置两种不同的连接器，用于分别跟MicroUSB的debug线缆连接，和智能网卡端的串口线缆连接，占用主板宝贵的前窗空间资源，对主板布局造成比较大的困难的技术问题，本发明提供一种兼容多底层控制端口的串口，以解决上述技术问题。
本发明提供一种兼容多底层控制端口的串口，包括：
主板串口连接器和路径切换芯片，路径切换芯片的输出端连接所述主板串口连接器的信号输入引脚；路径切换芯片的第一输入端经信号转换器连接复杂可编程逻辑器件的第一底层控制信号输出引脚；路径切换芯片的第二输入端连接复杂可编程逻辑器件的第二底层控制信号输出引脚；主板串口连接器的侦测信号引脚分别连接路径切换芯片和复杂可编程逻辑器件，主板串口连接器侦测信号引脚向路径切换芯片和复杂可编程逻辑器件同步发送用于控制切换信号传输通道的侦测信号。
进一步的，所述复杂可编程逻辑器件连接基板管理控制器，且所述复杂可编程逻辑器件透传所述基板管理控制器的第一底层控制信号和第二底层控制信号中的任一种信号。
进一步的，所述主板串口连接器的侦测信号引脚经串联的两级MOS管分别与连接路径切换芯片和复杂可编程逻辑器件。
进一步的，所述侦测信号引脚连接第一MOS管的栅极，且所述侦测信号引脚与所述第一MOS管之间连接有第一上拉电阻；所述第一MOS管的漏极连接第二MOS管的栅极；所述第一MOS管的源极接地；所述第一MOS管与所述第二MOS管的连接链路上设有第二上拉电阻；所述第二MOS管的源极接地；所述第二MOS管的漏极连接第三上拉电阻，且第二MOS管的漏极分别连接路径切换芯片和复杂可编程逻辑器件。
进一步的，所述主板串口连接器包括：串口供电信号引脚、串口差分数据信号引脚、侦测信号引脚和接地引脚；所述串口差分数据信号引脚传递第一底层控制信号和第二底层控制信号中的任一种信号。
进一步的，所述主板串口连接器与第一接收端连接器和第二接收端连接器中的任一种对接，所述第一接收端连接器接收第一底层控制信号，所述第二接收端连接器接收第二底层控制信号；所述第一接收端连接器包括第一侦测信号对接引脚和第一接地引脚，所述第一侦测信号对接引脚与第一接地引脚连接，在主板串口连接器与第一接收端连接器对接状态下，所述第一侦测信号对接引脚与所述侦测信号引脚连接；所述第二接收端连接器包括第二侦测信号对接引脚和第二接地引脚，所述第二侦测信号对接引脚为空，在主板串口连接器与第二接收端连接器对接状态下，所述侦测信号引脚不受影响。
进一步的，在主板串口连接器与第一接收端连接器对接状态下，所述侦测信号引脚处于低电平；在主板串口连接器与第二接收端连接器对接状态下，所述侦测信号引脚处于高电平。
进一步的，第一接收端连接器和第二接收端连接器分别连接第一串口调试线缆和第二串口调试线缆。
进一步的，所述信号转换器为异步收发传输转串口芯片。
进一步的，所述第一底层控制信号为系统底层控制信号，所述第二底层控制信号为智能网卡底层控制信号。
本发明的有益效果在于，
本发明提供的兼容多底层控制端口的串口，通过增设路径切换芯片，并从主板串口连接器的一个引脚引出侦测信号，通过侦测信号控制路径切换芯片和复杂可编程逻辑器件切换信号传输通道，从而实现将不同底层控制端口集成至一个串口，实现了一个主板串口连接器，不同的串口信息获取，满足不同串口需求，进而减少了主板空间资源浪费，提高了服务器主板的灵活性，增加了服务器串口的兼容性。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例的兼容多底层控制端口的串口的结构示意图；
图2是本申请一个实施例的兼容多底层控制端口的串口的侦测信号引脚的连接结构示意图；
图3是本申请一个实施例的兼容多底层控制端口的串口的主板串口连接器的引脚分布示意图；
图4是本申请一个实施例的兼容多底层控制端口的串口的第一接收端连接器的引脚分布示意图；
图5是本申请一个实施例的兼容多底层控制端口的串口的第二接收端连接器的引脚分布示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
实施例1
在主板空间前窗资源极其宝贵的情况下，需要一种适配两种需求的设计方案来减少主板空间的占用，增加主板UART串口的灵活性，更好的适配不同的串口需求，所以本实施例提出一种兼容多底层控制端口的串口，如图1所示：
本实施例主要是使用一个MicroUSB连接器对外输出，增加1颗SW芯片用于切换系统串口信号和智能网卡串口信号。这样，主板上就只需要放置这一个小连接器MicroUSB，减少以上现有方案里提到SmartNIC串口连接器的前窗占地面积。
具体的，该兼容多底层控制端口的串口的结构为：
主板串口连接器(MicroUSB连接器)和路径切换芯片(SW)，路径切换芯片的输出端连接主板串口连接器的信号输入引脚；路径切换芯片的第一输入端经信号转换器连接复杂可编程逻辑器件的第一底层控制信号输出引脚；路径切换芯片的第二输入端连接复杂可编程逻辑器件的第二底层控制信号输出引脚；主板串口连接器的侦测信号引脚分别连接路径切换芯片和复杂可编程逻辑器件，主板串口连接器侦测信号引脚向路径切换芯片和复杂可编程逻辑器件同步发送用于控制切换信号传输通道的侦测信号SYS_Debug_DET_N。复杂可编程逻辑器件连接基板管理控制器，且复杂可编程逻辑器件透传所述基板管理控制器的第一底层控制信号SYS_UART和第二底层控制信号SNIC_UART中的任一种信号。
在实际应用时，当主板串口连接器需要传输第一底层控制信号SYS_UART，则通过侦测信号控制CPLD透传第一底层控制信号SYS_UART，同步控制路径切换芯片SW将路径切换至第一底层控制信号SYS_CPLD_UART的路径上，实现第一底层控制信号SYS_UAR的传输通道连通。第二底层控制信号的传输切换方法类似。本实施例中的侦测信号可以采用电位信号，即高低电平信号，高低电平切换可以选择高低电平切换电路，高低电平切换电路为常规电路，并非本发明的核心技术，因此不做相似说明。
实施例2
本实施例提供一种兼容多底层控制端口的串口，包括：
主板串口连接器(MicroUSB连接器)和路径切换芯片(SW)，路径切换芯片的输出端连接主板串口连接器的信号输入引脚；路径切换芯片的第一输入端经信号转换器连接复杂可编程逻辑器件的第一底层控制信号输出引脚；路径切换芯片的第二输入端连接复杂可编程逻辑器件的第二底层控制信号输出引脚；主板串口连接器的侦测信号引脚分别连接路径切换芯片和复杂可编程逻辑器件，主板串口连接器侦测信号引脚向路径切换芯片和复杂可编程逻辑器件同步发送用于控制切换信号传输通道的侦测信号SYS_Debug_DET_N。复杂可编程逻辑器件连接基板管理控制器，且复杂可编程逻辑器件透传基板管理控制器的第一底层控制信号SYS_UART和第二底层控制信号SNIC_UART中的任一种信号。
为了保证侦测信号的同步性和一致性设计以下结构，如图2所示，侦测信号引脚连接第一MOS管的栅极，且侦测信号引脚与第一MOS管之间连接有第一上拉电阻；第一MOS管的漏极连接第二MOS管的栅极；第一MOS管的源极接地；第一MOS管与第二MOS管的连接链路上设有第二上拉电阻；第二MOS管的源极接地；第二MOS管的漏极连接第三上拉电阻，且第二MOS管的漏极分别连接路径切换芯片和复杂可编程逻辑器件。主板端MicroUSB的pin4信号为：USB_SYS_Debug_DET_N信号。通过两级MOS后，信号为SYS_Debug_DET_N信号，接入到CPLD和SW芯片。其中MOS(Q1和Q2)为N-MOS。R1-R3电阻为上拉电阻，阻值一般设定为10K即可。这样设计后，整体就可以实现USB_SYS_Debug_DET_N的信号电平和SYS_Debug_DET_N信号电平保持相同，即USB_SYS_Debug_N信号如果被拉到低电平时，SYS_Debug_DET_N电平也是低电平。
进一步的，为了节省侦测信号生成的相关器件，简化连接器结构，本实施例提供能够触发侦测信号的串口连接器：
如图3所示，主板串口连接器(主板端MicroUSB连接器)包括：串口供电信号引脚、串口差分数据信号引脚、侦测信号引脚和接地引脚；所述串口差分数据信号引脚传递第一底层控制信号和第二底层控制信号中的任一种信号。表1为主板串口连接器的引脚列表：
表1主板串口连接器的定义引脚列表
主板串口连接器与第一接收端连接器和第二接收端连接器中的任一种对接，第一接收端连接器接收第一底层控制信号，第二接收端连接器接收第二底层控制信号；第一接收端连接器包括第一侦测信号对接引脚和第一接地引脚，第一侦测信号对接引脚与第一接地引脚连接，在主板串口连接器与第一接收端连接器对接状态下，第一侦测信号对接引脚与侦测信号引脚连接；第二接收端连接器包括第二侦测信号对接引脚和第二接地引脚，第二侦测信号对接引脚为空，在主板串口连接器与第二接收端连接器对接状态下，侦测信号引脚不受影响。在主板串口连接器与第一接收端连接器对接状态下，侦测信号引脚处于低电平；在主板串口连接器与第二接收端连接器对接状态下，侦测信号引脚处于高电平。第一接收端连接器和第二接收端连接器分别连接第一串口调试线缆和第二串口调试线缆。
例如，第一接收端连接器为系统串口线端MicroUSB连接器，第二接收端连接器为智能网卡串口线端MicroUSB连接器。
如图4所示，系统串口线端MicroUSB连接器的B类型连接器，其中第4pin在连接器内部就和第5pin是连接状态，这样就可以保证和主板端MicroUSB的对接时，把主板端MicroUSB的第4pin就设定为低电平状态。这样，当系统串口线插入到主板端MicroUSB连接器时，主板端MicroUSB的pin4保持为低电平状态。
如图5所示，图5为智能网卡串口线端MicroUSB连接器的pin定义图。智能网卡串口线使用只有第2/3/5pin是有定义的pin，第1和第4pin是空pin，即无定义的pin。这样和主板端MicroUSB的对接时，只有数据传输，而不会影响主板端MicroUSB的第4pin的状态。这样，当智能网卡串口线插入到主板端MicroUSB连接器时，主板端MicroUSB的pin4保持为高电平状态。
SW和CPLD接收到SYS_Debug_DET_N信号电平为高时，SW把通道切换到智能网卡通道，这样就打开了和智能网卡端的串口信息通道。CPLD同样接收到此信号变化，并透传BMC的SNIC_UART串口数据。
SW和CPLD接收到SYS_Debug_DET_N信号电平为低时，SW把通道切换到系统串口通道，这样就打开了和系统串口信息通道。CPLD同样接收到此信号变化，并透传BMC的SYS_UART串口数据。注：UART转USB芯片是进行UART信号转换为USB信号的芯片，主要是方便工程师使用电脑能直接连接数据线进行debug。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种兼容多底层控制端口的串口，其特征在于，包括：
主板串口连接器和路径切换芯片，路径切换芯片的输出端连接所述主板串口连接器的信号输入引脚；路径切换芯片的第一输入端经信号转换器连接复杂可编程逻辑器件的第一底层控制信号输出引脚；路径切换芯片的第二输入端连接复杂可编程逻辑器件的第二底层控制信号输出引脚；主板串口连接器的侦测信号引脚分别连接路径切换芯片和复杂可编程逻辑器件，主板串口连接器侦测信号引脚向路径切换芯片和复杂可编程逻辑器件同步发送用于控制切换信号传输通道的侦测信号。
2.根据权利要求1所述的兼容多底层控制端口的串口，其特征在于，所述复杂可编程逻辑器件连接基板管理控制器，且所述复杂可编程逻辑器件透传所述基板管理控制器的第一底层控制信号和第二底层控制信号中的任一种信号。
3.根据权利要求1所述的兼容多底层控制端口的串口，其特征在于，所述主板串口连接器的侦测信号引脚经串联的两级MOS管分别与连接路径切换芯片和复杂可编程逻辑器件。
4.根据权利要求3所述的兼容多底层控制端口的串口，其特征在于，所述侦测信号引脚连接第一MOS管的栅极，且所述侦测信号引脚与所述第一MOS管之间连接有第一上拉电阻；所述第一MOS管的漏极连接第二MOS管的栅极；所述第一MOS管的源极接地；所述第一MOS管与所述第二MOS管的连接链路上设有第二上拉电阻；所述第二MOS管的源极接地；所述第二MOS管的漏极连接第三上拉电阻，且第二MOS管的漏极分别连接路径切换芯片和复杂可编程逻辑器件。
5.根据权利要求1所述的兼容多底层控制端口的串口，其特征在于，所述主板串口连接器包括：串口供电信号引脚、串口差分数据信号引脚、侦测信号引脚和接地引脚；所述串口差分数据信号引脚传递第一底层控制信号和第二底层控制信号中的任一种信号。
6.根据权利要求5所述的兼容多底层控制端口的串口，其特征在于，所述主板串口连接器与第一接收端连接器和第二接收端连接器中的任一种对接，所述第一接收端连接器接收第一底层控制信号，所述第二接收端连接器接收第二底层控制信号；所述第一接收端连接器包括第一侦测信号对接引脚和第一接地引脚，所述第一侦测信号对接引脚与第一接地引脚连接，在主板串口连接器与第一接收端连接器对接状态下，所述第一侦测信号对接引脚与所述侦测信号引脚连接；所述第二接收端连接器包括第二侦测信号对接引脚和第二接地引脚，所述第二侦测信号对接引脚为空，在主板串口连接器与第二接收端连接器对接状态下，所述侦测信号引脚不受影响。
7.根据权利要求6所述的兼容多底层控制端口的串口，其特征在于，在主板串口连接器与第一接收端连接器对接状态下，所述侦测信号引脚处于低电平；在主板串口连接器与第二接收端连接器对接状态下，所述侦测信号引脚处于高电平。
8.根据权利要求6所述的兼容多底层控制端口的串口，其特征在于，第一接收端连接器和第二接收端连接器分别连接第一串口调试线缆和第二串口调试线缆。
9.根据权利要求1所述的兼容多底层控制端口的串口，其特征在于，所述信号转换器为异步收发传输转串口芯片。
10.根据权利要求1所述的兼容多底层控制端口的串口，其特征在于，所述第一底层控制信号为系统底层控制信号，所述第二底层控制信号为智能网卡底层控制信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110929359.7A CN113836064B (zh) | 2021-08-13 | 2021-08-13 | 一种兼容多底层控制端口的串口 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110929359.7A CN113836064B (zh) | 2021-08-13 | 2021-08-13 | 一种兼容多底层控制端口的串口 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113836064A true CN113836064A (zh) | 2021-12-24 |
| CN113836064B CN113836064B (zh) | 2023-08-11 |
Family
ID=78960460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110929359.7A Active CN113836064B (zh) | 2021-08-13 | 2021-08-13 | 一种兼容多底层控制端口的串口 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113836064B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070211430A1 (en) * | 2006-01-13 | 2007-09-13 | Sun Microsystems, Inc. | Compact rackmount server |
| CN104765321A (zh) * | 2015-01-22 | 2015-07-08 | 镇江同舟螺旋桨有限公司 | 一种兼容多种现场总线协议的运动控制器 |
| CN210955050U (zh) * | 2019-11-20 | 2020-07-07 | 电子科技大学 | 一种usb多串口转换器 |
| CN112968332A (zh) * | 2021-02-06 | 2021-06-15 | 读书郎教育科技有限公司 | 平板电脑主板type-c接口转接uart串口通信的兼容装置及方法 |
-
2021
- 2021-08-13 CN CN202110929359.7A patent/CN113836064B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070211430A1 (en) * | 2006-01-13 | 2007-09-13 | Sun Microsystems, Inc. | Compact rackmount server |
| CN104765321A (zh) * | 2015-01-22 | 2015-07-08 | 镇江同舟螺旋桨有限公司 | 一种兼容多种现场总线协议的运动控制器 |
| CN210955050U (zh) * | 2019-11-20 | 2020-07-07 | 电子科技大学 | 一种usb多串口转换器 |
| CN112968332A (zh) * | 2021-02-06 | 2021-06-15 | 读书郎教育科技有限公司 | 平板电脑主板type-c接口转接uart串口通信的兼容装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113836064B (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112463667B (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
| CN103460200B (zh) | 用于柔性可扩展系统结构的插槽设计 | |
| US20080244141A1 (en) | High bandwidth cable extensions | |
| CN205901714U (zh) | 一种s频段收发一体化处理器 | |
| US7945807B2 (en) | Communication system for a plurality of I/O cards by using the GPIO and a method thereof | |
| CN101441606B (zh) | 高速/高频差分信号传输中使用的电磁耦合器的无部件终端 | |
| CN207302036U (zh) | 一种扩展设备网口的转接装置及采用该装置的网络设备 | |
| CN211239961U (zh) | 插卡式视频处理设备和显示系统 | |
| CN113836064A (zh) | 一种兼容多底层控制端口的串口 | |
| US20230176757A1 (en) | Method of identifying type of memory card | |
| CN216772401U (zh) | 一种主设备主控功能实现系统 | |
| CN107707362B (zh) | 一种支持100g网络的转接卡、结构及方法 | |
| JP2024508592A (ja) | Ｕｓｂインタフェースの多重化方法、回路、電子機器及び記憶媒体 | |
| CN210640452U (zh) | 一种异形存储卡的转接卡 | |
| CN112019402A (zh) | 一种智能网卡多功能调试装置 | |
| CN111274076A (zh) | 调试系统 | |
| CN100359501C (zh) | Usb/ps2转接装置及其周边设备 | |
| CN109739158B (zh) | 一种m.2连接器供电控制电路 | |
| CN218217359U (zh) | 一种数据双向传输电路、装置及系统 | |
| CN212135414U (zh) | 一种嵌入式模块化主板 | |
| CN109783436A (zh) | 一种片上系统 | |
| CN209281281U (zh) | 一种以i-MX6DualLite为核心的嵌入式计算机主板 | |
| CN218996027U (zh) | 用于M．2连接器的PCIe信号完整性测试的兼容性负载卡 | |
| CN217821591U (zh) | 一种pcie x16一转二扩展卡 | |
| CN108897927B (zh) | 基于AMC架构的RapidIO系统集成应用验证系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |