CN113825317B - 一种线路板纯胶层或者绝缘基材层黑影效果的评估方法 - Google Patents

一种线路板纯胶层或者绝缘基材层黑影效果的评估方法 Download PDF

Info

Publication number
CN113825317B
CN113825317B CN202110993210.5A CN202110993210A CN113825317B CN 113825317 B CN113825317 B CN 113825317B CN 202110993210 A CN202110993210 A CN 202110993210A CN 113825317 B CN113825317 B CN 113825317B
Authority
CN
China
Prior art keywords
layer
etching
copper foil
shadow
pure glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110993210.5A
Other languages
English (en)
Other versions
CN113825317A (zh
Inventor
曹建诚
胡宗敏
加藤彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yancheng Weixin Electronics Co Ltd
Original Assignee
Yancheng Weixin Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yancheng Weixin Electronics Co Ltd filed Critical Yancheng Weixin Electronics Co Ltd
Priority to CN202110993210.5A priority Critical patent/CN113825317B/zh
Publication of CN113825317A publication Critical patent/CN113825317A/zh
Application granted granted Critical
Publication of CN113825317B publication Critical patent/CN113825317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一种线路板纯胶层或者绝缘基材层黑影效果的评估方法,包括步骤:在纯胶层或者绝缘基材层的一侧面上贴合铜箔层;在所述铜箔层的表面贴合干膜,对所述铜箔层进行曝光蚀刻,形成的图案包括至少一个待测试区域,单个待测试区域包括蚀刻外框及位于蚀刻外框内的两个测试点;将所述曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中后取出;测定所述两个测试点之间的电阻,当电阻值越小时,黑影吸附效果越好。根据电阻值大小就可以非常容易的判断该纯胶层或者绝缘基材层对石墨和碳黑粉的吸附程度,测定电阻的过程非常简单。

Description

一种线路板纯胶层或者绝缘基材层黑影效果的评估方法
技术领域
本申请涉及印制线路板技术领域,尤其涉及一种线路板纯胶层或者绝缘基材层黑影效果的评估方法。
背景技术
柔性线路板(又称软板)广泛应用于电子产品的连接部位,比如手机排线、液晶模组等。柔性线路板上布满很多连接线路的微孔,在微孔孔壁上需形成一层金属层,使多组线路导通双面和多层线路板的表层与内层,通过钻孔、电镀形成金属化孔,在不同层间形成导电通路。
在线路板生产过程中,一般传统沉铜流程会产生大量污染物及消耗大量洗水。而直接电镀法利用形成的导电膜就可以实现直接电镀,从而能替代传统的化学镀铜工艺。
黑影化的原理是将精细的石墨和碳黑粉浸涂在孔壁上形成导电层,然后进行直接电镀。它的关键在于黑孔溶液成分的构成,首先将精细的石墨和碳黑粉均匀地分散在介质内比如去离子水中,利用溶液内的表面活性剂使溶液中均匀分布的石墨和碳黑粉保持稳定,同时具有良好的润湿性能,使石墨和碳黑粉能充分被吸附在非导体的孔壁表面上,形成均匀细致的、结合牢固的导电层。
相比于传统的化学镀铜,黑影液不含有甲醛和危害生态环境的化学物质;工艺流程简化,代替了极薄而难以控制的化学镀铜层,从而改善电镀铜的附着力。
对于多层板微孔来说,尤其是带胶微孔,胶层和覆铜板的黑影效果对多层板的孔金属化十分重要。如果通过通孔去监测黑影效果,由于多层板通孔中包含纯胶与覆铜板,只能监测整个通孔的黑影效果,不能单独监测纯胶或者覆铜板的绝缘基材层的黑影效果。由于不同纯胶或绝缘基材对石墨和碳黑粉的吸附能力不同,后续孔金属化效果及信赖性也会有不同,因此,如何评估黑影效果具有十分重要的意义。同时,不同纯胶或绝缘基材的黑影吸附能力不同对后面的镀铜工艺参数的调整也具有意义。
发明内容
本申请提供一种线路板纯胶层或者绝缘基材层黑影效果的评估方法,可以用于评估单独纯胶层或者单独绝缘基材层的黑影效果。
一种线路板纯胶层或者绝缘基材层黑影效果的评估方法,包括步骤:
在纯胶层或者绝缘基材层的一侧面上贴合铜箔层;
在所述铜箔层的表面贴合干膜,对所述铜箔层进行曝光蚀刻,形成的图案包括至少一个待测试区域,单个待测试区域包括封闭的蚀刻外框及位于蚀刻外框内的两个测试点,所述蚀刻外框和所述测试点处保留铜箔层,所述蚀刻外框包围的范围内除所述测试点外的位置处铜箔层被蚀刻掉;
将所述曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中后取出;
测定所述两个测试点之间的电阻,当电阻值越小时,黑影吸附效果越好。
在一个实施方式中,任一所述测试点与所述蚀刻外框之间的最小距离大于所述两个测试点之间的距离。
在一个实施方式中,所述蚀刻外框为矩形。
在一个实施方式中,所述纯胶层的另一侧面对贴在双面覆铜板上。
在一个实施方式中,所述绝缘基材层选自聚酯薄膜、聚酰亚胺薄膜、高分子液晶聚合物薄膜、聚酯酰亚胺薄膜、氟素薄膜、氟碳乙烯薄膜、环氧胶或者聚烯烃胶中的至少一种。
在一个实施方式中,所述纯胶层选自环氧树脂、聚烯烃树脂、亚克力胶或者聚酰亚胺树脂中的至少一种。
有益效果:通过在纯胶层或者绝缘基材层的一侧面上贴合铜箔层,并且曝光蚀刻形成的图案包括蚀刻外框及位于蚀刻外框内的两个测试点,测定两个测试点之间的电阻,并根据电阻值大小就可以非常容易地判断该纯胶层或者绝缘基材层对石墨和碳黑粉的吸附程度,该测定电阻的过程非常简单;采用蚀刻外框3的设计来控制电阻测试区域的范围,电阻测试区域的面积准确、误差小,保证了测量的精度。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例,附图中相同的附图标记标示了相同或类似的部件或部分,本领域技术人员应该理解,这些附图未必是按比例绘制的。附图中:
图1为铜箔层贴合在纯胶层或者绝缘基材层的一侧面的剖面示意图;
图2为对铜箔层进行曝光蚀刻后形成的图案的示意图;
图3为将曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中又取出后的状态示意图;
图4为包括多个待测试区域的图案的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似改进,因此本申请不受下面公开的具体实施的限制。
本申请实施例提供一种线路板纯胶层或者绝缘基材层黑影效果的评估方法,包括:
步骤1,在纯胶层或者绝缘基材层的一侧面上贴合铜箔层;
步骤2,在铜箔层的表面贴合干膜,对铜箔层进行曝光蚀刻,形成的图案包括至少一个待测试区域,单个待测试区域包括蚀刻外框及位于蚀刻外框内的两个测试点;
步骤3,将曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中后取出;
步骤4,测定两个测试点之间的电阻,当电阻值越小时,黑影吸附效果越好。
这样,在步骤2中,通过在纯胶层或者绝缘基材层的一侧面上形成至少一个待测试区域,该待测试区域包括封闭的蚀刻外框和两个测试点的图案,此时蚀刻外框和两个测试点的图案具有良好的导电功能,被曝光蚀刻除去铜箔的区域会暴露出纯胶层或者绝缘基材层;在步骤3中,当曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中时,黑影液中的石墨和碳黑粉会吸附在被曝光蚀刻除去铜箔的非导电区域,从而形成黑影区域,该黑影区域即为石墨和碳黑粉层;在步骤4中,测定两个测试点之间的电阻时,由于两个测试点之间通过黑影区域连接,在黑影区域位置大小固定时,电阻大小完全取决于黑影区域的黑影吸附效果;当黑影吸附效果越好时,被吸附在纯胶层或者绝缘基材层上的石墨和碳黑粉越多,此时,两个测试点之间的电阻越小;反之,当黑影吸附效果越差时,被吸附在纯胶层或者绝缘基材层上的石墨和碳黑粉越少,此时,两个测试点之间的电阻越大。通过简单地测定电阻值的大小后,即可以非常方便地识别不同纯胶或绝缘基材对石墨和碳黑粉的吸附能力。
在一个实施方式中,纯胶层的另一侧面对贴在双面覆铜板上,即纯胶层以双面覆铜板上的铜箔为基底,从而模拟纯胶层对贴在双面覆铜板上的真实使用环境,保证双面覆铜板对纯胶层支撑效果。
如图1所示,为铜箔层贴合在纯胶层或者绝缘基材层的一侧面的剖面示意图,该复合层包括铜箔层1、纯胶层或者绝缘基材层2。绝缘基材层可选自但是不限定于聚酯薄膜、聚酰亚胺薄膜、高分子液晶聚合物薄膜、聚酯酰亚胺薄膜、氟素薄膜、氟碳乙烯薄膜、环氧胶或者聚烯烃胶中的至少一种。纯胶层可选自但是不限定于环氧树脂、聚烯烃树脂、亚克力胶或者聚酰亚胺树脂中的至少一种。
如图2所示,为对铜箔层进行曝光蚀刻后形成的图案,为方便描述本申请,图2中形成的图案仅含有一个待测试区域,包括蚀刻外框3,以及位于蚀刻外框3内的两个测试点4,此时铜箔层1被蚀刻掉的区域露出下层的纯胶层或者绝缘基材层2。
如图3所示,为将曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中又取出后的状态示意图。当将曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中时,石墨和碳黑粉会吸附在非导电区域,即在铜箔层1被蚀刻掉的区域形成黑影区域5。
通过设计蚀刻外框3,可以有效地控制位于蚀刻外框3内的黑影区域5的大小,当两个测试点4之间连接外部电阻测试仪器时,蚀刻外框3可以构成外部的导电通路,这样可以排除蚀刻外框3以外的黑影区域对测试结果的影响。也就是说,电流不会流向蚀刻外框3以外的黑影区域,使得蚀刻外框3以外的黑影区域的面积大小对测试结果无影响,更便于控制电流流经的黑影区域的面积,从而可以简便地定量分析蚀刻外框3以内的黑影吸附效果。
在一个实施方式中,任一测试点与蚀刻外框之间的最小距离大于两个测试点之间的距离,这样可使得两个测试点4之间的距离更小,更便于电流在两个测试点4之间直线距离最短的方向上流通,增加测试的准确性。
为了形成导电通路,蚀刻外框3设置成封闭的边框形状即可,其边框形状具体可以为圆形、矩形等,均可以起到构成外部的导电通路的功能,防止电流流向蚀刻外框3以外的黑影区域。
对铜箔层进行曝光蚀刻后形成的图案也可以包括多个待测试区域。为便于对单个待测试区域的电阻测量,可以在测定两个测试点之间的电阻之前,将各个待测试区域裁剪开,这样,单个待测试区域的纯胶层或者绝缘基材层的四周侧面不会附着石墨和碳黑粉,从而增加测定的准确性。
如图4所示,为包括多个待测试区域的图案的示意图。此时,蚀刻外框3并不是沿着单个待测试区域的最外围布置,在蚀刻外框3以外还存在黑影区域,沿着裁剪线6将其裁剪成多个单独的待测试区域即可,由于裁剪线6处铜箔也被蚀刻掉,此时裁剪线6处的剖面不含有石墨和碳黑粉。
对于绝缘基材层黑影效果的测试样品可按照如下方法制备:取柔性单面或者双面覆铜板裁切成305mm*500mm的尺寸,在铜箔面贴干膜,按照设计线路进行曝光蚀刻,再通过显影蚀刻去膜,得到预设图案路线的样品,将蚀刻后的样品置于黑影线体中后取出,并且沿着裁剪线将其裁剪成多个单独的待测试区域即可。
对于纯胶层黑影效果的测试样品可按照如下方法制备:准备纯胶、铜箔与双面柔性覆铜板分别裁成305mm*500mm大小尺寸;将纯胶与双面柔性覆铜板一面进行假贴(假性贴合,胶尚未固化);选取铜箔(压延铜箔、电解铜箔均可)并将其与假贴好的纯胶面通过层压机进行压合,压合参数及条件依据不同纯胶类型进行调整;将压合好的样品,在铜箔面贴干膜,按照设计线路进行曝光蚀刻,再通过显影蚀刻去膜,得到预设图案路线的样品,将蚀刻后的样品置于黑影线体中后取出,并且沿着裁剪线将其裁剪成多个单独的待测试区域即可。
实例一
环氧树脂纯胶投入生产前,首先撕去一面衬纸,将环氧树脂纯胶通过热滚压的方式贴在双面柔性覆铜板的铜面上;再撕去纯胶另一面衬纸,取12μm厚电解铜箔与纯胶面进行对贴,放入层压机进行层压,层压温度为177℃,压力为2.8MPa,时间为120min;120℃烘烤后得到层压样品,在压合样品两面贴干膜,按设计线路对电解铜箔层进行曝光,蚀刻后得到待测样品。将待测样品置于黑影线体,将黑影后样品沿蚀刻裁剪线裁成单个待测试区域,其中,测试点的尺寸为5mm*5mm,两个测试点之间的距离为10mm,左边测试点与蚀刻外框的上边、下边和左边的距离均为20mm,右边测试点与蚀刻外框的上边、下边和右边的距离均为20mm,以上距离均指最近的两条边之间的距离,蚀刻外框为矩形,矩形边宽为5mm。用电阻测试仪测量单个待测试区域的电阻值,20次测量值的平均值为1.07兆欧姆。
实例二
聚烯烃树脂纯胶投入生产前,首先撕去一面衬纸,将聚烯烃树脂纯胶通过热滚压的方式贴在双面柔性覆铜板的铜面上;再撕去纯胶另一面衬纸,取12μm厚电解铜箔与纯胶面进行对贴,放入层压机进行层压,层压温度为195℃,压力为2.8MPa,时间为150min;120℃烘烤后得到层压样品,在压合样品两面贴干膜,按设计线路对电解铜箔层进行曝光,蚀刻后得到待测样品。将待测样品置于黑影线体,将黑影后样品沿蚀刻裁剪线裁成单个待测试区域,其中,测试点的尺寸为5mm*5mm,两个测试点之间的距离为10mm,左边测试点与蚀刻外框的上边、下边和左边的距离均为20mm,右边测试点与蚀刻外框的上边、下边和右边的距离均为20mm,以上距离均指最近的两条边之间的距离,蚀刻外框为矩形,矩形边宽为5mm。用电阻测试仪测量单个待测试区域的电阻值,20次测量值的平均值为7.00兆欧姆。
实例三
聚酰亚胺树脂纯胶投入生产前,首先撕去一面衬纸,将聚酰亚胺树脂纯胶通过热滚压的方式贴在双面柔性覆铜板的铜面上;再撕去纯胶另一面衬纸,取12μm厚电解铜箔与纯胶面进行对贴,放入层压机进行层压,层压温度为180℃,压力为2.8MPa,时间为150min;120℃烘烤后得到层压样品,在压合样品两面贴干膜,按设计线路对电解铜箔层进行曝光,蚀刻后得到待测样品。将待测样品置于黑影线体,将黑影后样品沿蚀刻裁剪线裁成单个待测试区域,其中,测试点的尺寸为5mm*5mm,两个测试点之间的距离为10mm,左边测试点与蚀刻外框的上边、下边和左边的距离均为20mm,右边测试点与蚀刻外框的上边、下边和右边的距离均为20mm,蚀刻外框为矩形,矩形边宽为5mm。用电阻测试仪测量单个待测试区域的电阻值为电阻值,20次测量值的平均值为2.11兆欧姆。
从以上测试结果可知,黑影后,聚烯烃树脂纯胶的电阻值最大,其次是聚酰亚胺树脂纯胶的电阻值,环氧树脂纯胶的电阻值最小,说明聚烯烃树脂纯胶对石墨和碳黑粉的吸附效果更差,作为线路板的纯胶层使用时,孔金属化的效果也会更差。经过测试后发现,在黑影化后,聚烯烃树脂做线路板的纯胶层时,相同实验条件下,镀铜时要比聚酰亚胺树脂和环氧树脂纯胶更加困难,镀铜效率降低,并且信赖性降低。
至此,本领域技术人员应认识到,虽然本文已详尽示出和描述了本申请的多个示例性实施例,但是,在不脱离本申请精神和范围的情况下,仍可根据本申请公开的内容直接确定或推导出符合本申请原理的许多其他变型或修改。因此,本申请的范围应被理解和认定为覆盖了所有这些其他变型或修改。

Claims (6)

1.一种线路板纯胶层或者绝缘基材层黑影效果的评估方法,其特征在于,包括步骤:
在纯胶层或者绝缘基材层的一侧面上贴合铜箔层;
在所述铜箔层的表面贴合干膜,对所述铜箔层进行曝光蚀刻,形成的图案包括至少一个待测试区域,单个待测试区域包括封闭的蚀刻外框及位于蚀刻外框内的两个测试点,所述蚀刻外框和所述测试点处保留铜箔层,所述蚀刻外框包围的范围内除所述测试点外的位置处铜箔层被蚀刻掉;
将所述曝光蚀刻后的纯胶层或者绝缘基材层置于黑影液中后取出;
测定所述两个测试点之间的电阻,当电阻值越小时,黑影吸附效果越好。
2.根据权利要求1所述的评估方法,其特征在于,任一所述测试点与所述蚀刻外框之间的最小距离大于所述两个测试点之间的距离。
3.根据权利要求1所述的评估方法,其特征在于,所述蚀刻外框为矩形。
4.根据权利要求1所述的评估方法,其特征在于,所述纯胶层的另一侧面贴在双面覆铜板上。
5.根据权利要求1所述的评估方法,其特征在于,所述绝缘基材层选自聚酯薄膜、聚酰亚胺薄膜、高分子液晶聚合物薄膜、聚酯酰亚胺薄膜、氟素薄膜、氟碳乙烯薄膜、环氧胶或者聚烯烃胶中的至少一种。
6.根据权利要求1所述的评估方法,其特征在于,所述纯胶层选自环氧树脂、聚烯烃树脂、亚克力胶或者聚酰亚胺树脂中的至少一种。
CN202110993210.5A 2021-08-26 2021-08-26 一种线路板纯胶层或者绝缘基材层黑影效果的评估方法 Active CN113825317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110993210.5A CN113825317B (zh) 2021-08-26 2021-08-26 一种线路板纯胶层或者绝缘基材层黑影效果的评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110993210.5A CN113825317B (zh) 2021-08-26 2021-08-26 一种线路板纯胶层或者绝缘基材层黑影效果的评估方法

Publications (2)

Publication Number Publication Date
CN113825317A CN113825317A (zh) 2021-12-21
CN113825317B true CN113825317B (zh) 2023-05-16

Family

ID=78913637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110993210.5A Active CN113825317B (zh) 2021-08-26 2021-08-26 一种线路板纯胶层或者绝缘基材层黑影效果的评估方法

Country Status (1)

Country Link
CN (1) CN113825317B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304846A1 (de) * 1983-02-12 1984-08-16 Bosch Gmbh Robert Verfahren und vorrichtung zur detektion und/oder messung des partikelgehalts in gasen
CN103487469B (zh) * 2013-09-29 2015-08-19 哈尔滨工业大学 一种检验印刷电路板黑孔化工艺效果的实验板及检验方法
CN211669127U (zh) * 2020-03-12 2020-10-13 深圳市富翔科技有限公司 一种检测高分子导电膜的检测片

Also Published As

Publication number Publication date
CN113825317A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
CN102595798B (zh) 柔性印制电路板0.05mm以下细线线路成型工艺
US5915753A (en) Method of producing a high-density printed wiring board for mounting
JP3570802B2 (ja) 銅薄膜基板及びプリント配線板
CN108925066B (zh) 一种多层板层间偏移检测方法及检测系统
CN108990310B (zh) 一种用于vcm音圈马达的高精度软性线路板的生产工艺
CN109769340A (zh) 一种多层半导体印制线路板的制备工艺
CN112752435A (zh) 一种改善多阶线路板盲孔脱垫的方法及多阶线路板
CN113825317B (zh) 一种线路板纯胶层或者绝缘基材层黑影效果的评估方法
TW201427499A (zh) 柔性電路板及其製作方法
CN112638043B (zh) 飞尾式结构的刚挠结合板制作方法
TWI241873B (en) Method for the manufacture of printed circuit boards with embedded resistors
CN113923892A (zh) 一种线路板导通孔黑影吸附效果的评估方法
CN112969287A (zh) 一种ptfe材料孔壁粗糙度的改善方法
CN113784545A (zh) 一种印制板防止树脂塞孔孔破的方法
CN113891578A (zh) 一种局部电镀填孔的hdi板制造方法及hdi板
US8089003B2 (en) Printed circuit board assembly
CN113141703A (zh) 一种金属基软硬结合板及其生产方法
Wang et al. Embedded thin film resistors fabricated by alkaline electroless deposition
CN110809364A (zh) Pcb制作方法和pcb
KR100835660B1 (ko) 커패시터, 그 제조방법 및 커패시터가 내장된 인쇄회로기판
CN106132090A (zh) 一种pcb中导电图形整平的方法
CN113556878B (zh) 一种线路板生产用雕刻复合膜及其生产工艺
KR101936415B1 (ko) 도전볼을 이용한 동박 적층판의 제조방법
CN116367444A (zh) 一种厚铜板外层蚀刻的蚀刻补偿方法
CN111328205A (zh) 一种平面厚铜pcb的加工工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant