CN113824910A - 一种模拟域高级数tdi加速电路及其加速实现方法 - Google Patents

Abstract

本发明公开了一种模拟域高级数TDI加速电路，以全差分运放作为OPA的模拟域TDI电路利用摆率增强技术(SRE，slew rate enhancement)实现缩输出短建立时间的技术。通过利用OPA的输入VIN+与VIN‑在输出建立初期的压差较大，将其输入OTA产生短时的大电流流入OPA的输出来加速其输出建立，同时当OPA的输出进入小信号区时，因压差降低而关断加速电路，该加速方案有效的缩短了模拟域TDI图像传感器的输出建立的压摆区时间。

Description

一种模拟域高级数TDI加速电路及其加速实现方法

技术领域

本发明属于模拟域CMOS-TDI电路技术领域，涉及一种模拟域高级数TDI加速电路，本发明还涉及上述电路的加速实现方法。

背景技术

由于CMOS图像传感器具有功耗低和易于集成在片上系统中等优点，获得了大量的关注。随着图像传感器的广泛发展，在部分低光照摄像中，对图像的精度与信噪比都有了新的要求，传统的模拟域TDI电路其级数受限于高级数引起的寄生影响。基于加入去耦合电容消除寄生效应，改组原先的存储电容CH与寄生电容之间的电容网络降低其所构成的寄生电容，包括全差分运放，存储电容网络，采样电容与寄生总线寄生电容Cpt与Cpb，去耦合电容Cb，寄生电容与存储电容CH的单级总寄生电容Cp，当累加级数较高时其总寄生电容为Cptotal连接在输入输出总线之间，且越高级数的TDI电路其行频就越长，需要更多的积分周期来实现累加，所以其单次积分时间必须尽可能的短。

TDI电路的一个累加周期内有电荷采样相位与电荷保持相位两个阶段，电荷采样阶段，CLK导通，运算放大器处于单位增益状态，VIN为像素单元复位电压Vrst，CS采样了该电压，CH两端的开关关断，因为加入了去耦合电容，Cp被缩小几个数量级，所以此时的输入输出总线的电压变化对CH的影响可以忽略不计。当进入电荷保持相位，CLK关断，VIN的电压为像素单元的读出电压Vsig，此时CH两端的开关导通，进行电荷转移，该过程中CH中存储的电荷与转移的电荷中的一部分被寄生电容Cptotal吸收，同时输出电压上升到Vo1，该相位结束后知道下一个累加周期开始，输入输出总线两端的电压为Vo1，当进入下一个周期的电荷采样相位，输出输入总线的电压由Vo1降至0，这个电压变化时总线电压变化对CH影响的核心，因为存在去耦合电容Cd，降低了Cp，所以降低了总线电压变化对CH的影响，以及寄生电容对已存储电荷与转移电荷的影响。

对于上述的方案可以看出，加入去耦合电容对寄生影响起到了很好的抑制作用，但是每一级的积分器都需要一个去耦合电容Cd，当TDI级数较高，牺牲的版图面积太大，所以进一步可以利用其寄生影响的机理在电路结构上进行优化且不引入额外的电容与器件。

发明内容

本发明的目的是提供一种模拟域高级数TDI加速电路，该电路缩短了单次积分时间，提高了高级数TDI电路的行频。

本发明的目的是还提供一种模拟域高级数TDI加速电路的加速实现方法。

本发明所采用的第一种技术方案是，一种模拟域高级数TDI加速电路，包括全差分运放OPA，全差分运放OPA的正负极VIN接口分别连接采样电容CS，全差分运放OPA与连接采样电容CS之间均设置有换向开关L1，两个换向开关L1之间还通过两个换向开关L2连接，正反馈电容Cb与输入总线之间设有开关M’与开关Rs’，正反馈电容Cb的正负输出端分别设有开关M与开关Rs；其中一个采样电容CS连接基准电压VREF，另一个采样电容CS连接像素单元，全差分运放OPA的正极VIN接口和负极VIN接口还分别连接若干个相互并联的电容CH上下极板切换电路；开关Rs’与输入总线相连；全差分运放OPA的VIN+与VIN-还连接自适应加速电路。

本发明第一种技术方案的特点还在于：

每个电容CH上下极板切换电路包括与全差分运放OPA连接的电容CHi，电容CHi一端分别连接开关Ii、开关Kii与Rsi，电容CHi另一端分别连接开关Iii和开关Ki与开关Rsii，开关Iii、开关Kii以及开关Rsii均与全差分运放OPA的负极VIN接口或者正极VIN接口连接，开关Ki和开关Ii均与全差分运放OPA的正极VOUT接口或者负极VOUT接口连接。

复位开关Rsii与输入总线相连，开关Rsi连接N个电容CH上下极板切换电路中电容CHi的上极板。

自适应加速电路包括放大器OTA和电流比较电路CMP，全差分运放OPA的接口VIN+与VIN-为放大器OTA的输入；放大器OTA的输出与基准电流Ib为电流比较电路CMP的输入，电流比较电路CMP的输出EA控制复制OTA输出电流模块的导通与关断，电流比较电路CMP的输出与全差分运放OPA的接口VOUT+和VOUT-相通。

本发明采用的第二种技术方案为，一种模拟域高级数TDI加速电路的加速实现方法，具体包括如下步骤：

步骤1，换向开关L1导通周期内，第一次累加电荷采样相位时，像素单元输出Vrst，此时电路处于单位增益状态，Rsi与Rsii导通刷空CHi内部电荷，输入与输出为共模电压VCM；开关Rs与Rs’导通，正反馈电容Cb内部电荷刷新；电荷保持相位时，开关Iii与开关Ii同时导通，输入电压为像素单元输出Vsig，开关M与M’导通；开关Iii先断开，开关Ii后断开，输出总线的差分输出值从Vo1下降到VCM-VCM＝0，该电压变化将耦合进保持电容CHi；

步骤2，在换向开关L2导通的周期内，像素单元的输出接全差分运放OPA的正端，开关Ki与Kii同时导通，开关Kii先断开，开关Ki后断开，此周期输出总线的差分输出值从Vo2上升到0；

步骤3，将步骤1和步骤2中的两个累加周期作为一个新的累加周期，累加够相应级数后输出；

步骤4，下一个累加周期内对输出之后的保持电容CHi进行刷新并重复步骤1～3的累加过程。

本发明的有益效果是：本发明提供的一种模拟域高级数TDI加速电路，加入换向开关后电路仍兼容原电路的相关双采样与失调存储特性。且这种控制方式兼容原电路的时钟对原电路的精度影响微乎其微，利用高级数模拟域累加器的相邻两次累加输出值极度接近，随后将其进行极性切换操作使得前后两次造成的总线电压变化反向，使得达到动态抵消的效果，且并未增大电路面积，在正式累加之前预采样一次累加数值动态调整正反馈电容Cb的大小，使其抵消在保持极端寄生电容对于存储电荷与转移电荷的影响；同时当输出建立初期VIN+与VIN-差值很大，在OTA产生一大电流加速OPA输出建立，稳定后加速电路输出为零，不影响原电路的正常工作。

附图说明

图1是本发明一种模拟域高级数TDI加速电路的结构示意图；

图2是本发明一种模拟域高级数TDI加速电路中自适应加速电路的结构示意图；

图3是本发明一种模拟域高级数TDI加速电路引入SRE加速技术之后的电路输出图。

具体实施方式

下面结合附图和具体实施方式对本发明进行详细说明。

本发明一种模拟域高级数TDI(Time-Delay-Integration)加速电路，如图1、2所示，包括全差分运放OPA，全差分运放OPA的正负极VIN接口分别连接采样电容CS，全差分运放OPA与连接采样电容CS之间均设置有换向开关L1，两个换向开关L1之间还通过两个换向开关L2连接，正反馈电容Cb与输入总线之间设有开关M’与Rs’，Cb与输出正负输出端分别设有开关M与Rs；其中一个采样电容CS连接基准电压VREF，另一个采样电容CS连接像素单元，全差分运放OPA的正极VIN接口和负极VIN接口还分别连接多个相互并联的电容CH上下极板切换电路；同时全差分运放OPA的接口VIN+与VIN-也是放大器OTA的输入，放大器OTA的输出与基准电流Ib为电流比较电路CMP的输入，电流比较电路CMP的输出EA输入控制复制OTA输出电流模块的开通与关断，电流比较电路CMP的输出与VOUT+和VOUT-相通。

每个电容CH上下极板切换电路包括与全差分运放OPA连接的电容CHi，电容CHi一端分别连接开关Ii、开关Kii与Rsi，电容CHi另一端分别连接开关Iii和开关Ki与开关Rsii，开关Iii、开关Kii以及开关Rsii均与全差分运放OPA的负极VIN接口或者正极VIN接口连接，开关Ki和开关Ii均与全差分运放OPA的正极VOUT接口或者负极VOUT接口连接。

复位开关Rsii与输入总线相连，开关Rsi连接N个电容CH上下极板切换电路中电容CHi的上极板。其中i＝1，2，......，N；

当i取1时，相应的开关分别为I1、I11、K1、K11、R_S1、R_S11；

当i取2时，相应的开关分别为I2、I22、K2、K22、R_S2、R_S22；

......

当i取N时，相应的开关分别为IN、INN、KN、KNN、R_SN、R_SNN；

像素单元为N-1个，分别为pixel1、pixel2、pixel3、......、pixelN-1。复位开关Rsii与输入总线相连，开关Rsi连接N个电容CH上下极板切换电路中电容CHi的上极板。

正反馈电容Cb的一端接开关M、开关Rs；正反馈电容Cb的一端接开关Rs’与开关M’，开关M’与开关Rs’一端接输入总线一端接正反馈电容Cb，开关M一端接正反馈电容Cb一端接另外一边的输出总线，开关Rs接通上下两个正反馈电容Cb的上极板。

如图2所示，自适应加速电路中VIN+与VIN-是放大器OTA的输入，放大器OTA的输出与基准电流Ib为电流比较电路CMP的输入，电流比较电路CMP的输出EA控制复制OTA电流模块的导通与关断，电流比较电路CMP的输出与VOUT+和VOUT-相通。

本发明一种模拟域高级数TDI加速电路，包括全差分运放OPA与存储电容网络，采样电容CS与输入极性切换开关L1、L2、电容上下极板切换充电开关Ii、Iii、Ki、Kii、复位开关Rsi、Rsii、正反馈电容Cb、开关M、M’、Rs、Rs’；像素单元的输出接运放负端输入端的采样电容CS，自适应加速电路为包括放大器OTA、电流比较电路CMP、受EA使能的电流复制电路。

相较传统电路结构的变化小，本发明靠逻辑控制开关与一个可调正反馈电容来达到抑制寄生效应的作用，同时使用SRE技术对其进行输出加速建立；其中开关L1控制第一个累加周期，开关L2控制第二个累加周期，与其相配套的开关Ii、Iii控制其正常极性充电，Ki、Kii控制其反向充电，Cb在采样阶段刷空内部电荷，保持阶段M’与M导通，M连接在另一端的输出总线提供正反馈,保持阶段输出建立时OTA释放短时大电流加速输出建立，稳定时EA使能关断，不影响原电路正常工作。

本发明一种以全差分运放作为OPA的模拟域TDI电路利用摆率增强技术(SRE，slewrate enhancement)实现缩输出短建立时间的技术。通过利用OPA的输入VIN+与VIN-在输出建立初期的压差较大，将其输入OTA产生短时的大电流流入OPA的输出来加速其输出建立，同时当OPA的输出进入小信号区时，因压差降低而关断加速电路，该加速方案有效的缩短了模拟域TDI图像传感器的输出建立的压摆区时间。

本发明一种具备消除寄生效应功能的模拟域高级数TDI电路的加速实现方法，具体为：

步骤1：换向开关L1导通周期内，第一次累加电荷采样相位时，像素单元输出Vrst,此时电路处于单位增益状态，Rsi与Rsii导通刷空CHi内部电荷，输入与输出为共模电压VCM；开关Rs与Rs’导通，Cb内部电荷刷新；电荷保持相位时，开关Iii与开关Ii同时导通，输入电压为像素单元输出Vsig，开关M与M’导通，因全差分的正负输出端电压以VCM为中心对称，所以当正反馈电容Cb与寄生总电容Cptotal相等时抵消寄生效应对于存储电荷与转移电荷的影响，该过程中VIN+与VIN-起初有一很大压差，经OTA转换为瞬时大电流流入OPA的输出，加速电容充电过程，当运放输出建立进入小信号区时，由于VIN+与VIN-差值太小而导致EA关断停止电流流入。开关Iii先断开，开关Ii后断开，降低开关电荷注入的影响，直到下一个周期的采样阶段，输出总线的差分输出值从Vo1下降到VCM-VCM＝0，该电压变化将耦合进保持电容CH；

步骤2，在换向开关L2导通的周期内，像素单元的输出接OPA的正端，采样阶段的状态都一样，因为上一周期的保持电容CH的上下极板保留之前的电压，VOUT+本为高压，现在想让其输出低压所以必须将其电容上下极板翻转充电，以达到VOUT+此时输出低压，VOUT-输出高压的效果，开关Ki与Kii同时导通，开关Kii先断开，开关Ki断开，此周期输出总线的差分输出值从Vo2上升到0。

步骤3，以两个累加周期为一个大的累加周期，累加够相应级数后输出。

步骤4，下一个累加周期内对输出之后的保持电容CH进行刷新并重复上述累加过程。

图3显示了引入加速技术之后与之前的输出对比图，可发现在引入加速电路后，输出建立时间显著缩短。

Claims (5)

1.一种模拟域高级数TDI加速电路，其特征在于：包括全差分运放OPA，全差分运放OPA的正负极VIN接口分别连接采样电容CS，全差分运放OPA与连接采样电容CS之间均设置有换向开关L1，两个换向开关L1之间还通过两个换向开关L2连接，正反馈电容Cb与输入总线之间设有开关M’与开关Rs’，正反馈电容Cb的正负输出端分别设有开关M与开关Rs；其中一个采样电容CS连接基准电压VREF，另一个采样电容CS连接像素单元，全差分运放OPA的正极VIN接口和负极VIN接口还分别连接若干个相互并联的电容CH上下极板切换电路；开关Rs’与输入总线相连；全差分运放OPA的VIN+与VIN-还连接自适应加速电路。

2.根据权利要求1所述的一种模拟域高级数TDI加速电路，其特征在于：每个所述电容CH上下极板切换电路包括与全差分运放OPA连接的电容CHi，电容CHi一端分别连接开关Ii、开关Kii与Rsi，电容CHi另一端分别连接开关Iii和开关Ki与开关Rsii，开关Iii、开关Kii以及开关Rsii均与全差分运放OPA的负极VIN接口或者正极VIN接口连接，开关Ki和开关Ii均与全差分运放OPA的正极VOUT接口或者负极VOUT接口连接。

3.根据权利要求2所述的一种模拟域高级数TDI加速电路，其特征在于：所述开关Rsii与输入总线相连，开关Rsi连接N个电容CH上下极板切换电路中电容CHi的上极板。

4.根据权利要求3所述的一种模拟域高级数TDI加速电路，其特征在于：所述自适应加速电路包括放大器OTA和电流比较电路CMP，全差分运放OPA的接口VIN+与VIN-为放大器OTA的输入；放大器OTA的输出与基准电流Ib为电流比较电路CMP的输入，电流比较电路CMP的输出EA控制复制OTA输出电流模块的导通与关断，电流比较电路CMP的输出与全差分运放OPA的接口VOUT+和VOUT-相通。

5.根据权利要求4所述的一种模拟域高级数TDI加速电路的加速实现方法，其特征在于：具体包括如下步骤：

步骤1，换向开关L1导通周期内，第一次累加电荷采样相位时，像素单元输出Vrst，此时电路处于单位增益状态，Rsi与Rsii导通刷空CHi内部电荷，输入与输出为共模电压VCM；开关Rs与Rs’导通，正反馈电容Cb内部电荷刷新；电荷保持相位时，开关Iii与开关Ii同时导通，输入电压为像素单元输出Vsig，开关M与M’导通；开关Iii先断开，开关Ii后断开，输出总线的差分输出值从Vo1下降到VCM-VCM＝0，该电压变化将耦合进保持电容CHi；

步骤2，在换向开关L2导通的周期内，像素单元的输出接全差分运放OPA的正端，开关Ki与Kii同时导通，开关Kii先断开，开关Ki后断开，此周期输出总线的差分输出值从Vo2上升到0；

步骤3，将步骤1和步骤2中的两个累加周期作为一个新的累加周期，累加够相应级数后输出；

步骤4，下一个累加周期内对输出之后的保持电容CHi进行刷新并重复步骤1～3的累加过程。

Images