CN113823626B - 基于扇出技术的侵彻测量用加速度值记录装置 - Google Patents

基于扇出技术的侵彻测量用加速度值记录装置 Download PDF

Info

Publication number
CN113823626B
CN113823626B CN202111111193.4A CN202111111193A CN113823626B CN 113823626 B CN113823626 B CN 113823626B CN 202111111193 A CN202111111193 A CN 202111111193A CN 113823626 B CN113823626 B CN 113823626B
Authority
CN
China
Prior art keywords
bare chip
substrate
chip
tube shell
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111111193.4A
Other languages
English (en)
Other versions
CN113823626A (zh
Inventor
郑宇�
方岚
向圆
李苏苏
谢玉巧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No 214 Institute of China North Industries Group Corp
Original Assignee
No 214 Institute of China North Industries Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No 214 Institute of China North Industries Group Corp filed Critical No 214 Institute of China North Industries Group Corp
Priority to CN202111111193.4A priority Critical patent/CN113823626B/zh
Publication of CN113823626A publication Critical patent/CN113823626A/zh
Application granted granted Critical
Publication of CN113823626B publication Critical patent/CN113823626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/12—Recording devices
    • G01P1/127—Recording devices for acceleration values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及基于Fanout技术制造侵彻测量用加速度值记录装置，将放大器裸芯片（4）、滤波器裸芯片、处理器裸芯片（6）、电源电路裸芯片、存储器裸芯片集成在塑封成型体（7）内，通过BGA球（5）引出并与基板（14）上的线路对应连接；MEMS加速度计（11）粘接在基板上，通过BGA球将MEMS加速度计与基板上线路连接；MEMS另一面使用绝缘胶（12）粘接至管壳（1）底部；MEMS与管壳底部之间采用硬胶（10）保护灌封，基板另一面用软胶（8）保护灌封。本发明的有益效果是：克服了目前单纯由实验或理论分析评价弹体侵彻过载的不足，具有评价结果精准快速的特点，有助于降低试验成本，缩短研究周期，不仅可应用于侵彻过载的评价，还可应用于侵彻实验弹体的设计。

Description

基于扇出技术的侵彻测量用加速度值记录装置
技术领域
本发明属于微小测量系统制造领域，涉及一种基于Fanout技术的侵彻测量用加速度值记录装置。
背景技术
侵彻弹药是目前打击地面建筑物、地下指挥中心、机库、弹药库以及航母舰船甲板的重要手段，侵彻弹药能够深入侵彻到坚固防护的硬目标，实现对内部高价值目标的高效毁伤，随着攻防双方对抗的加剧，高价值目标不断深入到地下而且防护更加坚固，舰船钢甲板强度越来越高，使得侵彻弹的速度不断提高，加速度计感知到的侵彻过载高达6万g、甚至超过10万g，而且瞬态变化。目前工程上使用的侵彻用加速度值记录装置采用有机基板集成方式形成最终产品，尺寸内部焊接点较多、尺寸和重量较大，在侵彻高过载环境下，极易发生失效，可靠性不高，不能满足弹载抗高过载、高转速的环境要求，影响了弹药产品智能化进程。随着侵彻用弹药工程化应用需求的增长，常规侵彻用的加速度值记录装置已无法满足要求。
经检索，发现以下相关文献：1、基于ARM的三轴高G值传感器测试装置及测试方法（CN201911187942.4），该发明涉及一种基于ARM的三轴高G值传感器测试装置，它包括三轴信号调理模块、ARM单片机控制模块、加速度数据存储模块，三轴信号调理模块用于将三轴高G值传感器输出的加速度信号调理放大，ARM单片机控制模块用于将调理放大后的加速度信号进行模数转换后传递到加速度数据存储模块进行存储。该发明可实时识别、记录弹体侵彻硬目标过程X、Y、Z三方向加速度数据，能精准的、全面的判别战斗部倾彻目标状态，目标识别可靠性高，为后续精确炸点识别、战斗部姿态识别奠定了基础。2、基于地磁/微惯导信息组合的弹载侵彻姿态解算装置（CN201310293607.9）本发明涉及弹载侵彻姿态测量装置，具体为一种基于地磁/微惯导信息组合的弹载侵彻姿态解算装置，解决了目前缺乏一种针对传统的战斗部侵彻过程的姿态解算的装置的问题。一种基于地磁/微惯导信息组合的弹载侵彻姿态解算装置，包括电路体（1）和置于所述电路体（1）外围的缓冲防护装置；所述电路体（1）的信号线引出到所述缓冲防护装置外，电路体（1）包括地磁/微惯导测量组合单元、弹载姿态解算单元、弹载实时数据记录单元、供配电单元、启动模块；所述地磁/微惯导测量组合单元包括信号调理模块，所述信号调理模块的输入端分别连接有三轴陀螺传感器和三轴地磁传感器，信号调理模块的输出端连接有A/D转换模块。本发明设计合理、结构简单。3、一种弹体侵彻过载快速评价方法（CN201910012780.4）本发明涉及一种弹体侵彻过载快速评价方法，采纳目前国内外较为成熟并被普遍采用的研究结论和成果，对弹体侵彻过载的特征参数进行量纲分析，结合不同口径火炮的弹体侵彻过载实验，并对获取的数据进行处理，拟合后得到弹体过载特征参数计算公式的具体表达式，再以该具体表达式对弹体侵彻过载做出理论计算，与实测数据对比后，即可对弹体侵彻是否过载进行快速评价。
发明内容
本发明的目就是为了解决现有技术中存在的由于焊接点较多尺寸大不能满足弹载抗高过载的环境可靠性要求的缺陷，提供的一种基于Fanout技术的侵彻测量用加速度值记录装置及其制备方法。
一种基于Fanout技术制造侵彻测量用加速度值记录装置，包括以下组成部分：
1）、金属管壳及其盖板，金属管壳中设有基板将金属管壳内腔分为两个空间；
2）.基于Fanout技术，将放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片，通过多芯片集成工艺集成在塑封成型体内形成处理电路，处理电路一侧的布线层裸露在塑封成型体的一侧面，布线层中相应的连线通过对应的BGA球引出，并与基板上相对盖板一面上的线路对应连接；
3）.MEMS加速度计通过倒装方式粘接在基板上相对管壳底部的一面上，并通过BGA球将MEMS加速度计与基板上该面的线路进行连接；
4）.基板两面BGA球焊接部位的空间采用填充材料进行底部填充；
5）.粘接在基板上的MEMS加速度计另一面使用绝缘胶粘接至管壳底部；
6）.基板有MEMS加速度计芯片的一侧与管壳底部之间采用硬胶保护灌封，使MEMS加速度计感受加速度；
7）. 基板另一面有处理电路一测与盖板之间用软胶保护灌封，对处理电路起到缓冲保护作用；
8）.管壳及盖板平行封焊形成基于Fanout技术制造侵彻测量用加速度值记录装置。
本发明还提供了一种基于Fanout技术制造侵彻测量用加速度值记录装置的制备方法，包括以下步骤：
1）.载板选择SOI型硅片，减薄至100微米，用于承载放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片，在载板上涂敷双面粘接剂，然后涂敷光刻胶；
2）.利用光刻机对光刻胶刻制一系列开槽，将各裸芯片分别粘接在对应的开槽内，裸芯片功能面朝着载板方向；裸芯片包括放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片；
3）.将贴有裸芯片的载板进行塑封成型，将光刻胶及各裸芯片封装在塑封成型体内，然后从另一面剥离载板；
4）.依据放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片这5个裸芯片上各个PAD位置，从双面粘胶侧使用激光无损切割机激光开制一系列开孔，然后使用RDL技术通过对应的开孔对每个裸芯片进行布设连线并形成布线层，最后在布线层中开设一系列植球孔，每个植球孔中设有BGA球与对应的连线连接，形成处理电路；
5）.对处理电路和MEMS进行组装，包括以下步骤：
（1）、金属管壳中设置基板将金属管壳内腔分为两个空间；
（2）.处理电路一侧的布线层通过对应的BGA球引出并与基板上的线路对应连接；
（3）.MEMS加速度计通过倒装方式粘接在基板另一面上，并通过BGA球将MEMS加速度计与基板上的线路进行连接；
（4）.通过Fanout形成与处理电路相关的电阻电容、线缆焊接在基板上；
（5）.基板两面BGA焊接部位的空间采用填充材料进行底部填充；
（6）.粘接在基板上的MEMS加速度计另一面使用绝缘胶粘接至管壳底部；
（7）.基板有MEMS加速度计芯片的一侧与管壳底部之间采用硬胶保护灌封，感受加速度；
（8）. 基板另一面有处理电路一测与盖板之间用软胶保护灌封，起到缓冲作用；
（9）.管壳及盖板采用平行封焊形成基于Fanout技术制造侵彻测量用加速度值记录装置。
本发明的有益效果是：本发明提出的弹体侵彻过载快速评价方法，克服了目前单纯由实验或理论分析评价弹体侵彻过载的不足，具有评价结果精准快速的特点，有助于降低试验成本，缩短研究周期，不仅可应用于侵彻过载的评价，还可应用于侵彻实验弹体的设计。但是上述专利涉及的内容均与本发明主题没有太多的关联。
附图说明
图1本发明结构图，图中滤波器裸芯片、电源管理电路裸芯片、存储器裸芯片未画出；
图2是本发明内部电路示意图；
图3是本发明处理电路制备方法流程图a-h；
图4是本发明处理电路制备方法流程图i-l。
具体的实施方式
一、基于Fanout技术制造侵彻测量用加速度值记录装置，包括以下组成部分：
1、金属管壳1及其盖板2，金属管壳中设有基板14将金属管壳内腔分为两个空间；
2.基于Fanout技术，将放大器裸芯片4、滤波器裸芯片、处理器裸芯片6、电源管理电路裸芯片、存储器裸芯片，通过多芯片集成工艺集成在塑封成型体7内形成处理电路，处理电路一侧的布线层3裸露在塑封成型体的一侧面，布线层中相应的连线通过对应的BGA球5引出并与盖板相对的基板一面上的线路对应连接；
3.MEMS加速度计11通过倒装方式粘接在与管壳底面相对的基板14一面上，并通过BGA球5将MEMS加速度计与基板上该面的线路进行连接；
4.通过Fanout形成的处理电路、电阻电容、线缆焊接在有机基板14上；
5.基板两面BGA球焊接部位的空间采用填充材料13进行底部填充；
6.粘接在基板14上的MEMS加速度计另一面使用绝缘胶12粘接至管壳1底部；
7.基板有MEMS加速度计芯片的一侧与管壳底部之间采用硬胶10保护灌封，使MEMS加速度计感受加速度；
8. 基板另一面有处理电路一测与盖板之间用软胶8保护灌封，对处理电路起到缓冲保护作用；
9.管壳1及盖板2平行封焊形成基于Fanout技术制造侵彻测量用加速度值记录装置。
本发明的基于Fanout技术制造侵彻测量用加速度值记录装置，有以下技术要求：
1）.分区域灌封
为同时满足高过载和低应力的要求，管壳设计了双腔体的内部结构，在管壳内部Fanout技术形成的处理电路区域进行软胶保护8（硅胶），进行缓冲保护；在MEMS加速度计区域采用硬胶10（环氧树脂）保护，感知加速度。所有灌封工艺均在真空环境下进行，保证内部无气泡无空洞。
2）.底部填充
当过载达到一定程度时，常规的引线键合将无法满足要求，一方面在灌封封装工艺过程中，因灌封胶固化过程中产生的应力问题有可能导致键合丝可靠性问题；另一方面是高冲击过程中，因灌封胶发生形变导致键合丝出现异常。所以采用无引线方式将芯片之间进行连接。所有芯片单元与衬底晶圆之间均采用倒装焊接方式进行互连， 倒装键合前需采用首先将芯片晶圆进行切割，然后再采用芯片倒装的方式，将各个芯片单元与衬底晶圆进行倒装键合。倒装后与有机基板14间有空隙，使用专用的底部填充胶13（加入硅屑的环氧树脂，固化后的热膨胀系数不高于7ppm/℃，接近硅的热膨胀系数，减小残余应力）进行填充，保证内部无气泡。有机基板14选择介电常数低于4.3C²/(N·M²)且热膨胀系数低于4ppm/℃的有机材料，保证信号稳定传输的同时减小应力残余。
二、本发明还提供了一种基于Fanout技术制造侵彻测量用加速度值记录装置的制备方法，包括以下步骤：
1.如图3中的a、b、c所示，载板20选择SOI型硅片，减薄至100微米，用于承载放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片，在载板20上涂敷双面粘接剂21，然后涂敷光刻胶22，；
2.如图3中的d、e所示，利用光刻机对光刻胶22刻制一系列开槽23，将各裸芯片24分别粘接在对应的开槽23内，裸芯片功能面朝着载板20方向；裸芯片24包括放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片。
3.如图3中的f-h所示，将贴有裸芯片的载板进行塑封成型，将光刻胶22及各裸芯片24封装在塑封成型体7内，塑封料的主材是二氧化硅粉，环氧树脂，酚醛树脂，金属氢氧化物和炭黑，然后剥离载板20；因为载板上有脱模剂，塑封成型后，脱模剂自身的材料属性决定，塑封材质会和载板形成疏远关系，通过剥离设备施加一定外力进行剥离处理；
4.如图4中的i-l所示，依据放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片这5个裸芯片上各个PAD位置，从双面粘胶21侧使用激光无损切割机激光开制一系列开孔26，然后使用RDL技术通过开孔26对每个裸芯片进行布设连线27并形成布线层3，最后在布线层中开设一系列植球孔28，每个植球孔28中设有BGA球5与对应的连线27连接，形成处理电路（如图2所示的内部电路示意图）；
5.对处理电路和MEMS进行组装，如图1所示，包括以下步骤：
1）、金属管壳1中设置基板14将金属管壳内腔分为两个空间；
2）.处理电路一侧的布线层3通过对应的BGA球5引出并与基板上的线路对应连接；
3）.MEMS加速度计11通过倒装方式粘接在基板14另一面上，并通过BGA球5将MEMS加速度计与基板上的线路进行连接；
4）.通过Fanout形成与处理电路相关的电阻电容、线缆焊接在基板14上；
5）.基板两面BGA焊接部位的空间采用填充材料13进行底部填充；
6）.粘接在基板14上的MEMS加速度计另一面使用绝缘胶12粘接至管壳1底部；
7）.基板有MEMS加速度计芯片的一侧与管壳底部之间采用硬胶10保护灌封，感受加速度；
8）. 基板另一面有处理电路一测与盖板之间用软胶8保护灌封，起到缓冲作用；
9）.管壳1及盖板2采用平行封焊形成基于Fanout技术制造侵彻测量用加速度值记录装置。

Claims (2)

1.基于扇出技术制造侵彻测量用加速度值记录装置，包括以下组成部分：
1）.金属管壳（1）及其盖板（2），金属管壳中设有基板（14）将金属管壳内腔分为两个空间；
2）.基于扇出技术，将放大器裸芯片（4）、滤波器裸芯片、处理器裸芯片（6）、电源管理电路裸芯片、存储器裸芯片，通过多芯片集成工艺集成在塑封成型体（7）内形成处理电路，处理电路一侧的布线层（3）裸露在塑封成型体的一侧面，布线层中相应的连线通过对应的BGA球（5）引出，并与基板上相对盖板一面上的线路对应连接；
3）.MEMS加速度计（11）通过倒装方式粘接在基板（14）上相对管壳底部的一面上，并通过BGA球（5）将MEMS加速度计与基板上相对管壳底部的一面的线路进行连接；
4）.基板两面BGA球焊接部位的空间采用填充材料（13）进行底部填充；
5）.粘接在基板（14）上的MEMS加速度计另一面使用绝缘胶（12）粘接至管壳（1）底部；
6）.基板有MEMS加速度计芯片的一侧与管壳底部之间采用硬胶（10）保护灌封，使MEMS加速度计感受加速度；
7）. 基板另一面有处理电路一测与盖板之间用软胶（8）保护灌封，对处理电路起到缓冲保护作用；
8）.管壳（1）及盖板（2）平行封焊形成基于扇出技术制造侵彻测量用加速度值记录装置。
2.根据权利要求1所述的基于扇出技术制造侵彻测量用加速度值记录装置的制备方法，包括以下步骤：
1）.载板（20）选择SOI型硅片，减薄至100微米，用于承载放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片，在载板（20）上涂敷双面粘接剂（21），然后涂敷光刻胶（22）；
2）.利用光刻机对光刻胶（22）刻制一系列开槽（23），将各裸芯片（24）分别粘接在对应
的开槽（23）内，裸芯片功能面朝着载板（20）方向；裸芯片（24）包括放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片；
3）.将贴有裸芯片的载板进行塑封成型，将光刻胶（22）及各裸芯片（24）封装在塑封成型体（7）内，然后从另一面剥离载板（20）；
4）.依据放大器裸芯片、滤波器裸芯片、处理器裸芯片、电源管理电路裸芯片、存储器裸芯片这5个裸芯片上各个PAD位置，从双面粘胶（21）侧使用激光无损切割机激光开制一系列开孔（26），然后使用RDL技术通过对应的开孔（26）对每个裸芯片进行布设连线（27）并形成布线层（3），最后在布线层中开设一系列植球孔（28），每个植球孔（28）中设有BGA球（5）与对应的连线（27）连接，形成处理电路；
5）.对处理电路和MEMS进行组装，包括以下步骤：
（1）.金属管壳（1）中设置基板（14）将金属管壳内腔分为两个空间；
（2）.处理电路一侧的布线层（3）通过对应的BGA球（5）引出并与基板上的线路对应连接；
（3）.MEMS加速度计（11）通过倒装方式粘接在基板（14）另一面上，并通过BGA球（5）将MEMS加速度计与基板上的线路进行连接；
（4）.通过扇出形成与处理电路相关的电阻电容、线缆焊接在基板（14）上；
（5）.基板两面BGA焊接部位的空间采用填充材料（13）进行底部填充；
（6）.粘接在基板（14）上的MEMS加速度计另一面使用绝缘胶（12）粘接至管壳底部；
（7）.基板有MEMS加速度计芯片的一侧与管壳底部之间采用硬胶（10）保护灌封，感受加速度；
（8）.基板另一面有处理电路一测与盖板之间用软胶（8）保护灌封，起到缓冲作用；
（9）.管壳（1）及盖板（2）采用平行封焊形成基于扇出技术制造侵彻测量用加速度值记录装置。
CN202111111193.4A 2021-09-23 2021-09-23 基于扇出技术的侵彻测量用加速度值记录装置 Active CN113823626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111111193.4A CN113823626B (zh) 2021-09-23 2021-09-23 基于扇出技术的侵彻测量用加速度值记录装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111111193.4A CN113823626B (zh) 2021-09-23 2021-09-23 基于扇出技术的侵彻测量用加速度值记录装置

Publications (2)

Publication Number Publication Date
CN113823626A CN113823626A (zh) 2021-12-21
CN113823626B true CN113823626B (zh) 2023-10-31

Family

ID=78921002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111111193.4A Active CN113823626B (zh) 2021-09-23 2021-09-23 基于扇出技术的侵彻测量用加速度值记录装置

Country Status (1)

Country Link
CN (1) CN113823626B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009264820A (ja) * 2008-04-23 2009-11-12 Panasonic Corp 慣性力センサ
EP2763163A2 (en) * 2013-02-01 2014-08-06 Analog Devices, Inc. Double-sided package
CN104502630A (zh) * 2015-01-08 2015-04-08 中国科学院上海微系统与信息技术研究所 单芯片双轴水平光纤加速度传感器及其制备方法
CN105300371A (zh) * 2015-12-02 2016-02-03 北京七维航测科技股份有限公司 抗冲击角速陀螺灌封工艺
CN205452281U (zh) * 2016-03-09 2016-08-10 嘉兴斯达半导体股份有限公司 一种带弹片双层灌胶的功率模块
CN207259144U (zh) * 2017-08-16 2018-04-20 北方电子研究院安徽有限公司 一种倒置装配的mems芯片封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891239B2 (en) * 2002-03-06 2005-05-10 The Charles Stark Draper Laboratory, Inc. Integrated sensor and electronics package
US8278141B2 (en) * 2008-06-11 2012-10-02 Stats Chippac Ltd. Integrated circuit package system with internal stacking module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009264820A (ja) * 2008-04-23 2009-11-12 Panasonic Corp 慣性力センサ
EP2763163A2 (en) * 2013-02-01 2014-08-06 Analog Devices, Inc. Double-sided package
CN104502630A (zh) * 2015-01-08 2015-04-08 中国科学院上海微系统与信息技术研究所 单芯片双轴水平光纤加速度传感器及其制备方法
CN105300371A (zh) * 2015-12-02 2016-02-03 北京七维航测科技股份有限公司 抗冲击角速陀螺灌封工艺
CN205452281U (zh) * 2016-03-09 2016-08-10 嘉兴斯达半导体股份有限公司 一种带弹片双层灌胶的功率模块
CN207259144U (zh) * 2017-08-16 2018-04-20 北方电子研究院安徽有限公司 一种倒置装配的mems芯片封装结构

Also Published As

Publication number Publication date
CN113823626A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
US6982491B1 (en) Sensor semiconductor package and method of manufacturing the same
US7568390B2 (en) Semiconductor acceleration sensor device and method for manufacturing the same
US7145253B1 (en) Encapsulated sensor device
TWI409885B (zh) 具微機電元件之封裝結構及其製法
US9324586B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
US20160159642A1 (en) Stress isolated mems device with asic as cap
US9428380B2 (en) Shielded encapsulating structure and manufacturing method thereof
US20050110156A1 (en) Wafer level packages for chips with sawn edge protection
US20160167949A1 (en) Method of lower profile mems package with stress isolations
CN108592707B (zh) 一种微机电智能安全起爆装置及其制备方法
CN106477512B (zh) 压力传感器及其封装方法
CN103968886A (zh) 一种多自由度微传感器模块及其封装
US20180044170A1 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
US20160090298A1 (en) Packages for stress-sensitive device dies
CN104229730A (zh) Mems装置的封装方法
CN105181230A (zh) 压力传感器及其封装方法
CN105236346A (zh) Mems芯片封装结构及其制作方法
CN106298704A (zh) 一种带热沉和磁屏蔽的mems封装及其制备方法
CN113823626B (zh) 基于扇出技术的侵彻测量用加速度值记录装置
US10315914B2 (en) Reconstructed wafer based devices with embedded environmental sensors and process for making same
CN108275648A (zh) 一种基于硅压阻式的压力传感器封装结构
CN104392969A (zh) 一种多芯片集成电路抗冲击封装结构
CN101852668A (zh) 微机械气压传感器芯片的封装结构及其制备方法
CN104362144B (zh) 胎压监测系统的封装结构及其封装方法
CN207456650U (zh) 压力传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant