CN113820583A - 一种usb otg测试方法 - Google Patents
一种usb otg测试方法 Download PDFInfo
- Publication number
- CN113820583A CN113820583A CN202010564598.2A CN202010564598A CN113820583A CN 113820583 A CN113820583 A CN 113820583A CN 202010564598 A CN202010564598 A CN 202010564598A CN 113820583 A CN113820583 A CN 113820583A
- Authority
- CN
- China
- Prior art keywords
- usb
- chip
- switch
- gpio
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title claims abstract description 7
- 238000012360 testing method Methods 0.000 claims abstract description 52
- 230000008859 change Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 102100033972 Amyloid protein-binding protein 2 Human genes 0.000 claims description 12
- 101000785279 Dictyostelium discoideum Calcium-transporting ATPase PAT1 Proteins 0.000 claims description 12
- 101000779309 Homo sapiens Amyloid protein-binding protein 2 Proteins 0.000 claims description 12
- 101000713296 Homo sapiens Proton-coupled amino acid transporter 1 Proteins 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 7
- 239000000523 sample Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种USB OTG测试方法,所述方法包括以下步骤:S1,将一个GPIO作为一个开关并配成输出口,连接到待测芯片的两根数据线与两个USB连接器之间;S2,所述两个USB连接器分别连接PC机和U盘;S3,通过程序控制由GPIO输出高低电平来决定开关打开的方向;S4,通过GPIO的电平变化,所述开关打到第一位置连接到连个USB连接器中连接PC机的一个;或是打到第二位置连接到两个USB连接器中连接U盘的另一个,完成USB OTG测试。满足了芯片自动化测试的要求,方法简单操作方便。
Description
技术领域
本发明涉及芯片测试技术领域,特别涉及一种USB OTG测试方法。
背景技术
在芯片制作过程中,每一个芯片在出厂前都要进行功能测试,其中芯片要放到系统功能测试板进行功能测试,测试芯片的USB功能时,通常是将USB_D+和USB_D-连接到USBconnector,再通过USB cable与PC机连接,PC机做为host(主设备),芯片做为slave(外设),测试芯片和PC机通讯是否正常来验证芯片的USB功能。如图1所示。
然而,USB OTG设备不管是做host还是slave,传输数据都是用USB_D+和USB_D-这两根差分数据线,上述测试方案是芯片接PC机测试,PC机是host,芯片是slave,测试芯片和PC机通讯,来验证芯片做为slave的功能是否正常。而对于支持USB OTG功能的芯片,还要测试芯片的host功能,需要接一个U盘做为slave,但是芯片测试在系统功能测试机上是自动化测试,不可能人工手动去插入U盘测试,这就导致芯片做为host与slave(比如U盘)的通讯功能在系统功能测试机的自动化测试情况下测不到,无法验证芯片的host功能。
现有技术中的常用术语如下:
USB OTG:USB OTG是USB On-The-Go的缩写,是USB2.0标准的补充。USB设备通讯时一般分为(HOST)主设备(通常是PC机)和从设备(SLAVE),只有当一台HOST与一台SLAVE连接时才能实现数据的传输,两个外设之间的数据交换必须通过HOST(PC机)中转才能完成,效率较低,不大方便。而USB OTG技术可以使手机等USB设备,从传统认知的USB从设备(SLAVE)变为USB主机,例如手机可以和U盘直接连接,把手机中的照片存储到U盘里。同时让支持OTG的USB设备仍然可以作为传统USB设备使用。USB OTG设备就是既能充当主设备(HOST),亦能充当从设备(SLAVE)。
USB_D+,USB_D-:差分数据线,数据通过这两根数据线在设备间传输。
系统功能测试板:测试芯片各种功能的测试板。
系统功能测试机:系统功能测试板固定在测试机上,测试机通过机械手抓取芯片,然后把芯片放进测试板上的socket里进行芯片测试,测试结束后,机械手再从socket里抓取芯片放回tray盘,然后抓取下一颗芯片进行测试。
SOCKET:一种BGA封装芯片测试装置,里面有和芯片锡球数量相同的探针,芯片放到里面,探针一端和芯片的锡球接触,另一端和测试板上的焊盘接触,通过外力下压芯片,芯片的锡球通过探针和测试板的焊盘连接,就相当于芯片焊接到了板子上。
BGA封装:Ball Grid Array Package,球栅阵列封装,是一种芯片封装形式。
DUT:Device–Under–Test的简称,即为接受检测设备。
发明内容
针对上述USB OTG功能测试不完全,提出一种方法在系统功能测试机自动化测试时,解决USB host功能没有测试到的问题。
具体地,本发明提供一种USB OTG测试方法,所述方法包括以下步骤:
S1,将一个GPIO作为一个开关并配成输出口,连接到待测芯片的两根数据线与两个USB连接器之间;
S2,所述两个USB连接器分别连接PC机和U盘;
S3,通过程序模块控制由GPIO输出高低电平来决定开关打开的方向;
S4,通过GPIO的电平变化,所述开关打到第一位置连接到两个USB连接器中连接PC机的一个;或是打到第二位置连接到两个USB连接器中连接U盘的另一个,完成USB OTG测试。
所述的待测芯片的两根数据线为USB_D+,USB_D-两根差分线,将所述的USB_D+,USB_D-两根差分线分别连接到所述开关,所述开关的另一端通过数据线分别与两个USB连接器连接。
所述的步骤S4进一步包括以下步骤:
S4.1,当所述开关打到第一位置时,待测芯片接到第一USB连接器,通过USB数据线与PC机连接,PC机做host,芯片做slave,测试芯片和PC通讯,验证芯片做为slave功能是否正常;
S4.2,当所述开关打到第二位置时,待测芯片接到第二USB连接器,所述的待测芯片的两根数据线USB_D+和USB_D-这两根差分线接到第二USB连接器,U盘插入第二USB连接器,芯片做为host,U盘做为slave,测试芯片和U盘通讯,验证芯片做为host功能是否正常。
所述的开关为单刀双掷开关。
所述步骤S3中所述开关打开的方向是通过控制单刀双掷开关的切换方向确定的。
所述的通过GPIO的电平变化,设置为低电平连接第一位置,高电平连接第二位置;或是高电平连接第一位置,低电平连接第二位置。
所述的程序模块是通过配置两个寄存器实现GPIO电平变化的,这两个寄存器分别是PAT1和PAT0,其中PAT1是0表示GPIO是输出状态,是1表示GPIO是输入状态,PAT0是0表示输出低电平,是1表示输出是高电平;USB测试,程序将寄存器PAT1配置成0,PAT0配置成1,即将GPIO设成输出高电平将开关打到第一位置;或者程序将寄存器PAT1配置成0,PAT0配置成0,即将GPIO设成输出低电平将开关打到第二位置。
由此,本申请的优势在于:通过简单的控制GPIO作为的单刀双掷开关的切换方向即可完成USB OTG做为host和slave两种角色的测试,满足了芯片自动化测试的要求,方法简单操作方便。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,并不构成对本发明的限定。
图1是现有技术中测试芯片的示意图。
图2是本发明方法的流程示意图。
图3是本发明方法步骤S4的具体流程示意图。
图4是应用本发明方法的测试芯片硬件的示意图。
具体实施方式
为了能够更清楚地理解本发明的技术内容及优点,现结合附图对本发明进行进一步的详细说明。
如图2所示,本发明涉及一种USB OTG测试方法,所述方法包括以下步骤:
S1,将一个GPIO作为一个开关并配成输出口,连接到待测芯片的两根数据线与两个USB连接器之间;
S2,所述两个USB连接器分别连接PC机和U盘;
S3,通过程序模块控制由GPIO输出高低电平来决定开关打开的方向;
S4,通过GPIO的电平变化,所述开关打到第一位置连接到两个USB连接器中连接PC机的一个;或是打到第二位置连接到两个USB连接器中连接U盘的另一个,完成USB OTG测试。
其中,步骤S3中所述的程序模块是通过配置两个寄存器实现GPIO电平变化的,这两个寄存器分别是PAT1和PAT0,其中PAT1是0表示GPIO是输出状态,是1表示GPIO是输入状态,PAT0是0表示输出低电平,是1表示输出是高电平;USB测试,程序将寄存器PAT1配置成0,PAT0配置成1,即将GPIO设成输出高电平将开关打到第一位置;或者程序将寄存器PAT1配置成0,PAT0配置成0,即将GPIO设成输出低电平将开关打到第二位置。
如图3所示,步骤S4进一步包括以下步骤:
S4.1,当开关打到第一位置时,待测芯片接到第一USB连接器,通过USB数据线与PC机连接,PC机做host,芯片做slave,测试芯片和PC通讯,验证芯片做为slave功能是否正常;
S4.2,当开关打到第二位置时,待测芯片接到第二USB连接器,USB_D+和USB_D-两根差分线接到第二USB连接器,U盘插入第二USB连接器,芯片做为host,U盘做为slave,测试芯片和U盘通讯,验证芯片做为host功能是否正常。
如图4所示,本技术方案中是在两根数据线到USB连接器之间加一个开关,通过程序将一个GPIO(General Purpose Input/Output pin,通用输入输出引脚)配成输出口,由GPIO输出高低电平来决定开关打开的方向,中间方框部分是两个单刀双掷开关,当开关打到黑色实线开关,USB_D+和USB_D-两根差分线接到第一USB连接器,通过USB数据线与PC机连接,PC机做host,芯片做slave,测试芯片和PC通讯,验证芯片做为slave功能是否正常。芯片的slave功能测试结束后,通过GPIO的电平变化,开关打到黑色虚线开关处,USB_D+和USB_D-两根差分线接到第二USB连接器,U盘插入第二USB连接器里,芯片做为host,U盘做为slave,测试芯片和U盘通讯,验证芯片做为host功能是否正常。本技术方案通过程序控制单刀双掷开关的切换方向完成了USB OTG做为host和slave两种角色的测试,满足了芯片自动化测试的要求。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明实施例可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种USB OTG测试方法,其特征在于,所述方法包括以下步骤:
S1,将一个GPIO作为一个开关并配成输出口,连接到待测芯片的两根数据线与两个USB连接器之间;
S2,所述两个USB连接器分别连接PC机和U盘;
S3,通过程序模块控制由GPIO输出高低电平来决定开关打开的方向;
S4,通过GPIO的电平变化,所述开关打到第一位置连接到两个USB连接器中连接PC机的一个;或是打到第二位置连接到两个USB连接器中连接U盘的另一个,完成USB OTG测试。
2.根据权利要求1所述的一种USB OTG测试方法,其特征在于,
所述的待测芯片的两根数据线为USB_D+,USB_D-两根差分线,将所述的USB_D+,USB_D-两根差分线分别连接到所述开关,所述开关的另一端通过数据线分别与两个USB连接器连接。
3.根据权利要求1所述的一种USB OTG测试方法,其特征在于,所述的步骤S4进一步包括以下步骤:
S4.1,当所述开关打到第一位置时,待测芯片接到第一USB连接器,通过USB数据线与PC机连接,PC机做host,芯片做slave,测试芯片和PC通讯,验证芯片做为slave功能是否正常;
S4.2,当所述开关打到第二位置时,待测芯片接到第二USB连接器,所述的待测芯片的两根数据线USB_D+和USB_D-这两根差分线接到第二USB连接器,U盘插入第二USB连接器,芯片做为host,U盘做为slave,测试芯片和U盘通讯,验证芯片做为host功能是否正常。
4.根据权利要求1所述的一种USB OTG测试方法,其特征在于,所述的开关为单刀双掷开关。
5.根据权利要求4所述的一种USB OTG测试方法,其特征在于,所述步骤S3中所述开关打开的方向是通过控制单刀双掷开关的切换方向确定的。
6.根据权利要求1所述的一种USB OTG测试方法,其特征在于,所述的通过GPIO的电平变化,设置为低电平连接第一位置,高电平连接第二位置;或是高电平连接第一位置,低电平连接第二位置。
7.根据权利要求1所述的一种USB OTG测试方法,其特征在于,所述的程序模块是通过配置两个寄存器实现GPIO电平变化的,这两个寄存器分别是PAT1和PAT0,其中PAT1是0表示GPIO是输出状态,是1表示GPIO是输入状态,PAT0是0表示输出低电平,是1表示输出是高电平;USB测试,程序将寄存器PAT1配置成0,PAT0配置成1,即将GPIO设成输出高电平将开关打到第一位置;或者程序将寄存器PAT1配置成0,PAT0配置成0,即将GPIO设成输出低电平将开关打到第二位置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010564598.2A CN113820583B (zh) | 2020-06-19 | 2020-06-19 | 一种usb otg测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010564598.2A CN113820583B (zh) | 2020-06-19 | 2020-06-19 | 一种usb otg测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113820583A true CN113820583A (zh) | 2021-12-21 |
CN113820583B CN113820583B (zh) | 2024-02-27 |
Family
ID=78924527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010564598.2A Active CN113820583B (zh) | 2020-06-19 | 2020-06-19 | 一种usb otg测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113820583B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285036A (ja) * | 1999-03-30 | 2000-10-13 | Fujitsu Ltd | インタフェース試験装置 |
US6701401B1 (en) * | 2000-07-14 | 2004-03-02 | Inventec Corporation | Method for testing a USB port and the device for the same |
CN203433062U (zh) * | 2013-09-05 | 2014-02-12 | 英华达(上海)科技有限公司 | Usb接口自动测试装置 |
CN103885868A (zh) * | 2014-04-16 | 2014-06-25 | 福州瑞芯微电子有限公司 | 模拟usb热插拔过程的测试系统及装置 |
CN204256725U (zh) * | 2014-09-30 | 2015-04-08 | 联发科技(新加坡)私人有限公司 | 一种检测装置 |
CN106597143A (zh) * | 2016-11-10 | 2017-04-26 | 青岛海信移动通信技术股份有限公司 | 一种测试设备以及测试方法 |
CN107193729A (zh) * | 2017-04-19 | 2017-09-22 | 北京云测信息技术有限公司 | 一种应用程序兼容性测试方法和装置 |
CN206932038U (zh) * | 2017-06-27 | 2018-01-26 | 深圳市明泰电讯有限公司 | 一种dc充电与usb兼容的控制电路及智能终端 |
CN208174340U (zh) * | 2018-05-24 | 2018-11-30 | 潍坊歌尔电子有限公司 | 具有otg功能的便携式电子产品的供电电路及电子产品 |
US20190332152A1 (en) * | 2018-04-26 | 2019-10-31 | Microchip Technology Incorporated | Automatic USB Host Detection and Port Configuration |
-
2020
- 2020-06-19 CN CN202010564598.2A patent/CN113820583B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285036A (ja) * | 1999-03-30 | 2000-10-13 | Fujitsu Ltd | インタフェース試験装置 |
US6701401B1 (en) * | 2000-07-14 | 2004-03-02 | Inventec Corporation | Method for testing a USB port and the device for the same |
CN203433062U (zh) * | 2013-09-05 | 2014-02-12 | 英华达(上海)科技有限公司 | Usb接口自动测试装置 |
CN103885868A (zh) * | 2014-04-16 | 2014-06-25 | 福州瑞芯微电子有限公司 | 模拟usb热插拔过程的测试系统及装置 |
CN204256725U (zh) * | 2014-09-30 | 2015-04-08 | 联发科技(新加坡)私人有限公司 | 一种检测装置 |
CN106597143A (zh) * | 2016-11-10 | 2017-04-26 | 青岛海信移动通信技术股份有限公司 | 一种测试设备以及测试方法 |
CN107193729A (zh) * | 2017-04-19 | 2017-09-22 | 北京云测信息技术有限公司 | 一种应用程序兼容性测试方法和装置 |
CN206932038U (zh) * | 2017-06-27 | 2018-01-26 | 深圳市明泰电讯有限公司 | 一种dc充电与usb兼容的控制电路及智能终端 |
US20190332152A1 (en) * | 2018-04-26 | 2019-10-31 | Microchip Technology Incorporated | Automatic USB Host Detection and Port Configuration |
CN208174340U (zh) * | 2018-05-24 | 2018-11-30 | 潍坊歌尔电子有限公司 | 具有otg功能的便携式电子产品的供电电路及电子产品 |
Non-Patent Citations (2)
Title |
---|
胡鑫杰;: "USB在智能测试中的应用", 电子测试, no. 01, pages 68 - 72 * |
龚跃玲;汪玲彦;: "基于STM32的USBOTG数据通信的实现", 微型机与应用, no. 10, pages 32 - 34 * |
Also Published As
Publication number | Publication date |
---|---|
CN113820583B (zh) | 2024-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108475227B (zh) | 测试功能组件及数据调试方法 | |
WO2016144456A1 (en) | System debug using an all-in-one connector | |
US20040024558A1 (en) | Apparatus and method for a reconfigurable pod interface for use with an emulator unit | |
CN108363577B (zh) | 自动分类下载光模块固件程序的装置 | |
CN109144036B (zh) | 一种基于fpga芯片的机械手模拟测试系统及测试方法 | |
CN109884517B (zh) | 一种待测芯片及测试系统 | |
CN211062033U (zh) | 测试转接器以及测试设备 | |
CN100517257C (zh) | 高速外围部件互连总线接口测试装置 | |
CN110619923A (zh) | 一种整合usb2.0和usb3.0通讯芯片的测试电路以及测试架 | |
US5233612A (en) | Test device for an electronic chip | |
US20080021695A1 (en) | ROM emulator and ROM testing method using the same | |
CN103116512A (zh) | 一种cpld固件升级的方法 | |
CN113820583B (zh) | 一种usb otg测试方法 | |
CN212256292U (zh) | 一种检验芯片功能是否正常的检测装置 | |
CN213813918U (zh) | 一种用于USB Type-C从机接口测试的自动化测试系统 | |
TWI709851B (zh) | Usb連接埠測試系統及動態測試usb連接埠之方法 | |
CN104102561A (zh) | 通用序列总线测试装置 | |
TW202007997A (zh) | 半導體積體電路測試系統及其半導體積體電路測試裝置 | |
CN115658398A (zh) | 硬盘接口通道测试装置及其测试方法 | |
CN112181753B (zh) | 调试方法、系统及可读存储介质 | |
US8346498B2 (en) | Programmable device testing | |
CN115237094A (zh) | 一种测试装置和测试设备 | |
CN106406154B (zh) | 侦错系统及其控制方法 | |
CN211375588U (zh) | 一种多调试接口切换电路 | |
CN113949654A (zh) | 一种用于m.2接口的测试治具及其使用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |