CN113809024A - 带盖微电子器件封装以及相关系统、装置和制造方法 - Google Patents

带盖微电子器件封装以及相关系统、装置和制造方法 Download PDF

Info

Publication number
CN113809024A
CN113809024A CN202110646112.4A CN202110646112A CN113809024A CN 113809024 A CN113809024 A CN 113809024A CN 202110646112 A CN202110646112 A CN 202110646112A CN 113809024 A CN113809024 A CN 113809024A
Authority
CN
China
Prior art keywords
fill
lid
microelectronic device
dielectric material
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110646112.4A
Other languages
English (en)
Other versions
CN113809024B (zh
Inventor
曲小鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113809024A publication Critical patent/CN113809024A/zh
Application granted granted Critical
Publication of CN113809024B publication Critical patent/CN113809024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请涉及带盖微电子器件封装以及相关系统、装置和制造方法。微电子器件封装可以包括耦合到衬底的一或多个半导体管芯。所述微电子器件封装可以进一步包括耦合到所述衬底的盖，所述盖限定在所述一或多个半导体管芯上方和周围的体积。所述微电子器件封装可以进一步包括基本上填充围绕所述半导体管芯限定的所述体积的导热介质填充材料。

Description

带盖微电子器件封装以及相关系统、装置和制造方法
优先权
本申请要求于2020年6月16日提交的美国专利申请序列第16/902,390号的申请日的权益，该申请为“带盖微电子器件封装以及相关系统、装置和制造方法(LIDDEDMICROELECTRONIC DEVICE PACKAGES AND RELATED SYSTEMS,APPARATUS,AND METHODS OFMANUFACTURE)”。
技术领域
本公开的实施例涉及微电子器件封装。具体地，一些实施例涉及带盖微电子器件封装、包括带盖微电子器件封装的系统，以及相关的装置和制造方法。
背景技术
微电子器件通常用于消费电子产品，诸如手机、平板电脑、计算机、笔记本电脑等，以及服务器以及汽车和工业应用中。随着消费电子产品制造商继续生产更小且更薄版本的消费电子产品，同时要求更高的性能和提高的电路密度，这些微电子器件的封装也变得更小且更薄以适应这些要求。包括高功率组件的微电子器件封装，例如逻辑器件、微处理器器件、图形处理器单元(GPU)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)，可能会产生有害于封装的微电子器件运行以及封装的物理完整性的热量。随着电路密度的增加和形状因子的减小以及性能的提高，散热的难度也随之增加，而针对该问题的解决方案变得更加棘手。
发明内容
本公开的实施例可以包括一种微电子器件。微电子器件可以包括位于衬底上方的一或多个半导体管芯。微电子器件可以进一步包括在一或多个半导体管芯上方延伸的盖，该盖将一或多个半导体管芯包封在盖与衬底之间，并在一或多个半导体管芯与盖之间限定体积。盖可包括至少一个填充孔和至少一个排气孔。微电子器件还可以包括至少一种填充介质材料，该填充介质材料基本上填充一或多个半导体管芯与盖之间的体积。
本公开的另一个实施例可以包括一种制造微电子器件的方法。该方法可以包括将半导体管芯的堆叠定位在衬底上方。该方法可以进一步包括将盖固定在半导体管芯的堆叠的上方。盖可包括至少一个填充孔和至少一个排气孔。该方法还可以包括通过至少一个填充孔将填充介质材料插入到盖与衬底之间的体积中。该方法可以进一步包括通过至少一个排气孔用填充介质材料置换体积内的气体。该方法还可以包括固化填充介质材料。该方法可以进一步包括密封至少一个排气孔和至少一个填充孔。
本公开的另一个实施例可以包括一种电子系统。该系统可以包括微电子器件封装。微电子器件封装可以包括位于衬底上方的高功率半导体管芯。微电子器件封装可以进一步包括位于高功率半导体管芯上方的盖。盖可以基本上将高功率半导体管芯包封在盖与衬底之间，并且在高功率半导体管芯与盖之间限定空间。该系统可以进一步包括基本上填充高功率半导体管芯与盖之间的空间的导热填充介质材料。
本公开的另一个实施例可以包括一种带盖微电子器件封装。器件封装可以包括电耦合到衬底的管芯堆叠。器件封装可以进一步包括耦合到衬底的盖，该盖限定位于管芯堆叠上方和周围的体积。器件封装还可以包括基本上填充该体积的导热填充介质材料。
附图说明
尽管说明书以特别指出并明确要求保护本公开的实施例的权利要求作为结尾，但是当结合附图阅读时，根据本公开的实施例的以下描述，可以更容易地确定本公开的实施例的优点，其中：
图1示出了示例性带盖封装的示意性剖视图；
图2和3示出了大体上与图1的示意图相对应的实际带盖封装的内部的各部分的显微图像；
图4示出了根据本公开的实施例的带盖封装的剖视图；
图5示出了根据本公开的实施例的图4的带盖封装的剖视图；
图6示出了根据本公开的实施例的图4和5的带盖封装的剖视图；
图7示出了根据本公开的实施例的图4和5的带盖封装的剖视图；
图8A和8B示出了根据本公开的实施例的图4至7的带盖封装的顶视图；
图9示出了根据本公开的实施例的带盖封装的剖视图；
图10示出了根据本公开的实施例的图9的带盖封装的剖视图；
图11示出了根据本公开的实施例的图9和10的带盖封装的剖视图；
图12A和12B示出了根据本公开的实施例的图9至11的带盖封装的顶视图；
图13示出了根据本公开的实施例的相对于填充介质材料的热导率的管芯温度的图形表示；
图14示出了表示根据本公开的实施例的制造带盖封装的方法的流程图表示；并且
图15和16示出了根据本公开的实施例的系统图。
具体实施方式
本文呈现的例示并不意味着是任何特定微电子器件或其组件的实际视图，而仅仅是用于描述例示性实施例的理想化表示。附图未必按比例绘制。
如本文所使用的，参考给定参数的术语“基本上”是指并且在一定程度上包括本领域技术人员应理解的给定参数、特性或条件以很小的变化程度满足，例如在可接受的制造公差范围内。例如，基本满足的参数可以是至少约90％满足、至少约95％满足、至少约99％满足，或甚至至少约100％满足。
如本文中所使用的，诸如“第一”、“第二”、“顶部”、“底部”等的关系术语通常是为了清楚和方便理解本公开和附图而使用，并且不意味着或不依赖于任何特定偏好、方向或顺序，除非上下文中另有明确说明。
如本文所使用的，术语“和/或”是指并且包括一或多个相关联的所列项目的任何和所有组合。
如本文所使用的，术语“高功率”和“相对较高的功率”在应用于诸如微电子器件(例如，半导体管芯)之类的组件时是相对的而非绝对的术语，这些术语仅表示产生在没有被充分耗散到封装外部的情况下足以损害同一封装中的器件或其他器件或封装本身的操作或完整性的热量的可操作功率密度。在一些情况下，尽管各个组件可能不会表现出这样的功率密度，但多个器件组合在一起可能会产生非期望量的热量，从而需要采取补救措施从封装中耗散出去。
微电子器件封装可以包括高功率组件，例如高功率半导体管芯。在一些实施例中，管芯堆叠可在管芯堆叠中包括一或多个高功率管芯。高功率管芯可能产生一定量的热量损害封装的微电子器件的操作。如果来自高功率管芯的热量没有充分散发，则该热量甚至可能引起封装衬底内与热相关的变形(例如，翘曲)或者甚至封装完整性的丧失，从而引起微电子器件封装的故障。随着微电子器件封装和相关器件(例如，管芯)的形状因子变小，残余热量的影响可能更大。因此，有效地耗散来自高功率组件的热量可以使微电子器件和封装的尺寸减小，可以使更高功率组件或更多的组件被包括在微电子器件封装中，或两者兼具。
本公开的一些实施例可以包括微电子器件封装，该微电子器件封装包括包围微电子器件并且与安装有微电子器件的封装衬底接触的导热(例如，金属)盖。带盖微电子器件封装可以使包封在带盖微电子器件封装内的微电子器件(例如半导体管芯)能够通过盖耗散热量，该盖可以用作散热器。例如，与盖接触的半导体管芯可以将由半导体管芯产生的热量传递到盖，然后盖可以通过热传递将热量耗散到相邻的组件或环境(例如，散热器、外壳等)或流体(例如，空气、冷却液等)。然而，如果带盖封装在微电子器件与盖之间不包括填充介质材料，则封装内的滞留空气是不良的热导体。类似地，常规的介质材料是热绝缘体，诸如通常用于至少部分地将微电子器件的堆叠包围在封装盖下方的环氧树脂模塑料(EMC)。
微电子器件与盖之间的热传递效率的提高可以减少由于过热而导致的带盖微电子器件封装的故障、可以允许更高功率的半导体管芯和/或较小的微电子器件和封装，或两者兼具。
图1示出了示例性带盖封装100的示意性剖视图。带盖封装100可以包括覆盖管芯堆叠104的导热(例如，金属)材料的盖102。可以在衬底112上方制造管芯堆叠104。在一些实施例中，衬底112可以被配置为通过衬底的导电迹线(未示出)将管芯堆叠104电耦合到衬底112的与管芯堆叠104相对的一侧上的一或多个导电元件108(例如，焊料凸块)。导电元件108可以被配置为允许带盖封装100被电耦合到诸如相邻的微电子器件封装、电路板等的相邻组件。
盖102可以通过粘合剂层116(例如，环氧树脂、胶水等)固定至衬底112。在一些实施例中，粘合剂层116可以在盖102与衬底112之间形成密封。例如，粘合剂层116可以包括硅树脂、多硫化物、聚氨酯、聚酰亚胺、聚酯、环氧化物、氰酸酯、烯烃和密封玻璃。
管芯堆叠104可以包括多个管芯。例如，管芯堆叠104可以包括底部管芯114、顶部管芯106和一或多个中间管芯110。管芯堆叠104中的管芯110、106、114中的一或多个可以是产生大量热量的管芯，诸如高功率管芯，例如以逻辑管芯、微处理器管芯、图形处理器单元(GPU)管芯、专用集成电路(ASIC)管芯、现场可编程门阵列(FPGA)管芯的形式。
管芯堆叠104可以通过侧面填充介质材料118和顶部填充介质材料120基本上在其侧面上被封装。在一些实施例中，顶部填充介质材料120可以包括热界面材料(TIM)。可以配制TIM材料以增强从管芯堆叠104到盖102的下侧填充介质的热传递。在一些实施例中，侧面填充介质材料118可以被配制为环氧树脂模塑料(EMC)。当固化时，EMC可以帮助将管芯110、106、114固定在管芯堆叠104中并提供环境保护。在一些情况下，侧面填充介质材料118阻碍在管芯堆叠104与盖102之间的传递，其中侧面填充介质材料118在管芯堆叠104与盖102之间延伸。在固定盖102之前施加侧面填充介质材料118的一般做法可能导致在盖102与侧面填充介质材料118之间限定空隙124。空隙124可以基本上充满流体诸如空气或惰性气体，该气体也可以用作绝缘体，从而基本上限制穿过空隙124在侧面填充介质材料118与盖102之间的热传递。
如图1所示，在固定盖102之前，将侧面填充介质材料118(诸如EMC材料)和顶部填充介质材料120(诸如TIM材料)施加到管芯堆叠104的一般做法还可能在顶部填充介质材料120内产生空隙122(例如，气穴)。顶部填充介质材料120中的空隙122可能减小管芯堆叠104的顶部与盖102的下侧之间的顶部填充介质材料120的接触表面积，从而损害了通过顶部填充介质材料120的热传递效率。效率降低可能导致过多的热量残留在管芯堆叠104中，这可能导致带盖封装100过早失效。
图2和3示出了大体上与示意性示例带盖封装100相对应的实际带盖封装的显微照片，其中相同的组件和材料由相同的附图标记标识。管芯堆叠104可以在侧面被侧面填充介质材料118包围，并且侧面填充介质材料118可以在侧面填充介质材料118与盖102之间限定空隙124。当侧面填充介质材料118和顶部填充介质材料120固化时，在盖102与侧面填充介质材料118和/或顶部填充介质材料120之间可能产生分层302。分层302可以是在盖102与侧面填充介质材料118和/或顶部填充介质材料120之间限定的间隙或空隙。分层302可以填充有气体，诸如可以充当绝缘体的空气，从而基本上限制从侧面填充介质材料118和/或顶部填充介质材料120到盖102的热传递。
在一些情况下，分层302可能影响侧面填充介质材料118的结构完整性。例如，侧面填充介质材料118可以被配置为向管芯堆叠104提供结构支撑。分层302可以大大削弱侧面填充介质材料118与盖102之间的支撑点，从而使得可以削弱由侧面填充介质材料118提供给管芯堆叠104的侧向支撑。
本公开的实施例可以减少在盖102与侧面填充介质材料118、顶部填充介质材料120或两者之间形成的分层或空隙。本公开的实施例可以提高管芯堆叠104与盖102之间的热传递效率和/或减少缺陷，诸如可能限制热传递并损害封装完整性的空隙或分层。因此，本公开的实施例可以使带盖封装中的管芯堆叠能够在较低温度下操作，这可以增加带盖封装的可靠性和/或使用寿命。在一些实施例中，管芯堆叠可以支持更高功率的管芯和/或更多高功率管芯。
本公开的实施例可以包括多个微电子器件。封装的微电子器件可以被配置为位于衬底上方的一或多个半导体管芯。微电子器件可以进一步包括在一或多个半导体管芯上方延伸的盖，该盖将一或多个半导体管芯包封在盖与衬底之间，并在一或多个半导体管芯与盖之间限定体积。盖可以包括至少一个填充孔和至少一个排气孔。微电子器件封装可以进一步包括至少一种填充介质材料，该填充介质材料基本上填充一或多个半导体管芯与盖之间的体积。
本公开的其他实施例可以包括一种带盖微电子器件封装。带盖微电子器件封装可以包括电耦合到衬底的管芯堆叠。带盖微电子器件封装可以进一步包括耦合到衬底的盖，该盖限定位于管芯堆叠上方和周围的体积。带盖微电子器件封装可以进一步包括基本上填充该体积的导热填充介质材料。
图4示出了根据本公开的实施例的带盖封装400的实施例。带盖封装400可以包括电耦合到衬底402的管芯堆叠424。管芯堆叠424可以通过衬底402的导电迹线电耦合到一或多个导电元件404(例如，焊料凸块)。一或多个导电元件404可以被配置为使带盖封装400能够电耦合到相邻的组件，诸如另一微电子器件封装(例如，半导体器件封装等)、电路板等。
管芯堆叠424可以包括多个管芯，诸如底部管芯414、顶部管芯418和一或多个中间管芯416。管芯416、414、418中的一或多个可以被配置为以产生大量热量的方式起作用，诸如高功率管芯。例如，底部管芯414可以是可以产生大量热量的高功率管芯。在一些实施例中，顶部管芯418可以是可以产生大量热量的高功率管芯。在一些实施例中，一或多个中间管芯416可以是高功率管芯。耗散由管芯堆叠424的各个管芯416、414、418产生的热量可以基本上减少热量对管芯堆叠424中的相邻管芯416、414、418的有害影响。例如，有效地耗散由高功率管芯产生的热量可使高功率管芯有效地定位在另一个管芯附近，诸如管芯堆叠424中的存储管芯。在一些实施例中，一或多个中间管芯416可以是高功率管芯，使得高功率管芯可以被布置在两个其他管芯416、414、418之间。
管芯堆叠424可基本上被盖408包围。盖408可以被配置为将管芯堆叠424基本上包封在盖408与衬底402之间。盖408可以通过粘合剂层406固定到衬底402。在一些实施例中，粘合剂层406可以在盖408与衬底402之间形成密封。例如，粘合剂层406可以包括硅树脂、多硫化物、聚氨酯、聚酰亚胺、聚酯、环氧化物、氰酸酯、烯烃和密封玻璃。粘合剂层406可以被配置为基本上防止诸如流体、灰尘等的材料进入和/或离开由盖408包封的空间。
盖408可以在盖408与管芯堆叠424的侧表面之间限定侧面空隙420。盖408还可以在顶部管芯418的顶表面与盖408之间限定顶部空隙422。盖408可以包括布置在管芯堆叠424的相对侧上的第一孔410和第二孔412。例如，第一孔410可以提供通过盖408到达管芯堆叠424的第一侧上的侧面空隙420的路径，并且第二孔412可以提供通过盖408到达管芯堆叠424的第二侧上的侧面空隙420的路径。
图5示出了在填充过程中的带盖封装400。在将盖408固定至衬底402之后，可在填充位置502处将填充介质材料504插入带盖封装400中。例如，填充位置502可以被配置为通过第一孔410插入填充介质材料504。填充介质材料504可以从第一孔410在管芯堆叠424上方并围绕其行进，以基本上填充位于管芯堆叠424的第一侧上的侧面空隙420和位于管芯堆叠424的第二侧上的侧面空隙420以及围绕管芯堆叠在侧面空隙420之间延伸的其他侧面空隙420(未示出)，其中填充介质材料504流经该侧面空隙。填充介质材料504还可以基本上填充顶部管芯418与盖408之间的顶部空隙422。可能存在于侧面空隙420和顶部空隙422中的空气和其他流体可以由填充介质材料504置换，以通过第二孔412离开带盖封装400，从而使得填充介质材料504可以代替侧面空隙420和顶部空隙422中的空气和其他流体。
在一些实施例中，填充介质材料504可以通过盖408的一侧插入到带盖封装400中。例如，填充介质材料504可以在填充位置506处插入(以虚线表示)。填充位置506可以被配置为通过限定在盖408的一侧的侧面孔508(以虚线示出)插入填充介质材料504。在一些实施例中，侧面孔508可以代替第一孔410，使得盖408在限定第一孔410的区域中可以基本上是实心的。填充介质材料504可以在到达第二孔412之前基本上填充侧面空隙420和顶部空隙422。如上所述，填充介质材料504可以基本上置换(例如，排出、推出等)存在于侧面空隙420和/或顶部空隙422中的任何空气和/或其他流体，使得空气和/或其他流体可在填充介质材料504之前通过第二孔412排出。
在一些实施例中，填充介质材料504可以在填充位置506处通过侧面孔508插入带盖封装400中，并且盖408既可以包括第一孔410也可以包括第二孔412。填充介质材料504可以基本上填充侧面空隙420和顶部空隙422。如上所述，填充介质材料504可以基本上置换存在于侧面空隙420和/或顶部空隙422中的任何空气和/或其他流体，使得空气和/或其他流体可以在置换的填充介质材料504之前通过第一孔410和第二孔412排出。
在一些实施例中，可以通过压力注入工艺来插入填充介质材料504。例如，填充介质材料504可以在储器(例如，储罐、压力容器、气缸等)中被加压至高于侧面空隙420和顶部空隙422中的压力的压力。在一些实施例中，填充介质材料504可以由泵(例如，离心泵、往复式泵、活塞和气缸等)、压缩机(例如，往复式压缩机、涡旋式压缩机等)或施加的外部压力来进行加压。加压填充介质材料504可以通过软管、喷嘴、联接器等耦合到第一孔410。较高压力的填充介质材料504可以置换存在于侧面空隙420和顶部空隙422中的空气和/或其他流体和材料，使得在较高压力的填充介质材料504的压力下，空气和/或其他流体和材料被从侧面空隙420和顶部空隙422挤出。
在一些实施例中，可通过减小带盖封装400内的侧面空隙420和顶部空隙422中的压力，从而使得填充介质材料504与侧面空隙420和/或顶部空隙422之间的压力差可以将填充介质材料504从储器通过第一孔410吸引到侧面空隙420和顶部空隙422中，来通过第一孔410吸入填充介质材料504。例如，侧面空隙420和顶部空隙422中的压力可以通过抽吸或真空过程来降低。抽吸或真空可以被配置为从第一孔410和第二孔412中的一个抽吸空气和/或其他流体，使得填充介质材料504可以被抽吸到第一孔410和第二孔412的另一个中。
在一些实施例中，填充介质材料504可以通过毛细作用被吸引穿过第一孔410。例如，第一孔410可以足够小，并且填充介质材料504可以具有被配置为使得填充介质材料504内的内聚力和在填充介质材料504与盖408、管芯堆叠424和/或衬底402之间的粘附力能够推动填充介质材料504穿过第一孔410并围绕管芯堆叠424从而基本上填充侧面空隙420和顶部空隙422的材料特性(例如，润湿性，表面张力等)。
填充介质材料504可以是具有相对低的粘度的材料。例如，填充介质材料504的粘度可以小于约600帕斯卡秒(Ps)，例如小于约100Ps或小于约20Ps。低粘度可使填充介质材料504流经第一孔410和限定在管芯堆叠424与盖408之间的小通道。填充介质材料504的低粘度可允许填充介质材料504利用填充介质材料504与侧面空隙420和/或顶部空隙422之间的较低压力差来基本上填充侧面空隙420和顶部空隙422。在一些实施例中，填充介质材料504的低粘度可以使得用填充介质材料504填充侧面空隙420和顶部空隙422的过程能够在更短的时间内完成。
在一些实施例中，填充介质材料504可以是导热材料。例如，填充介质材料504可以是热界面材料(TIM)。TIM可以是包括导热填充材料的复合材料，诸如氧化铝、氧化镁、氮化铝、氮化硼和金刚石粉末。TIM可以表现出高热导率，诸如大于约5瓦特/米开尔文(W/mK)、大于约10W/mK或大于约15W/mK的热导率。在一些实施例中，填充介质材料504可以是环氧树脂模塑料(EMC)，诸如高k EMC。高k EMC可以具有大于约2W/mK的热导率，诸如大于约4W/mK或大于约10W/mK。
可以用作填充介质材料的TIM/EMC材料的一些非限制性示例包括富士聚合物工业公司(DBA
Figure BDA0003109720330000091
)出售的
Figure BDA0003109720330000092
SPG-20A，其主要营业地点位于新泽西州卡特雷特梅利克大街900号(900 Milik Street,Carteret,New Jersey)；京瓷北美公司
Figure BDA0003109720330000093
销售的KE-G1250FC、KE-G1270M、KE-G1250HT、KE-G1250HT-4系列、KE-G1250HT-U/C/W、KE-G2250HT-U/C/W和KE-G 300系列，其主要营业地点位于加利福尼亚州圣地亚哥巴尔博亚大道8611号(8611 Balboa Ave.,San Diego California)；以及住友电木(Sumitomo Bakelite)有限责任公司出售的EME-A760G，其主要营业地点位于密歇根州诺维市麦哲伦大道套房C 46820号(46820 Magellan Drive Suite C,Novi,Michigan)。
图6示出了填充过程完成之后的带盖封装400。在填充过程之后，填充介质材料504可以基本上填充侧面空隙420和顶部空隙422。例如，除了填充介质材料504以外所有空气和/或流体和材料可以基本上从侧面空隙420和顶部空隙422中去除，使得填充介质材料504可以基本上将管芯堆叠424物理地且热地耦合到盖408。如上所述，盖408可以被配置为用作散热器。例如，盖408可以由高导热材料形成，诸如金属材料(例如，铜、铝等)。在一些实施例中，管芯堆叠424可以通过填充介质材料504由盖408在结构上支撑。
第一孔410和第二孔412可以由相应的塞子602密封。在一些实施例中，塞子602可以由填充介质材料504形成。例如，填充介质材料504可以在诸如加热过程或化学反应过程的固化过程中被固化。固化过程可以使填充介质材料504硬化。硬化的填充介质材料504可以基本上密封第一孔410和第二孔412，使得没有材料可以通过第一孔410或第二孔412进入或离开带盖封装400。
在一些实施例中，可以在填充过程期间将填充介质材料504插入带盖封装400中，直到填充介质材料504的一部分开始通过第二孔412和/或第一孔410离开盖408。填充介质材料504随后可以被固化，使得填充介质材料504硬化，从而使得填充介质材料504的硬化部分在第一孔410和第二孔412处暴露在盖408的顶表面604上方。填充介质材料504的暴露部分可以是塞子602的顶部部分。在一些实施例中，随后可以通过诸如抛光工艺、研磨工艺或湿法蚀刻工艺之类的材料去除工艺来去除塞子602的暴露部分，从而使得盖408的顶表面604呈现为基本平坦的穿过包括第一孔410和第二孔412的区域，以缩小带盖半导体器件封装400的轮廓，这对于移动设备应用是非常期望的。
在一些实施例中，塞子602可以由与填充介质材料504不同的材料形成。例如，塞子602可以由在固化过程之前可固化的材料形成，诸如化学活化的环氧树脂或树脂、焊料材料等。例如，填充过程可以在填充介质材料504通过第一孔410或第二孔412离开之前停止填充介质材料504，从而使得在填充介质材料504的顶表面与盖408的顶表面604之间保留一定空间。然后，第二材料可以被插入到第一孔410和第二孔412中，同时填充介质材料504保持液体。在一些实施例中，第二材料可硬化从而形成塞子602，同时填充介质材料504保持液态。然后，带盖封装400可以经历固化过程以将填充介质材料504固化成硬化或固态。填充介质材料504在固化过程期间的膨胀或收缩可导致塞子602延伸出第一孔410和第二孔412或缩回到第一孔410和第二孔412中。然后可以在诸如研磨、抛光或湿法蚀刻的材料去除工艺中去除塞子602的任何暴露部分。
在一些实施例中，在固化过程之后，塞子602可以由与填充介质材料504不同的材料形成。例如，在填充和固化过程之后，第一孔410和第二孔412的至少一部分可以保持没有填充介质材料504。在固化过程之后，第二材料可以流入第一孔410和第二孔412中，以基本上填充第一孔410和第二孔412。在一些实施例中，塞子602的第二材料可以被配置为化学固化，诸如与引起化学反应的活化剂混合的环氧树脂，从而导致塞子602的第二材料固化。在一些实施例中，在塞子602流入第一孔410和第二孔412中之后，带盖封装400可以经历第二固化过程。
图7示出了带盖封装400的实施例。在一些实施例中，填充介质材料504可以包括多于一种的填充介质材料。例如，在填充过程期间，第一填充介质材料702可以流入侧面空隙420中。在一些实施例中，第一填充介质材料702可以以计量的方式流入侧面空隙420中，直到第一填充介质材料702与顶部管芯418处于基本上相同的水平。例如，如图7所示，第一填充介质材料702可以流入侧面空隙420中，直到第一填充介质材料702的顶表面与顶部管芯418的顶表面处于基本上相同的水平。在一些实施例中，第一填充介质材料702可以流入侧面空隙420中，直到第一填充介质材料702的顶表面与顶部管芯418的底表面处于基本上相同的水平(例如，当顶部管芯418耦合到管芯堆叠424的相邻管芯416时)。在一些实施例中，第一填充介质材料702可以流入侧面空隙420中，直到第一填充介质材料702的顶表面达到管芯堆叠424的高功率管芯的底表面为止。
然后第二填充介质材料704可以流入侧面空隙420和顶部空隙422中第一填充介质材料702上方的剩余空间。在一些实施例中，第一填充介质材料702和第二填充介质材料704可以具有不同的材料特性，诸如不同的热导率、不同的粘度、不同的结构特性等。在一些实施例中，第一填充介质材料702和第二填充介质材料704可以具有不同的成本，诸如不同的材料成本、不同的工艺成本(例如，填充时间、固化时间等)。例如，第一填充介质材料702可以是具有相对较低的热导率并且具有较低的相关成本的材料。相对较低的热导率可能足以耗散来自管芯堆叠424中低功率管芯的热量。如果管芯堆叠424中的高功率管芯是顶部管芯418，则可以使用成本较低的第一填充介质材料702来填充侧面空隙420的大部分，而成本较高的更高热导率的第二填充介质材料704可以仅用于填充侧面空隙420和顶部空隙422的顶部部分。因此，可以通过用较低成本的第一填充介质材料702填充带盖封装400的大部分，同时在带盖封装400必要的区域中使用相对少量的较高成本的第二填充介质材料704来降低填充介质材料504的总成本。
图8A和8B示出了带盖封装400的实施例的进一步变型的顶视图。参照图8A，在一些实施例中，带盖封装400的盖408中的第一孔410和/或第二孔412可以被配置为细长的狭槽。如上所述，第一孔410和第二孔412可以布置在管芯堆叠424的相对侧上。在一些实施例中，第一孔410和/或第二孔412的狭槽可以与管芯堆叠424的侧面基本上平行。在一些实施例中，第一孔410和/或第二孔412的狭槽可以与盖408的侧表面基本上平行。
第一孔410的狭槽可以具有长度802，并且第二孔412的狭槽可以具有长度804。在一些实施例中，第一孔410的长度802和第二孔412的长度804可以基本上相同。在一些实施例中，第一孔410的长度802可以大于第二孔412的长度804。在一些实施例中，第一孔410的长度802可以小于第二孔412的长度804。
第一孔410的狭槽可以具有宽度806，并且第二孔412的狭槽可以具有宽度808。在一些实施例中，第一孔410的宽度806和第二孔412的宽度808可以基本上相同。在一些实施例中，第一孔410的宽度806可以大于第二孔412的宽度808。在一些实施例中，第一孔410的宽度806可以小于第二孔412的宽度808。
第一孔410的长度802和宽度806可以限定第一孔410的面积，并且第二孔412的长度804和宽度808可以限定第二孔412的面积。如上所述，在一些实施例中，第一孔410和第二孔412的面积可以变化，使得在一些实施例中，第一孔410大于第二孔412，在一些实施例中，第一孔410和第二孔412具有基本上相同的尺寸，并且在一些实施例中，第一孔410小于第二孔412。例如，如果填充介质材料504在压力下被插入到第一孔410中，则第一孔410可以具有与第二孔412基本上相同的尺寸或小于第二孔的尺寸，使得通过第二孔412排出的空气和其他流体可以在不导致带盖封装400内的压力显著升高的情况下排出。在一些实施例中，在使用减压来通过第二孔412从带盖封装400中抽出空气和其他流体的情况下，第二孔412可以具有与第一孔410基本相同的尺寸或小于第一孔的尺寸。
在一些实施例中，第一孔410的长度802和第二孔412的长度804可以与管芯堆叠424的平行侧的长度基本上相同。在一些实施例中，相应的第一孔410和第二孔412的长度802和/或长度804可以大于管芯堆叠424的平行侧的长度，从而使得第一孔410和/或第二孔412的端部延伸到管芯堆叠424的侧面之外。
参照图8B，在一些实施例中，第一孔410可以被配置为并包括位于管芯堆叠424的第一侧上的一或多个较小孔，第二孔412可以被配置为并包括位于管芯堆叠424的第二相对侧上的一或多个较小孔。在一些实施例中，第一孔410和/或第二孔412中的较小孔可以是大致圆形的形状，如图8B所示。在一些实施例中，第一孔410和第二孔412中的较小孔可以具有其他形状，诸如卵形、椭圆形、正方形、矩形、三角形、五边形、六边形、八边形等。
在一些实施例中，第一孔410可以包括与第二孔412基本上相同数量的较小孔。在一些实施例中，第一孔410可以包括与第二孔412不同数量的较小孔。例如，第一孔410和第二孔412中的每个的面积可以由与第一孔410和第二孔412中的每个相关联的较小孔的数量来限定。如上所述，一些实施例可以被配置为使得第一孔410中的较小孔大于第二孔412，或者使得第一孔410比第二孔412包括更多的较小孔。在一些实施例中，第一孔410的面积可以与第二孔412基本上相同，或者第一孔410可以包括与第二孔412基本上相同数量的孔。在一些实施例中，第一孔410可以基本上小于第二孔412，或者第一孔410可以包括比第二孔412更少的孔。
在一些实施例中，第一孔410的较小孔的尺寸可以与第二孔412的较小孔的尺寸基本上相同。例如，第一孔410的较小孔的主要尺寸(例如，直径、半径、主轴、长度、宽度、边心距、高度等)可以与第二孔412的较小孔的主要尺寸基本上相同。在一些实施例中，第一孔410的较小孔的面积可以与第二孔412的较小孔的面积不同。在一些实施例中，第一孔410的面积和第二孔412的面积可以由与第一孔410和第二孔412相关联的较小孔的面积和数量限定。
图9示出了在填充过程中的带盖封装900的实施例。带盖封装900可以包括固定至衬底904的盖902。盖902可以将管芯堆叠916包封在盖902与衬底904之间。盖902可以包括侧面孔906和中心孔910。侧面孔906可以位于管芯堆叠916的相对侧上。例如，侧面孔906可以位于管芯堆叠916相对侧上方的盖902的顶部内。中心孔910可以位于管芯堆叠916上方。例如，中心孔910可以位于盖902的基本上在管芯堆叠916上方居中的区域中。
在填充过程期间，填充介质材料908可以在填充位置912处流入带盖封装900中。填充位置912可以邻近中心孔910定位，使得填充介质材料908可以流经中心孔910。存在于限定在管芯堆叠916与盖902之间的空间中的空气和其他流体或材料可以通过填充介质材料908来置换，以通过侧面孔906离开带盖封装900。
填充介质材料908可以通过诸如上述的那些过程流入带盖封装900中。例如，填充介质材料908可以被加压到高于带盖封装900内的压力，带盖封装900内的压力可以减小到低于填充介质材料908的压力的压力，和/或填充介质材料908可以通过毛细作用流经中心孔910。
图10示出了在填充过程期间带盖封装900的另一实施例。在一些实施例中，填充介质材料908可以在第一填充位置1002和第二填充位置1004处流入带盖封装900中。第一填充位置1002和第二填充位置1004可以与侧面孔906基本上对齐，使得填充介质材料908可以流经侧面孔906。当空气和其他流体或材料被填充介质材料908置换时，存在于限定在管芯堆叠916与盖902之间的空间中的空气和其他流体或材料可以通过中心孔910离开带盖封装900。
填充介质材料908可以通过诸如上述的那些过程流入带盖封装900中。例如，填充介质材料908可以被加压到高于带盖封装900内的压力，带盖封装900内的压力可以减小到低于填充介质材料908的压力的压力，和/或填充介质材料908可以通过毛细作用流经侧面孔906。
图11示出了带盖封装900的实施例。在一些实施例中，填充介质材料908可以包括多于一种的填充介质材料。例如，在填充过程期间，第一填充介质材料1102可流入管芯堆叠916与盖902之间的空间中。在一些实施例中，第一填充介质材料908可以流入管芯堆叠916与盖902之间的空间中，直到第一填充介质材料1102与顶部管芯914处于基本上相同的水平。例如，第一填充介质材料1102可以流入管芯堆叠916与盖902之间的空间中，直到第一填充介质材料1102的顶表面与顶部管芯914的顶表面处于基本上相同的水平，如图11所示。在一些实施例中，第一填充介质材料1102可以流入管芯堆叠916与盖902之间的空间中，直到第一填充介质材料1102的顶表面与顶部管芯914的底表面处于基本上相同的水平(例如，当顶部管芯914耦合到管芯堆叠916的相邻管芯时)。在一些实施例中，第一填充介质材料1102可以流入管芯堆叠916与盖902之间的空间中，直到第一填充介质材料1102的顶表面到达管芯堆叠916的高功率管芯的底表面为止。
第二填充介质材料1104可以流入管芯堆叠916与盖902之间的空间中第一填充介质材料1102上方的剩余空间中。在一些实施例中，第一填充介质材料1102和第二填充介质材料1104可以具有不同的材料特性，诸如不同的热导率、不同的粘度、不同的结构特性等。在一些实施例中，第一填充介质材料1102和第二填充介质材料1104可以具有不同的成本，诸如不同的材料成本、不同的工艺成本(例如，填充时间、固化时间等)。例如，第一填充介质材料1102可以是具有较低的热导率并且具有较低的相关成本的材料。较低的热导率可能足以耗散来自管芯堆叠916中低功率管芯的热量。如果管芯堆叠916中的高功率管芯是顶部管芯914，则可以使用成本较低的第一填充介质材料1102来填充管芯堆叠916与盖902之间的空间的大部分的介质，而成本较高的更高热导率的第二填充介质材料1104可以仅用于填充管芯堆叠916与盖902之间的空间的顶部部分的介质。因此，可以通过用较低成本的第一填充介质材料1102填充带盖封装900的大部分，同时在带盖封装900必要的区域中使用相对少量的较高成本的第二填充介质材料1104来降低填充介质材料908的总成本。
在一些实施例中，管芯堆叠916的不同部分可受益于填充介质材料908的不同特性。例如，管芯堆叠916中的若干管芯可能不会产生大量的热量，然而，相同的管芯可能需要支撑以维持与管芯堆叠916的一或多个相邻管芯的可操作连接。管芯堆叠916的顶部管芯914可能产生大量的热量，但是不需要相同量的支撑。第一填充介质材料1102可以被配置为提供更大量的支撑(例如，可以是刚性材料)，但是可以具有相对较低的热导率，而第二填充介质材料1104可以具有相对较高的热导率并且可以具有较低的刚性。
图12A和12B示出了带盖封装900的实施例的顶视图。参照图12A，在一些实施例中，带盖封装900的盖902中的侧面孔906和/或中心孔910可以被配置为细长的狭槽。如上所述，侧面孔906和中心孔910可以布置在管芯堆叠916的相对侧上。在一些实施例中，侧面孔906和/或中心孔910的狭槽可以与管芯堆叠916的侧面基本上平行。在一些实施例中，侧面孔906和/或中心孔910的狭槽可以与盖902的侧表面基本上平行。
侧面孔906的狭槽可以具有长度1202，并且中心孔910的狭槽可以具有长度1204。在一些实施例中，侧面孔906的长度1202和中心孔910的长度1204可以基本上相同。在一些实施例中，侧面孔906的长度1202可以大于中心孔910的长度1204。在一些实施例中，侧面孔906的长度1202可以小于中心孔910的长度1204。
侧面孔906的狭槽可以具有宽度1206，并且中心孔910的狭槽可以具有宽度1208。在一些实施例中，侧面孔906的宽度1206和中心孔910的宽度1208可以基本上相同。在一些实施例中，侧面孔906的宽度1206可以大于中心孔910的宽度1208。在一些实施例中，侧面孔906的宽度1206可以小于中心孔910的宽度1208。
侧面孔906的长度1202和宽度1206可以限定侧面孔906的面积，并且中心孔910的长度1204和宽度1208可以限定中心孔910的大小。如上所述，在一些实施例中，侧面孔906和中心孔910的面积可以变化，使得在一些实施例中，侧面孔906大于中心孔910，在一些实施例中，侧面孔906和中心孔910具有基本上相同的面积，并且在一些实施例中，侧面孔906的面积小于中心孔910。
在一些实施例中，侧面孔906的长度1202和中心孔910的长度1204可以与管芯堆叠916的平行侧的长度基本上相同。在一些实施例中，相应的侧面孔906和中心孔910的长度1202和/或长度1204可以大于管芯堆叠916的平行侧的长度，从而使得侧面孔906和/或中心孔910的端部延伸到管芯堆叠916的侧面之外。
参照图12B，在一些实施例中，侧面孔906和/或中心孔910可以被配置为并且包括围绕管芯堆叠916布置的一或多个较小的孔。在一些实施例中，侧面孔906和/或中心孔910中的较小孔的形状可以是大致圆形的，如图8B所示。在一些实施例中，侧面孔906和中心孔910中的较小孔可以具有其他形状，诸如卵形、椭圆形、正方形、矩形、三角形、五边形、六边形、八边形等。
在一些实施例中，中心孔910可以仅包括单个孔，并且侧面孔906可以包括围绕管芯堆叠916布置的多个孔。例如，侧面孔906可以包括围绕管芯堆叠916布置的多个等距间隔的孔。在一些实施例中，侧面孔906可以包括与管芯堆叠916的侧面基本上平行对齐的多个孔。
在一些实施例中，侧面孔906的较小孔的面积可以与中心孔910的一或多个孔的面积基本上相同。例如，侧面孔906的较小孔的主要尺寸(例如，直径、半径、主轴、长度、宽度、边心距、高度等)可以与中心孔910的较小孔的主要尺寸基本上相同。在一些实施例中，侧面孔906的孔的面积可以与中心孔910的一或多个孔的面积不同。在一些实施例中，侧面孔906的面积和中心孔910的面积可以由与侧面孔906和中心孔910相关联的较小孔的面积和数量限定。
在所有前述实施例中，可以调整和定制用于将填充介质材料引入本公开的带盖微电子器件封装的内部的各种孔的面积、形状和位置，以针对封装的各种微电子器件的不同配置、面积和组装方式确保基本上完成用填充介质材料对内部的填充，以及基本上完成从封装内部排出可能会导致空隙或分层的空气或其他气体。
图13示出了曲线图1300，其表示基于管芯堆叠104、424、916与盖102、408、902之间的空间中的材料的热导率，带盖封装100、400、900的不同组件的温度。封装温度1302在垂直轴上示出，并且材料1304的热导率在水平轴上示出。在曲线图1300上示出了两种不同类型的管芯的温度。动态随机存取存储器管芯(DRAM管芯1308)的温度以虚线示出，而相对较高功率的管芯1306(例如，控制器管芯或NAN闪存管芯)的温度以实线示出。
如果管芯堆叠104、424、916之间的空间是空隙(例如，基本上没有填充介质材料504或908)，则该空间可以基本上充满空气。空气的热导率可能非常低或基本上为零。如果该空间基本上被热导率比空气高的填充介质材料504或908填充，则可以降低管芯的温度，如曲线图1300所示。如果该空间基本上被热导率至少为5W/mK的填充介质材料504或908填充，则高功率管芯1306和DRAM管芯1308的温度可以下降约7摄氏度。
用具有比空气更高的热导率的填充介质材料504或908填充管芯堆叠104、424、916与盖102、408、902之间的空间可以降低管芯堆叠104、424、916的工作温度。降低管芯堆叠104、424、916的工作温度可以延长相关器件的工作寿命、降低相关器件过热的可能性，和/或减少热损坏，诸如翘曲、连接断开等。
本公开的一些实施例可以包括一种制造微电子器件封装的方法。该方法可以包括将半导体管芯的堆叠定位在衬底上方。该方法可以进一步包括将盖固定在半导体管芯的堆叠的上方，该盖包含至少一个填充孔和至少一个排气孔。该方法还可以包括通过至少一个填充孔将填充介质材料插入到盖与衬底之间的体积中。该方法可以进一步包括通过至少一个排气孔用填充介质材料置换体积内的气体。该方法还可以包括固化填充介质材料。该方法可以进一步包括密封至少一个排气孔和至少一个填充孔。
图14示出了表示制造带盖封装1400的方法的流程图，另外参见图1至12。可以在动作1402中组装管芯堆叠。在一些实施例中，管芯堆叠可以电耦合到衬底。衬底可以被配置为通过诸如焊料凸块、螺柱、柱、销等的连接元件将管芯堆叠电耦合到相邻的组件。管芯堆叠可以包括存储器管芯(例如，DRAM管芯)，以及一或多个高功率管芯，例如逻辑控制器、微处理器等。
在动作1404中，可将盖固定在管芯堆叠上方。盖可以通过粘合剂层固定到衬底。粘合剂层可以被配置为在盖与衬底之间形成密封。盖可以围绕管芯堆叠包封一定体积。所包封的体积可以由管芯堆叠与盖之间的空间限定。盖可以包括穿过盖的一或多个孔。
在动作1406中，填充材料可以通过一或多个孔流入盖与管芯堆叠之间的体积中。如上所述，填充材料可以是TIM材料或EMC材料。填充材料可以具有至少高于空气的热导率。在一些实施例中，填充材料可以在压力下流经孔。例如，可以诸如通过泵、压缩机、加压罐等对填充材料加压。在一些实施例中，可以诸如通过抽吸或真空过程从而使得空间内的压力小于填充材料的压力来降低管芯堆叠与盖之间的体积内部的压力。在一些实施例中，管芯堆叠与盖之间的孔和/或空间的尺寸可以被设定成使得填充材料可以通过毛细过程流经孔并围绕管芯堆叠流动。
存在于管芯堆叠与盖之间的空间中的空气和/或其他流体和材料可被填充材料置换。当空气和/或其他流体和材料被置换时，它们可通过盖中的一或多个孔从管芯堆叠与盖之间的体积中离开(例如，逸出、排出等)。
当空气和/或其他流体和材料从管芯堆叠与盖之间的体积排出时，在动作1408中，填充材料可以基本上填充全部体积。填充材料可以是具有低粘度的材料，使得填充材料可以基本上填充管芯堆叠与盖之间的全部体积。空气和/或其他流体和材料都可以基本上全部通过一或多个孔离开该体积，使得基本上所有的空气和/或其他流体和材料都基本上被填充材料代替。
一旦管芯堆叠与盖之间的空间基本上被填充材料填充，则在动作1410中可以固化填充材料。固化过程可以改变填充材料的状态，诸如从液体到固体。例如，固化过程可以包括被配置为固化填充材料的加热过程。在一些实施例中，固化过程可以包括化学过程，该化学过程被配置为引起填充材料中的化学反应从而导致填充材料的固化。例如，填充材料可以在填充材料流动到带盖封装中的填充过程之前或期间与诸如硬化剂的活性成分混合。活性成分可以导致填充材料通过化学反应硬化。在一些实施例中，可以通过加热来活化活性成分，使得加热过程可以引起活性成分产生化学反应，从而导致填充材料的固化和硬化。
在动作1412中，盖中的一或多个孔可以被密封。在一些实施例中，填充材料可以在填充过程期间基本上填充一或多个孔。固化过程可以使一或多个孔中的填充材料硬化，从而用硬化的填充材料有效地密封一或多个孔。在一些实施例中，可以使用单独的材料来密封孔。例如，可以将被配置为密封一或多个孔的预制塞子插入一或多个孔中。在一些实施例中，在填充材料流经一或多个孔之后，另一种材料可以流入一或多个孔。在一些实施例中，另一种材料可以被配置为在固化过程期间硬化。在一些实施例中，另一种材料可以被配置为在固化过程之前硬化。在一些实施例中，另一中材料可以在固化过程之后流入一或多个孔中，并且可以被配置为自固化或在单独的固化过程中固化。
本公开的一些实施例可以包括一种电子系统。该电子系统可以包括微电子器件封装，该微电子器件封装包括位于衬底上方的高功率半导体管芯。微电子器件封装可以进一步包括位于高功率半导体管芯上方的盖，该盖基本上将高功率半导体管芯封装在盖与衬底之间并且在高功率半导体管芯与盖之间限定体积。微电子器件还可以包括基本上填充半导体管芯与盖之间的空间的导热填充介质材料。
根据本公开的实施例形成的微电子器件封装可以用于本公开的电子系统的实施例中。例如，图13是根据本公开的实施例的电子系统1500的框图。电子系统1500可以包含例如计算机或计算机硬件组件、服务器或其他联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或具有蜂窝功能的平板电脑(例如
Figure BDA0003109720330000181
或
Figure BDA0003109720330000182
平板电脑)、电子书、导航设备等。电子系统1500包括至少一个存储器器件1502。至少一个存储器器件1502可以包括例如根据本公开的实施例的一或多个微电子器件封装。
电子系统1500可以进一步包括至少一个电子信号处理器器件1504(通常称为“微处理器”)。电子信号处理器器件1504可以包括根据本公开的实施例的一或多个微电子器件封装。电子系统1500可以进一步包括一或多个输入器件1506，以用于由用户将信息输入到电子系统1500中，诸如，例如鼠标或其他定点器件、键盘、触摸板、按钮或控制面板。电子系统1500可以进一步包括一或多个输出器件1508，以用于向用户输出信息(例如，视觉或音频输出)，诸如，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入器件1506和输出器件1508可以包含单个触摸屏器件，该触摸屏器件既可以用于向电子系统1500输入信息，也可以用于向用户输出视觉信息。输入器件1506和输出器件1508可以与存储器器件1502和电子信号处理器器件1504中的一或多个电通信。前述器件中的至少一些器件可安装到一或多个衬底，例如，中介层、母板或其他电路板。在一些实施例中，处理器器件1504、输入器件1506和/或输出器件1508可以包括根据本公开的实施例的一或多个微电子器件。
参照图16，描绘了基于处理器的系统1600。基于处理器的系统1600可以包括多种微电子组件，包括根据本公开的实施例的微电子器件。基于处理器的系统1600可以是多种类型中的任何一种，诸如计算机、寻呼机、蜂窝电话、个人备忘记事本、控制电路或其他电子设备。基于处理器的系统1600可以包括一或多个处理器1602，诸如微处理器，以控制对基于处理器的系统1600中的系统功能和请求的处理。基于处理器的系统1600的处理器1602以及一些或所有其他子组件可以包括根据本公开的实施例的一或多个微电子器件。
基于处理器的系统1600可以包括与处理器1602可操作地通信的电源1606。例如，如果基于处理器的系统1600是便携式系统，则电源1606可包括燃料电池、功率清除设备、永久电池、可更换电池和可充电电池中的一或多种。电源1606还可以包括AC适配器；因此，例如，基于处理器的系统1600可以插入壁装电源插座。电源1606还可以包括DC适配器，使得基于处理器的系统1600可插入例如汽车点烟器或汽车电源端口。
根据基于处理器的系统1600执行的功能，各种其他组件可以耦合到处理器1602。例如，用户接口1604可以耦合到处理器1602。用户接口1604可以包括输入器件，诸如按钮、开关、键盘、光笔、鼠标、数字化仪和手写笔、触摸屏、语音识别系统、麦克风或其组合。显示器1608也可以耦合到处理器1602。显示器1608可以包括LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，RF子系统/基带处理器1610也可以耦合到处理器1602。RF子系统/基带处理器1610可以包括耦合到RF接收器和RF发射器(未示出)的天线。通信端口1612或多于一个的通信端口1612也可以耦合到处理器1602。通信端口1612可以适于耦合到一或多个外围器件1614，诸如调制解调器、打印机、计算机、扫描仪或照相机，或者耦合到诸如局域网、远程区域网、内联网、互联网之类的网络。
处理器1602可以通过实现存储在存储器中的软件程序来控制基于处理器的系统1600。例如，软件程序可以包括操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器1602以存储并促进各种程序的执行。例如，处理器1602可以耦合到系统存储器1616，系统存储器可以包括自旋转矩传递磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器和其他已知的存储器类型中的一或多种。系统存储器1616可以包括易失性存储器、非易失性存储器或其组合。系统存储器1616通常较大，使得其可以存储动态加载的应用程序和数据。在一些实施例中，系统存储器1616可以包括一或多个微电子组件，包括根据本公开的实施例的微电子器件封装。
处理器1602也可以耦合到非易失性存储器1618，这并不意味着系统存储器1616必须是易失性的。非易失性存储器1618可以包括STT-MRAM、MRAM、只读存储器(ROM)(诸如EPROM、电阻性只读存储器(RROM))以及要结合系统存储器1616使用的闪存存储器中的一或多种。非易失性存储器1618的尺寸通常被选择为正好足够大以存储任何必要的操作系统、应用程序和固定数据。另外，例如，非易失性存储器1618可以包括诸如磁盘驱动器存储器之类的高容量存储器，诸如包括电阻存储器或其他类型的非易失性固态存储器的混合驱动器。非易失性存储器1618可以包括微电子组件，包括根据本公开的实施例的微电子器件封装。
本公开的实施例可以改善带盖微电子器件的散热。改善带盖微电子器件的散热可以延长带盖微电子器件的使用寿命。改善带盖微电子器件的散热可以基本上防止由于过热引起的过早失效。改善带盖微电子器件的散热可以进一步使得能够使用相对较高功率的管芯和/或允许较小的相对较高功率的管芯。
相对较高功率的管芯和/或较小的较高功率的管芯或管芯堆叠可以使得能够减小微电子组件的尺寸。减小微电子组件的尺寸可以允许减小相关联的电子器件封装或包含电子器件封装的系统的尺寸。在一些实施例中，减小高功率组件的尺寸可以使较小的电子器件封装能够表现出提高的存储能力、处理速度等。
本公开的非限制性实施例可以包括：
实施例1：一种微电子器件，包含：位于衬底上方的一或多个半导体管芯；在所述一或多个半导体管芯上方延伸的盖，所述盖将所述一或多个半导体管芯包封在所述盖与所述衬底之间，并在所述一或多个半导体管芯与所述盖之间限定体积；所述盖包含至少一个填充孔和至少一个排气孔；以及至少一种填充介质材料，所述填充介质材料基本上填充所述一或多个半导体管芯与所述盖之间的所述体积。
实施例2：根据实施例1所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔中的至少一者包含穿过所述盖的狭槽。
实施例3：根据实施例2所述的微电子器件，其中所述狭槽被布置成基本上平行于所述一或多个半导体管芯的侧面。
实施例4：根据实施例1至3中任一项所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔位于所述盖的顶部部分中并且靠近所述一或多个半导体管芯的相对侧。
实施例5：根据实施例1至4中任一项所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔中的至少一者限定在所述盖的顶部部分中，并且位于所述一或多个半导体管芯的中央部分上方。
实施例6：根据实施例5所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔中的另一者限定在所述盖的所述顶部部分中，并且位于所述一或多个半导体管芯的侧面上方。
实施例7：根据实施例1至6中任一项所述的微电子器件，其中所述至少一种填充介质材料包含热界面材料(TIM)。
实施例8：根据实施例1至7中任一项所述的微电子器件，其中所述至少一种填充介质材料包含环氧树脂模塑料(EMC)。
实施例9：根据实施例1至8中任一项所述的微电子器件，其中所述一或多个半导体管芯被配置成管芯堆叠。
实施例10：根据实施例1至9中任一项所述的微电子器件，其中所述一或多个半导体管芯包括高功率半导体管芯。
实施例11：根据实施例1至10中任一项所述的微电子器件，其中所述至少一种填充介质材料包含具有大于约5W/mK的热导率的材料。
实施例12：一种制造微电子器件的方法，包含：将半导体管芯的堆叠定位在衬底上方；将盖固定在所述半导体管芯的堆叠的上方，所述盖包含至少一个填充孔和至少一个排气孔；通过所述至少一个填充孔将填充介质材料插入所述盖与所述衬底之间的体积中；通过所述至少一个排气孔用所述填充介质材料置换所述体积内的气体；固化所述填充介质材料；以及密封所述至少一个排气孔和所述至少一个填充孔。
实施例13：根据实施例12所述的方法，其中密封所述至少一个排气孔和所述至少一个填充孔包含：固化所述至少一个排气孔和所述至少一个填充孔中的所述填充介质材料。
实施例14：根据实施例12或13中任一项所述的方法，其中插入所述填充介质材料包含：插入所述填充介质材料至少直到所述填充介质材料开始通过所述至少一个排气孔离开所述盖。
实施例15：根据实施例12至14中任一项所述的方法，其中插入所述填充介质材料包含：用所述填充介质材料基本上填充所述盖与所述半导体管芯的堆叠之间的空间。
实施例16：根据实施例12至15中任一项所述的方法，其中插入所述填充介质材料包含：将所述填充介质材料加压至比所述体积内的压力更高的压力，或者将所述体积内的压力降低至低于外部压力，以将所述填充介质材料吸入所述体积。
实施例17：一种电子系统，包含：微电子器件封装，所述微电子器件封装包含：位于衬底上方的高功率半导体管芯；位于所述高功率半导体管芯上方的盖，所述盖基本上将所述高功率半导体管芯包封在所述盖与所述衬底之间，并且在所述高功率半导体管芯与所述盖之间限定空间；以及导热填充介质材料，所述导热填充介质材料基本上填充所述高功率半导体管芯与所述盖之间的所述空间。
实施例18：根据实施例17所述的电子系统，其中所述导热填充介质材料具有大于5W/mK的热导率。
实施例19：根据实施例17或18中任一项所述的电子系统，其中所述微电子器件封装包含管芯堆叠，所述管芯堆叠包含所述高功率半导体管芯。
实施例20：根据实施例17至19中任一项所述的电子系统，其中所述衬底被配置为将所述高功率半导体管芯电耦合到所述电子系统的另一组件。
实施例21：根据实施例17至20中任一项所述的电子系统，其中所述导热填充介质材料位于所述空间内，以将所述高功率半导体管芯热耦合到所述盖。
实施例22：一种带盖微电子器件封装，包含：电耦合到衬底的管芯堆叠；耦合到所述衬底的盖，所述盖限定位于所述管芯堆叠上方和周围的体积；以及基本上填充所述体积的导热填充介质材料。
实施例23：根据实施例22所述的带盖微电子器件封装，其中所述盖包含填充孔和排气孔。
实施例24：根据实施例23所述的带盖微电子器件封装，其中所述填充孔和所述排气孔基本上由所述导热填充介质材料密封。
实施例25：根据实施例22至24中任一项所述的带盖微电子器件封装，其中所述管芯堆叠包含至少一个相对高功率的管芯。
以上描述并在附图中示出的本公开的实施例不限制本公开的范围，本公开的范围由所附权利要求书及其合法等同物的范围所涵盖。任何等同的实施例都在本公开的范围内。实际上，除了本文中示出和描述的那些之外，根据说明书，本公开的各种修改，诸如所描述的元件的另选的有用组合，对于本领域技术人员将变得显而易见。此类修改和实施例也落入所附权利要求书和等同物的范围内。

Claims (25)

1.一种微电子器件，包含：
位于衬底上方的一或多个半导体管芯；
在所述一或多个半导体管芯上方延伸的盖，所述盖将所述一或多个半导体管芯包封在所述盖与所述衬底之间，并在所述一或多个半导体管芯与所述盖之间限定体积；
所述盖包含至少一个填充孔和至少一个排气孔；以及
至少一种填充介质材料，所述填充介质材料基本上填充所述一或多个半导体管芯与所述盖之间的所述体积。
2.根据权利要求1所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔中的至少一者包含穿过所述盖的狭槽。
3.根据权利要求2所述的微电子器件，其中所述狭槽被布置成基本上平行于所述一或多个半导体管芯的侧面。
4.根据权利要求1所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔位于所述盖的顶部部分中并且靠近所述一或多个半导体管芯的相对侧。
5.根据权利要求1所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔中的至少一者限定在所述盖的顶部部分中，并且位于所述一或多个半导体管芯的中央部分上方。
6.根据权利要求5所述的微电子器件，其中所述至少一个填充孔和所述至少一个排气孔中的另一者限定在所述盖的所述顶部部分中，并且位于所述一或多个半导体管芯的侧面上方。
7.根据权利要求1至6中任一项所述的微电子器件，其中所述至少一种填充介质材料包含热界面材料TIM。
8.根据权利要求1至6中任一项所述的微电子器件，其中所述至少一种填充介质材料包含环氧树脂模塑料EMC。
9.根据权利要求1至6中任一项所述的微电子器件，其中所述一或多个半导体管芯被配置成管芯堆叠。
10.根据权利要求1至6中任一项所述的微电子器件，其中所述一或多个半导体管芯包括高功率半导体管芯。
11.根据权利要求1至6中任一项所述的微电子器件，其中所述至少一种填充介质材料包含具有大于约5W/mK的热导率的材料。
12.一种制造微电子器件的方法，包含：
将半导体管芯的堆叠定位在衬底上方；
将盖固定在所述半导体管芯的堆叠的上方，所述盖包含至少一个填充孔和至少一个排气孔；
通过所述至少一个填充孔将填充介质材料插入所述盖与所述衬底之间的体积中；
通过所述至少一个排气孔用所述填充介质材料置换所述体积内的气体；
固化所述填充介质材料；以及
密封所述至少一个排气孔和所述至少一个填充孔。
13.根据权利要求12所述的方法，其中密封所述至少一个排气孔和所述至少一个填充孔包含：固化所述至少一个排气孔和所述至少一个填充孔中的所述填充介质材料。
14.根据权利要求12所述的方法，其中插入所述填充介质材料包含：插入所述填充介质材料至少直到所述填充介质材料开始通过所述至少一个排气孔离开所述盖。
15.根据权利要求12所述的方法，其中插入所述填充介质材料包含：用所述填充介质材料基本上填充所述盖与所述半导体管芯的堆叠之间的空间。
16.根据权利要求12至15中任一项所述的方法，其中插入所述填充介质材料包含：将所述填充介质材料加压至比所述体积内的压力更高的压力，或者将所述体积内的压力降低至低于外部压力，以将所述填充介质材料吸入所述体积。
17.一种电子系统，包含：
微电子器件封装，所述微电子器件封装包含：
位于衬底上方的高功率半导体管芯；
位于所述高功率半导体管芯上方的盖，所述盖基本上将所述高功率半导体管芯包封在所述盖与所述衬底之间，并且在所述高功率半导体管芯与所述盖之间限定空间；以及
导热填充介质材料，所述导热填充介质材料基本上填充所述高功率半导体管芯与所述盖之间的所述空间。
18.根据权利要求17所述的电子系统，其中所述导热填充介质材料具有大于5W/mK的热导率。
19.根据权利要求17所述的电子系统，其中所述微电子器件封装包含管芯堆叠，所述管芯堆叠包含所述高功率半导体管芯。
20.根据权利要求17至19中任一项所述的电子系统，其中所述衬底被配置为将所述高功率半导体管芯电耦合到所述电子系统的另一组件。
21.根据权利要求17至19中任一项所述的电子系统，其中所述导热填充介质材料位于所述空间内，以将所述高功率半导体管芯热耦合到所述盖。
22.一种带盖微电子器件封装，包含：
电耦合到衬底的管芯堆叠；
耦合到所述衬底的盖，所述盖限定位于所述管芯堆叠上方和周围的体积；以及
基本上填充所述体积的导热填充介质材料。
23.根据权利要求22所述的带盖微电子器件封装，其中所述盖包含填充孔和排气孔。
24.根据权利要求23所述的带盖微电子器件封装，其中所述填充孔和所述排气孔基本上由所述导热填充介质材料密封。
25.根据权利要求22至24中任一项所述的带盖微电子器件封装，其中所述管芯堆叠包含至少一个相对高功率的管芯。
CN202110646112.4A 2020-06-16 2021-06-10 带盖微电子器件封装以及相关系统、装置和制造方法 Active CN113809024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/902,390 US11348857B2 (en) 2020-06-16 2020-06-16 Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
US16/902,390 2020-06-16

Publications (2)

Publication Number Publication Date
CN113809024A true CN113809024A (zh) 2021-12-17
CN113809024B CN113809024B (zh) 2023-03-28

Family

ID=78825878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110646112.4A Active CN113809024B (zh) 2020-06-16 2021-06-10 带盖微电子器件封装以及相关系统、装置和制造方法

Country Status (2)

Country Link
US (2) US11348857B2 (zh)
CN (1) CN113809024B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
US20220052667A1 (en) * 2020-08-14 2022-02-17 Qorvo Us, Inc. Electronic device with solder interconnect and multiple material encapsulant

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224953A1 (en) * 2004-03-19 2005-10-13 Lee Michael K L Heat spreader lid cavity filled with cured molding compound
US20160111350A1 (en) * 2013-03-08 2016-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Cooling Packaged Semiconductor Devices
CN106489202A (zh) * 2014-07-14 2017-03-08 美光科技公司 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
US20170358556A1 (en) * 2016-06-13 2017-12-14 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
CN109637939A (zh) * 2017-10-09 2019-04-16 中芯国际集成电路制造(上海)有限公司 半导体封装模具、半导体器件及半导体器件的封装方法
CN109690761A (zh) * 2016-10-19 2019-04-26 美光科技公司 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
CN110034027A (zh) * 2018-01-10 2019-07-19 英特尔公司 具有改善的热管理的堆叠管芯架构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US7242088B2 (en) 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
US6525420B2 (en) 2001-01-30 2003-02-25 Thermal Corp. Semiconductor package with lid heat spreader
US6617683B2 (en) 2001-09-28 2003-09-09 Intel Corporation Thermal performance in flip chip/integral heat spreader packages using low modulus thermal interface material
KR100447867B1 (ko) * 2001-10-05 2004-09-08 삼성전자주식회사 반도체 패키지
KR100446290B1 (ko) * 2001-11-03 2004-09-01 삼성전자주식회사 댐을 포함하는 반도체 패키지 및 그 제조방법
US7394659B2 (en) 2004-11-19 2008-07-01 International Business Machines Corporation Apparatus and methods for cooling semiconductor integrated circuit package structures
US7755184B2 (en) 2004-12-03 2010-07-13 Chris Macris Liquid metal thermal interface material system
US7510108B2 (en) 2005-07-26 2009-03-31 Delphi Technologies, Inc. Method of making an electronic assembly
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
TWI338939B (en) * 2007-08-15 2011-03-11 Via Tech Inc Package module and electronic device
US8921994B2 (en) 2012-09-14 2014-12-30 Freescale Semiconductor, Inc. Thermally enhanced package with lid heat spreader
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9401315B1 (en) 2015-03-26 2016-07-26 Globalfoundries Inc. Thermal hot spot cooling for semiconductor devices
US10049896B2 (en) 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US11222868B2 (en) * 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US11348857B2 (en) * 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050224953A1 (en) * 2004-03-19 2005-10-13 Lee Michael K L Heat spreader lid cavity filled with cured molding compound
US20160111350A1 (en) * 2013-03-08 2016-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of Cooling Packaged Semiconductor Devices
CN106489202A (zh) * 2014-07-14 2017-03-08 美光科技公司 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
US20170358556A1 (en) * 2016-06-13 2017-12-14 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
CN109690761A (zh) * 2016-10-19 2019-04-26 美光科技公司 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
CN109637939A (zh) * 2017-10-09 2019-04-16 中芯国际集成电路制造(上海)有限公司 半导体封装模具、半导体器件及半导体器件的封装方法
CN110034027A (zh) * 2018-01-10 2019-07-19 英特尔公司 具有改善的热管理的堆叠管芯架构

Also Published As

Publication number Publication date
US20210391235A1 (en) 2021-12-16
US20220293486A1 (en) 2022-09-15
CN113809024B (zh) 2023-03-28
US11348857B2 (en) 2022-05-31

Similar Documents

Publication Publication Date Title
US20220293486A1 (en) Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture
TWI744262B (zh) 半導體封裝體及其形成方法以及計算系統
US11832419B2 (en) Full package vapor chamber with IHS
US10937738B2 (en) Semiconductor package and method of manufacturing the same
TWI623973B (zh) 具有倒角角隅之微電子晶粒
JP2019528564A (ja) 電子デバイスのための熱貯留能力を備える多層熱放散デバイス
US11721607B2 (en) Integrated circuit assemblies having metal foam structures
US20210125896A1 (en) Filled liquid metal thermal interface materials
KR20160113301A (ko) 전자 디바이스용 다층 열 방산 장치
JP6273028B2 (ja) 高密度モールド貫通配線を形成するための方法
TW201726350A (zh) 半導體封裝製造用的成型裝置以及使用該裝置成型半導體 封裝的方法
US12048123B2 (en) Heat dissipation device having shielding/containment extensions
US20230253288A1 (en) Immersion cooling for integrated circuit devices
US20210118756A1 (en) Hybrid interposer of glass and silicon to reduce thermal crosstalk
US20200219789A1 (en) Thermal management solutions for integrated circuit assemblies using phase change materials
WO2021126319A1 (en) Thermally conductive slugs/active dies to improve cooling of stacked bottom dies
US20210249326A1 (en) Heat dissipation devices having thermal interface material containment structures
EP4016610A2 (en) Immersion cooling for integrated circuit devices
TWI730010B (zh) 用以微型化系統級封裝的被動組件之預模鑄主動積體電路
WO2019112582A1 (en) A heat dissipation structure for an integrated circuit package
US20230137684A1 (en) Boiling enhancement for two-phase immersion cooling of integrated circuit devices
US11670561B2 (en) 3D buildup of thermally conductive layers to resolve die height differences
US20200294886A1 (en) Thermal management solutions using self-healing polymeric thermal interface materials
EP4009352A1 (en) Underfilled integrated circuit assembly with substrate having opening therein and method of underfilling an integrate circuit assembly
US11842944B2 (en) IC assemblies including die perimeter frames suitable for containing thermal interface materials

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant