CN113808910A - 刻蚀腔室中原位类原子层沉积方法 - Google Patents

刻蚀腔室中原位类原子层沉积方法 Download PDF

Info

Publication number
CN113808910A
CN113808910A CN202010531529.1A CN202010531529A CN113808910A CN 113808910 A CN113808910 A CN 113808910A CN 202010531529 A CN202010531529 A CN 202010531529A CN 113808910 A CN113808910 A CN 113808910A
Authority
CN
China
Prior art keywords
layer
manufacturing
deposition
deposited
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010531529.1A
Other languages
English (en)
Inventor
黄元泰
慎寿范
项金娟
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010531529.1A priority Critical patent/CN113808910A/zh
Publication of CN113808910A publication Critical patent/CN113808910A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请涉及半导体结构的制造方法，具体是一种非共形的类原子层沉积方法，包括：在半导体衬底上提供待沉积的表面；采用循环供给反应前驱体的类原子层沉积方法在所述待沉积表面形成与所述待沉积表面非共形的沉积层。本申请中非共形的类原子层沉积方法适用于任何对刻蚀选择比高的应用环境，以沉积保护层对目标层形成保护，以变相提高目标层的刻蚀选择比。

Description

刻蚀腔室中原位类原子层沉积方法
技术领域
本申请涉及半导体器件的制造方法，特别是一种在刻蚀腔室中(In-Situ)进行的原位类原子层沉积(ALD-Like)方法，尤其是用于氧化物沉积的刻蚀腔室中进行的原位类原子层沉积方法。
背景技术
在半导体器件的制造过程中，在被蚀刻层上形成规定的图案的掩模，通过刻蚀，将该掩模的图案转印到被刻蚀层。作为掩模，例如使用利用光刻技术形成的光刻胶(抗蚀剂)掩模。因此，形成于被刻蚀层的图案的极限尺寸，受到利用光刻技术形成的光刻胶(抗蚀剂)掩模的分辨率的极限的影响。
近年来，随着半导体器件的微小化、高集成化，对使用比ArF/KrF准分子激光的波长短的EUV(Extreme Ultra-Violet)光刻技术进行了研究。使用EUV的光刻与使用ArF/KrF准分子激光光刻相比，能够在抗蚀剂掩模形成更微小的图案，例如在使用EUV的光刻中，能够进行线宽10nm以下的图形的加工。
然而，在形成抗蚀剂掩模的图案时，如果抗蚀剂掩模的厚度与图案尺寸的比值在3以上时，会产生图案倒塌等的不良状况。因此，抗蚀剂掩模的厚度对图案尺寸的比值需要在3以下。因此，随着半导体器件的微小化进展，要求抗蚀剂掩模的厚度也要随之减薄，例如在10nm级中，抗蚀剂掩模的厚度为30nm以下。
同时，当对被蚀刻层进行刻蚀时，抗蚀剂掩模的一部分也会难以避免地被蚀刻，当抗蚀剂掩模的厚度较厚时，这部分无法避免、不期望的刻蚀并不会产生明显的不良影响，但是在应用EUV的光刻技术的更微小的尺寸级别中，如前所述，要求抗蚀剂掩模的厚度不断变薄，则这种不期望的刻蚀损失则可能导致，在被蚀刻层形成预定的图案之前，抗蚀剂掩模可能就已经不能维持自身的图案而无法有效发挥掩模作用，从而造成刻蚀后的被刻蚀层的图案的尺寸精度降低。基于以上问题，需要在应用例如EUV的光刻技术等微小尺寸级别中，进一步地提高抗蚀剂掩模的刻蚀选择性和/或为抗蚀剂掩模设置保护层(Passivation)，以尽量减少对抗蚀剂掩模不期望的刻蚀。
发明内容
本申请的目的是通过以下技术方案实现的：
根据一个或多个实施例，本申请公开了一种非共形的类原子层沉积方法，包括：
在半导体衬底上提供待沉积的表面；
采用循环供给反应前驱体的类原子层沉积方法在所述待沉积表面形成与所述待沉积表面非共形的沉积层。
本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者，部分特征和优点可以从说明书中推知或毫无疑义地确定，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-图b是本申请实施方式中图形化光刻胶层的形成示意图；
图2a-图2d是本申请实施方式中原位类原子层沉积工艺一个周期的工序示意图。
具体实施方式
下文将参照附图更完全地描述本申请，在附图中显示本申请的实施例。然而，本申请不局限于在这里阐述的实施例。相反地，提供这些实施例以便彻底地并完全地说明，并完全地将本申请的范围传达给本领域的技术人员。在附图中，为了清楚起见可能夸大了层和区域的厚度。全文中相同的数字标识相同的元件。如这里所使用的，术语“和/或”包括相关所列项目的一个或多个的任何和所有组合。
这里所使用的术语仅仅是为了详细的描述实施例而不是想要限制本申请。如这里所使用的，除非本文清楚地指出外，否则单数形式“一”、“该”和“所述”等也包括复数形式。还应当理解的是说明书中使用的术语“包括”说明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他的特征、整体、步骤、操作、元件、部件、和/或其组合的存在或者增加。
应该理解当将一元件例如层、区域或者衬底称为“在另一个元件上”或者延伸“到另一个元件之上”时，可以是直接在另一个元件上或者直接延伸到另一个元件之上或者存在中间元件。相反地，当将一元件称为“直接在另一个元件上”或者“直接延伸到另一个元件之上”，则就不存在中间元件。也应当理解的是当将一种元件称为“连接”或者“耦合”至另一个元件时，可以是直接地连接或者耦合到另一个元件或者存在中间元件。相反地，当将一种元件称为“直接连接”或者“直接耦合”至另一个元件时，就不存在中间元件。
应该理解，尽管这里可以使用术语第一、第二等等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不受这些术语的限制。这些术语仅仅用于将一个元件、组件、区域、层或者部分与另一个元件、组件、区域、层或者部分区分开。因而，在不脱离本申请精神的情况下，可以将下文论述的第一元件、组件、区域、层或者部分称作第二元件、组件、区域、层或者部分。
而且，相对术语，例如“下面”或者“底部”和“上面”或者“顶端”在这里用于描述如附图中展示的一个元件与另一个元件的关系。应该理解相对术语除了包括附图中所述的方向外还包括器件的不同方向。例如，如果翻转图中的器件，则被描述为在另一元件的下边的元件变为在另一个元件的上边。因此示范性术语“下面”根据图的具体方向包括“下面”和“上面”两个方向。同样地，如果翻转一个图中的装置，描述为“在其他的元件下面”或者“在其他的元件之下”的元件定向为在其它元件上方。因此，示范性术语“在下面”或者“在...之下”包括上面和下面两个方向。
这里参照示意性说明本申请的理想化实施例的横截面图(和/或平面图)来描述本申请的实施例。同样地，可以预计会存在因例如制造工艺和/或容差而导致的与示意图形状的偏离。因而，不将本申请的实施例认为是对这里说明的区域的具体形状的限制，而是包括由例如制造导致的形状的偏差。例如，说明为或者描述为矩形的蚀刻区域典型地具有圆的或者曲线特征。因而，图中说明的区域本质上是示意性的，它们的形状不表示装置区域的精确的形状也不限制本申请的范围。
除非另有限定，这里使用的全部术语(包括技术和科学名词)与本申请所属领域的普通技术人员通常所理解的具有同样的意义。还应当理解的是术语，例如在常用词典中定义的术语应当被解释为与相关技术的文献中的意义相协调，除非这里清楚地限定外，不解释为理想化或者过分形式意义。本领域的技术人员应当理解，对邻近另一部件配置的结构或功能部件的引用可能具有重叠或者在另一部件之下的部分。
本申请公开了一种半导体结构的制造方法，可以适用于EUV光刻技术等任何适宜的半导体制造方法，特别是可以应用在刻蚀过程中对选择比要求苛刻的例如DRAM、FLASH等半导体的制造方法中，用来对抗蚀剂掩模(光刻胶层)形成保护以保证其刻蚀的选择性。以下的实施例以利用光刻胶(PR)来刻蚀硬掩模(BARC/SiON)的制造方法中的在光刻胶(PR)表面形成氧化物沉积保护层为例，但如前所述，本申请并不限制于此，本申请实施方式的之一，具体的原位类原子层沉积的制程工艺如下：
如图1a所示，本申请实施方式中的示例，可以先提供一种半导体衬底(未图示)，半导体衬底上例如可以有第一掩模层100，牺牲模层200，第二掩模层300和光刻胶层400。半导体衬底可以为任何适宜的衬底，例如普通的Si、SiGe等衬底，含有MOS(Metal OxideSemiconductor)晶体管的电路元件的半导体衬底，半导体基底上例如形成有栅极、源/漏极、位线等功能部件。其中，本实施方式中第一硬掩模层100的材料可以选取为常用的掩模材料例如氮氧化硅(SiON)。其中，本实施方式中形成在第一掩模层100上的牺牲模层200例如可以为用来形成DPT中的芯轴(Mandrel)、接触孔(Contact Hole)等的模层，牺牲模层200的材料例如可以为有机氧化物等。其中，本实施方式中形成在牺牲模层200上的第二掩模层300可以采用常用的掩模材料例如底部抗反射涂层(bottom anti-reflective coating，BARC)氮氧化硅(SiON)。其中，本实施方式中形成在第二掩模层300上的光刻胶层400(Photoresist)可以采用任何光致抗蚀剂材料。
如图1b所示，随后，可以通过EUV光刻工艺，对光刻胶层400进行光刻处理，以得到图形化的光刻胶层400，而在本实施方式中，图形化的光刻胶层400的表面就可以成为待沉积的表面，在本申请的实施方式中，由于EUV光刻工艺中为保证图形化的光刻胶层400不发生倒塌等问题，光刻胶层的涂布厚度很薄，因此在进行后续对第二掩模层300进行刻蚀前，需要先在图形化的光刻胶层400的顶面沉积一层保护层，从而防止光刻胶层在后续刻蚀中被不期望的刻蚀，甚至出现在第二掩模层300形成预定的图案之前，光刻胶层400已经不能维持自身的图案而无法有效发挥掩模作用，从而也使得第二掩模层300无法精确的形成预定的图案。
因此，本申请的实施方式，随后可以在刻蚀腔室(Etching Chamber)内，对图形化光刻胶层400的表面进行原位(In-Situ)类原子层沉积(ALD-Like Deposition)，以在图形化光刻胶层400的顶面形成与图形化光刻胶层400的表面形貌非共形(Non-Conformal)的氧化物保护层(Oxide Passivation)，具体的沉积工序可以如下的详细描述：
首先，如图2a所示，可以进行前驱体吸附工序，在本实施方式中，基于所要形成保护层可以包含氧化硅(SiO2)，因此可以采用将包含SiCl4等含硅卤素气体的前驱体气体和N2、He和/或Ar等惰性气体供给至刻蚀腔室中，并施加RF功率的脉冲，以产生等离子体，从而在图形化光刻胶层400的表面吸附生成聚合物前驱体吸附膜层。在本实施方式中，前驱体吸附工序的处理时间可以在10秒以内。
随后，如图2b所示，可以进行吸附后吹扫工序，在本实施方式中，在吸附工序后，可以通过在预定开度下供给吹扫气体，并随后通过腔体压力调节阀抽出吹扫气体，抽出吹扫气体时，可以将腔体压力调节阀的状态设定为全开的开度，以尽量充分的将前驱体气体随吹扫气体抽出到刻蚀腔室之外。在本实施方式中，吹扫气体可以是Ar气。在本实施方式中，吸附后吹扫工序的处理时间可以在10秒以内。
随后，如图2c所示，可以进行活化工序，在本实施方式中，活化工序，可以是供给N2、He和/或Ar等惰性气体到刻蚀腔室，并施加尽量低偏置功率(Low Bias Powered)的RF功率脉冲，以产生N2、He和/或Ar等惰性气体的等离子体，从而将聚合物前驱体吸附物活化，进而发生化学反应实现对图形化光刻胶层400表面进行氧化物沉积，而尽量低的偏置功率可以获得沉积方向的选择性，从而控制尽量在图形化光刻胶层400的顶面进行水平方向的沉积而不在其侧壁面进行垂直方向的沉积，这样，可以实现在图形化光刻胶层400表面的非共形沉积(Non-conformal)，即本申请类原子沉积得到的沉积层不是像通常的原子层沉积一样在待沉积表面形成厚度均匀的、共形的(Conformal)一个原子层的沉积层，而是仅在图形化光刻胶层400的顶部形成，而图形化光刻胶层400的侧壁和其底部的第二掩模层300的表面都不沉积或者较少沉积。之所控制这样非共形沉积(Non-conformal)的方式，是因为如果形成共形的(Conformal)的保护层，则第二掩模层300的表面也会形成不必要的保护层，则在后续对第二掩模层300进行刻蚀前，需要先回刻掉其表面多余的保护层，而在回刻的过程中，图形化光刻胶层400顶面的保护层也会被不期望的刻蚀掉，从而丧失掉其应有的对图形化光刻胶层400的保护作用，故而，非共形沉积(Non-conformal)的保护层才是真正有效的保护层。在其他的替代方式中，在供给的N2、He和/或Ar等惰性气体中，还可以添加反应性气体，例如可以添加氧气，氧气等反应性气体在随后的活化反应中可以直接参与化学反应从而有助于沉积。在本实施方式中，活化工序的处理时间可以在10秒以内。
随后，如图2d所示，可以进行活化后吹扫工序，在本实施方式中，在活化工序后，可以通过腔体压力调节阀在预定开度下供给吹扫气体，并随后通过腔体压力调节阀抽出吹扫气体，抽出吹扫气体时，可以将腔体压力调节阀的状态设定为全开的开度，以尽量充分的将聚合物前驱体吸附物的活化沉积反应的副产物等杂质随吹扫气体抽出到刻蚀腔室之外。在本实施方式中，吹扫气体可以是Ar气。在本实施方式中，吸附后吹扫工序的处理时间可以在10秒以内。
以上如图2a-图2d所示，便完成了本实施方式中一个周期的类原子层沉积工序，即完成了近一个原子层的沉积。本实施方式中上述只是描述了一个周期的工序情况，而在实际的工艺制程中，通常可以循环重复上述工序一个周期以上，具体是根据对图形化光刻胶层400顶面进行保护的沉积保护层(Passivation)的厚度需要，来设定上述类原子层沉积工序的周期数，例如，可以根据沉积厚度需要，重复1-100个周期的上述工序，直至沉积形成规定厚度的氧化物沉积保护层。
通过本申请的实施方式，可以在刻蚀腔室(Etching Chamber)中直接实施上述类原子层沉积工艺，也即在刻蚀腔室中进行原位类原子层沉积工艺(In-Situ ALD-Like)，而无需专门的沉积处理腔室。同时，本申请的实施方式与通常使用的原子层沉积工艺相比，无需增设BTBAS和BDEAS这些前驱体的储存容器及其压力供应装置，从而可以极大的节省了设备改装等成本。
通过本申请的实施方式，能够有效的获得光刻胶层表面非共形(Non-conformal)的沉积保护层，即仅在光刻胶层顶面有保护层，而在光刻胶层侧壁及其底部的待刻蚀层表面均没有保护层，从而能够充分获得保护，而改善光刻胶层缺少保护时造成的其下部的待刻蚀层被刻蚀后的图形上部出现的凹痕(Notching)等缺陷造成图形精确性的降低，同时保护层的保护也相当于在对待刻蚀层进行刻蚀时，变相提高了光刻胶层与待刻蚀层之间的刻蚀选择比，这自然地可以降低对于光刻胶材料的选择，也即，即便选用与待刻蚀层刻蚀选择比相对较低的材料但可能LER/LWR等其他性能较好的材料，也可以通过保护层的保护而获得高的刻蚀选择比，从而避免了光刻胶层在后续刻蚀中被不期望的刻蚀，甚至出现在待刻蚀层形成预定的图案之前，光刻胶层已经不能维持自身的图案而无法有效发挥掩模作用的情况。
本申请实施方式中以上制程与现有多重图形化制造方法中制备侧墙结构的制程工序，主要在于采用了原子层刻蚀工艺对侧墙层进行了刻蚀，其他并没有显著的不同，均可以采用其他的常规替代方式进行处理。
除了上述实施方式中用于EUV光刻胶层，本申请的制造方法也同样适用于任何对刻蚀选择比高的应用环境，以变相提高目标层的刻蚀选择比的技术问题。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (12)

1.一种非共形的类原子层沉积方法，包括：
在半导体衬底上提供待沉积的表面；
采用循环供给反应前驱体的类原子层沉积方法在所述待沉积表面形成与所述待沉积表面非共形的沉积层。
2.根据权利要求1所述的制造方法，其特征在于：
所述循环供给反应前驱体的类原子层沉积方法的一个循环周期包括以下工序，
前驱体吸附工序；
吸附后吹扫工序；
活化工序；
活化后吹扫工序，
以及，重复进行一次以上的上述循环周期。
3.根据权利要求2所述的制造方法，其特征在于：
重复进行所述循环周期1-100次。
4.根据权利要求1所述的制造方法，其特征在于：
所述沉积层包含氧化物。
5.根据权利要求2-4任意一项所述的制造方法，其特征在于：
前驱体吸附工序中，将SiCl4的前驱体气体和惰性气体供给到处理腔室；进一步的，所述惰性气体包含N2、Ar和He所组成的组中的任意一种或者两种以上的组合。
6.根据权利要求2-4任意一项所述的制造方法，其特征在于：
吸附后吹扫工序和/或活化后吹扫工序包括，
供给吹扫气体；
在腔体压力调节阀全开的状态下，抽出吹扫气体。
7.根据权利要求2-4任意一项所述的制造方法，其特征在于：
活化工序中，添加反应性气体到活化处理气体中；进一步的，所述反应性气体包含O2。
8.根据权利要求2-4任意一项所述的制造方法，其特征在于：
活化工序中，施加尽量低的偏置功率。
9.根据权利要求2-4任意一项所述的制造方法，其特征在于：
所述各个工序的处理时间在10秒以内。
10.根据权利要求1-4任意一项所述的制造方法，其特征在于：
所述非共形的类原子层沉积方法是在刻蚀腔室中进行的原位掺杂。
11.根据权利要求10任意一项所述的制造方法，其特征在于：
在所述刻蚀腔室中进行的刻蚀，需要待刻蚀的表面与所述待沉积的表面具有高的刻蚀选择比。
12.根据权利要求1-4任意一项所述的制造方法，其特征在于：
所述待沉积的表面是图形化的光刻胶层的表面。
CN202010531529.1A 2020-06-11 2020-06-11 刻蚀腔室中原位类原子层沉积方法 Pending CN113808910A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010531529.1A CN113808910A (zh) 2020-06-11 2020-06-11 刻蚀腔室中原位类原子层沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010531529.1A CN113808910A (zh) 2020-06-11 2020-06-11 刻蚀腔室中原位类原子层沉积方法

Publications (1)

Publication Number Publication Date
CN113808910A true CN113808910A (zh) 2021-12-17

Family

ID=78943913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010531529.1A Pending CN113808910A (zh) 2020-06-11 2020-06-11 刻蚀腔室中原位类原子层沉积方法

Country Status (1)

Country Link
CN (1) CN113808910A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026540A1 (en) * 2005-03-15 2007-02-01 Nooten Sebastian E V Method of forming non-conformal layers
US20170221718A1 (en) * 2016-02-03 2017-08-03 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes
CN107039264A (zh) * 2015-12-18 2017-08-11 朗姆研究公司 在图案化结构上的定向沉积
US20190385902A1 (en) * 2018-06-15 2019-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning Methods for Semiconductor Devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070026540A1 (en) * 2005-03-15 2007-02-01 Nooten Sebastian E V Method of forming non-conformal layers
CN107039264A (zh) * 2015-12-18 2017-08-11 朗姆研究公司 在图案化结构上的定向沉积
US20170221718A1 (en) * 2016-02-03 2017-08-03 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes
US20190385902A1 (en) * 2018-06-15 2019-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning Methods for Semiconductor Devices

Similar Documents

Publication Publication Date Title
TWI801673B (zh) 用來蝕刻含碳特徵之方法
TWI527117B (zh) 橫向修整硬遮罩的方法
TWI567488B (zh) 使用嵌段共聚物的定向自組裝之自對準圖案化
US6716570B2 (en) Low temperature resist trimming process
US20070082483A1 (en) Method of etching carbon-containing layer and method of fabricating semiconductor device
US20110183269A1 (en) Methods Of Forming Patterns, And Methods For Trimming Photoresist Features
US20090081879A1 (en) Method for manufacturing semiconductor device
US9059000B2 (en) Methods and structures for protecting one area while processing another area on a chip
KR20090130832A (ko) 탄소계 하드마스크를 이용한 더블 노출 패터닝
US8003540B2 (en) Method for manufacturing semiconductor device
KR20220044075A (ko) 반도체 패터닝 및 형성된 구조
JP2000091318A (ja) 半導体装置の製造方法
US20200098588A1 (en) Dry Ashing by Secondary Excitation
US20090298291A1 (en) Method for forming a pattern of a semiconductor device
CN111627808B (zh) 半导体结构及其形成方法
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
US20060024971A1 (en) Dry etching method using polymer mask selectively formed by CO gas
US7229925B2 (en) Methods of forming a pattern for a semiconductor device
US11227767B2 (en) Critical dimension trimming method designed to minimize line width roughness and line edge roughness
US20120211873A1 (en) Method for forming a pattern and semiconductor device
CN110957262B (zh) 一种半导体结构及通孔的形成方法
US20120276745A1 (en) Method for fabricating hole pattern in semiconductor device
CN113808910A (zh) 刻蚀腔室中原位类原子层沉积方法
US8372714B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JPH0529211A (ja) 多層レジスト法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination