CN113796012A - 低功率电流导引数模转换器 - Google Patents
低功率电流导引数模转换器 Download PDFInfo
- Publication number
- CN113796012A CN113796012A CN202080036111.1A CN202080036111A CN113796012A CN 113796012 A CN113796012 A CN 113796012A CN 202080036111 A CN202080036111 A CN 202080036111A CN 113796012 A CN113796012 A CN 113796012A
- Authority
- CN
- China
- Prior art keywords
- current
- current cell
- signal
- common mode
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000007704 transition Effects 0.000 claims abstract description 23
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 description 25
- 230000005236 sound signal Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 229920005994 diacetyl cellulose Polymers 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
根据一个或多个实施例的系统和方法提供了低功率电流导引数模转换器。在一个示例中,一种设备包括电流单元,该电流单元包括多个开关。设备还包括电流单元控制器,电流单元控制器被配置为选择性地操作多个开关。多个开关被选择性地操作以使电流单元响应于第一数据信号而生成电流信号。多个开关被选择性地操作以在不存在第一数据信号的情况下禁用电流单元。多个开关被选择性地操作以在电流单元接收第一数据信号之前将电流单元转变到共模状态。还提供了相关的系统和方法。
Description
相关申请的交叉引用
本申请要求于2019年5月16日提交的标题为“LOW POWER CURRENT STEERINGDIGITAL-TO-ANALOG CONVERTER”的美国专利申请No. 16/414,600的权益和优先权,所述申请以其整体通过引用并入本文中。
技术领域
根据一个或多个实施例,本公开总体上涉及数字信号处理,并且更特别地例如涉及提高低功率数模转换器的效率。
背景技术
诸如膝上型计算机、平板电脑和智能电话之类的许多现代设备包括数模转换器,以将数字音频信号转换为对应的模拟音频信号。数模转换器通常被实现为高功率高效电流导引数模转换器(DAC),其包括被配置为生成对应的模拟音频信号的多个电流单元。然后可以将模拟音频信号提供给例如放大器输出级以驱动扬声器。存在对降低现代便携式设备的功耗并增加其电池寿命的持续需要。然而,使音频电路(诸如电流导引数模转换器)掉电可能在DAC的输出处产生失真,这导致音频信号质量的劣化。鉴于前述内容,本领域中存在对电流导引DAC的改进的功率效率和性能的持续需要。
发明内容
本文中提供了解决本领域中的各种需要的新颖的电流导引数模转换器系统和方法。在一个或多个实施例中,一种设备包括电流单元,该电流单元包括多个开关。设备还包括电流单元控制器,其被配置为选择性地操作多个开关。多个开关被选择性地操作以使电流单元响应于第一数据信号而生成电流信号。多个开关被选择性地操作以在不存在第一数据信号的情况下禁用电流单元。多个开关被选择性地操作以在电流单元接收第一数据信号之前将电流单元转变到共模状态。还提供了相关的系统和方法。
在一个或多个实施例中,提供了一种操作电流导引数模转换器的方法。该方法包括由电流单元控制器接收第一数据信号。该方法还包括在电流单元接收第一数据信号之前将电流单元转变到共模状态。该方法还包括响应于第一数据信号在电流单元处生成电流信号。该方法还包括在不存在第一数据信号的情况下禁用电流单元。
本公开的范围由权利要求限定,所述权利要求通过引用并入本部分中。通过考虑一个或多个实施例的以下详细描述,将向本领域技术人员提供对本公开的更完整的理解,以及其附加优点的实现。将参考将首先简要描述的附图的附页。
附图说明
参考以下附图和下面的详细描述,可以更好地理解本公开的方面及其优点。应当理解,相同的参考标号用于标识在一个或多个附图中图示的相同元件,其中附图中的示出是出于说明本公开的实施例的目的,而不是出于限制本公开的实施例的目的。附图中的部件不一定按比例,而是将重点放在清楚地说明本公开的原理上。
图1图示了根据本公开的一个或多个实施例的N位电流导引数模转换器的示意图。
图2A-2D图示了根据本公开的一个或多个实施例的电流单元的示意图。
图3图示了根据本公开的一个或多个实施例的示例电流单元切换时序图。
图4是图示根据本公开的一个或多个实施例的用于操作电流导引数模转换器的方法的流程图。
图5图示了根据本公开的一个或多个实施例的包括N位电流导引数模转换器的示例驱动器放大器的框图。
具体实施方式
本公开描述了解决本领域中的各种需要的新颖的电流导引数模转换器系统和方法。例如,本文中公开的电流导引数模转换器可以在各种设备中实现,诸如移动电话、平板电脑、可穿戴设备、收听设备和便携式计算机。
本公开的电流导引DAC可以用于例如将数字音频信号转换为对应的模拟音频信号以用于通过扬声器输出。许多传统的电流导引DAC被实现用于类型A操作,其中所有电流单元在没有数字输入信号的时段期间保持激活。当没有数字输入信号时,可以通过使DAC电流单元掉电来实现功率节省。然而,这种方法增加了DAC输出处失真的可能性,并产生音频信号质量的结果劣化。本文中公开的系统和方法允许在没有音频信号质量的对应劣化的情况下的电流导引DAC的降低的功耗。在各种实施例中,例如,电流导引DAC在种类B放大器驱动器电路中实现。应当理解,本文中公开的电流导引DAC可以在其他类型的驱动器放大器电路中实现,诸如例如种类AB操作和其他数模实现方式。
图1图示了根据本公开的一个或多个实施例的示例性N位电流导引数模转换器100的示意图。在一些实施例中,N位电流导引数模转换器100形成音频放大器电路的部分。如所图示,N位电流导引数模转换器100被实现为差分N位电流导引数模转换器。
如图1中所示,N位电流导引数模转换器100包括电流单元102A-102N、电流单元控制器104A-104N、和延迟元件106A-106N中的每个的多个。在一些实施例中,N位电流导引数模转换器100包括转换电路131,以将电流信号转换成对应差分电压信号Vout。N位电流导引数模转换器100包括多个数模转换器101A-101N,其中数模转换器101A-101N中的每个包括电流单元102A-102N、电流单元控制器104A-104N、和延迟元件106A-106N中的每一个。在这点上,例如,数模转换器101A包括电流单元102A、电流单元控制器104A和延迟元件106A,数模转换器101B包括电流单元102B、电流单元控制器104B和延迟元件106B,以及对于数模转换器101C-101N,以此类推。
在一些实施例中,N位电流导引数模转换器100可实现为32位电流导引数模转换器,其包括32个数模转换器(即,32个电流单元、32个电流单元控制器、以及32个延迟元件)。在这些实施例中,数模转换器101A-101N、电流单元102A-102N、电流单元控制器104A-104N、和延迟元件106A-106N中的每个可以与32位电流导引数模转换器的一个位相关联。应当理解,在其他实施例中,N可以大于或小于32。
数模转换器101A-101N中的每个接收输入数字信号121A-121N中的对应一个。在这点上,例如,数模转换器101A接收输入数字信号121A,数模转换器101B接收输入数字信号121B,等等。应当理解,数模转换器101A-101N中的每个的操作特征是相同的,并且为了简洁起见,描述了数模转换器101A的操作。
数模转换器101A在延迟元件106A处接收输入数字信号121A。延迟元件106A耦合在输入数字信号121A(例如,输入数据信号)与电流单元控制器104A之间,以在电流单元控制器104A处检测到输入数字信号121A之前将输入数字信号121A延迟达一段时间。在这点上,根据由延迟元件106A施加在输入数字信号121A上的延迟,在某个时间在电流单元控制器104A处检测(例如,由电流单元控制器104A接收的)输入数字信号121A。在一些实施例中,延迟元件106A在将延迟的输入数字信号114A(例如,输入数字信号121A的延迟版本)传递到电流单元控制器104A之前将输入数字信号121A延迟达时钟周期(例如,未示出)的至少一个时段。例如,在一些情况下,延迟元件106A可将输入数字信号121A延迟达时钟周期的多于一个时段。在一个或多个时钟周期的延迟之后,延迟元件106A将延迟的输入数字信号114A传递到电流单元控制器104A以用于进一步处理,如本文中所述。
电流单元控制器104A生成控制信号112A,以选择性地操作电流单元102A的多个开关(例如,诸如图2A-2D中所示的电流单元102的开关202-207)。电流单元控制器104A可以基于(例如,响应于接收)输入数字信号121A和/或延迟的输入数字信号114A来生成控制信号112A,如本文中所述。在一些实施例中,电流单元控制器104A使用控制信号112A选择性地操作电流单元102A的多个开关,以使电流单元102A响应于接收到延迟的输入数字信号114A(例如,输入数据信号)而生成电流信号。如图1中所示,电流单元102A-102N以差分电流信号对的形式提供差分电流信号108A-108N和109A-109N。在这点上,电流单元102A生成差分电流信号对108A和109A,并且电流单元102B-102N生成其各自的差分电流信号对108B-N和109B-N。另外,电流单元控制器104A选择性地操作多个开关以在不存在延迟的输入数字信号114A(例如,输入数据信号)的情况下禁用电流单元102A。
输入数字信号121A也在电流单元控制器104A处与在延迟元件106A处接收并行地被接收。在一些实施例中,如本文中所述,当在电流单元控制器104A处接收输入数字信号121A时,电流单元控制器104A选择性地操作多个开关(例如,诸如图2A-2D中所示的电流单元102的开关202-207)以将电流单元102A转变到共模状态。在一些实施例中,共模状态使得电流单元102A接通,并且电流单元102A的电流被限制在电流单元102A内。在这点上,在共模状态中,电流不流动到输出节点Iop和Ion。在这样的电流流动被限制在电流单元102A内的情况下,与电流单元102A相关联的共模电压近似等于转换电路131的共模电压。剩余的电流单元控制器104B-104N生成对应的控制信号112B-112N,以选择性地操作电流单元102B-102N的相应的多个开关。
转换电路131耦合到电流单元102A-102N以从电流单元102A-102N接收电流信号,并将电流信号转换为对应的差分电压信号Vout。在这点上,差分电流信号108A-108N和109A-109N分别在差分放大器132的差分输入端口135和差分输入端口136处求和。电流信号可以是正电流信号、负电流信号或零电流信号(例如,也称为无电流信号)。例如,当电流单元102A处于共模状态中时,电流信号可以是零电流信号。跨差分放大器132的差分输出端口138和差分输出端口139提供电压信号Vout。差分放大器132包括反馈电阻器133和反馈电阻器134,以将电流信号(例如,总差分电流信号108A-108N和109A-109N)转换为电压信号Vout。
图2A-2D图示了根据本公开的一个或多个实施例的示例性电流单元的示意图。特别地,图2A-2D示出了电流单元102的各种状态。在一方面中,电流单元102可以是图1的电流单元102A-102N中的任何一个。电流单元102包括开关202-207、(例如,使用图2A-2D中的p型金属氧化物半导体(PMOS)晶体管210实现的)电流源、和(例如,使用图2A-2D中的n型MOS(NMOS)晶体管212实现的)电流阱(sink)。电流单元控制器控制电流单元102的开关202-207以将电流单元102置于“关断”状态、“1”状态、“-1”状态、或“共模状态”中的一个。例如,在电流单元102是电流单元102A的情况下,电流单元控制器104A控制开关202-207。在这点上,图2A、2B、2C和2D分别示出了电流单元102处于“关断”状态、共模状态、“1”状态、和“-1”状态。“1”状态和“-1”状态可以被称为电流传导状态或“导通”状态。
参考图2A,在“关断”状态中,开关202-207断开,导致没有电流流动到转换电路131的差分输入端口135和差分输入端口136。当电流单元102处于“关断”状态时,将开关202、开关203和开关204连接到PMOS晶体管210的漏极端子的节点近似为Vdd 231。在电压供应节点处提供Vdd 231。在一些实施例中,Vdd 231是提供近似5伏DC的直流(DC)电压源。在其他实施例中,其他DC电压是可能的。将开关205、开关206和开关207连接到NMOS晶体管212的漏极端子的节点近似接地232。这样的节点可以被称为接地节点。输入偏置信号221被施加到PMOS晶体管210的栅极端子,并且输入偏置信号222被施加到NMOS晶体管212的栅极端子。在一方面中,输入偏置信号221和222是在电流单元102的操作期间标称地保持处于恒定电平的模拟偏置信号。在这点上,输入偏置信号221和222保持不变,而不管电流单元102是处于“关断”状态、共模状态、还是“导通”状态。例如,在这点上,在图2A中,即使当输入偏置信号221和222处于其适当的偏置电压时,电流单元102也不生成任何电流。
当电流单元102(例如,电流单元102A-102N中的一个)从“关断”状态转变到电流传导状态中的一个(例如,“1”状态或“-1”状态)时,电流的初始浪涌流动到差分放大器132的差分输入端口135和差分输入端口136中。初始电流浪涌在差分放大器132的差分输出端口138和差分输出端口139处生成失真。减少由电流单元102的状态的改变引起的失真的典型方法涉及在“关断”状态时段期间维持从电流单元102到转换电路131的电流。作为示例,在音频应用中,由于音频信号处理中的高波峰因子,这样的方法通常由于N位电流导引数模转换器100中的增加的功耗而影响效率,其中存在长时段的低信号(例如,其中由于输出幅度低而不需要大多数电流单元)达大约十到一百毫秒,之后接着短时段的高幅度信号(例如,其中需要许多电流单元来构建高幅度信号)。在一个示例中,短时段可以是大约1毫秒。在这些应用中,对于给定的电流单元,在存在被提供给电流单元的输入数字信号(例如,121A为非零的)的短时段期间电流单元的输入数字信号可以被称为是激活的,并且在不存在被提供给电流单元的信号(例如,121A为零)时是非激活的。
图2B图示了电流单元102(例如,102A)的共模状态。在共模状态中,开关203和开关206闭合。开关203和开关206与零分支路径相关联。在这点上,电流单元控制器(例如,104A)接收输入数字信号(例如,121A),并且如果电流单元102处于“关断”状态,则电流单元控制器生成控制信号(例如,112A)以闭合开关203和开关206,从而将电流单元102从关断状态转变到共模状态。共模状态使电流单元102接通并且使电流流动。该电流被限制在电流单元102内。在这点上,在共模状态中,电流不流动到输出节点Iop和Ion。在这样的电流流动被限制在电流单元102内的情况下,与通过电流单元102的零分支路径的电流相关联的共模电压(如图2A-2D中所示)近似等于转换电路(例如,131)的共模电压。电流单元102的共模状态提供近似等同于一个或多个时钟周期的短时间段,使得电流单元102和转换电路的共模电压在从电流单元控制器接收控制信号(例如,在用于闭合开关203和开关206的那些控制信号之后)以将电流单元102转变到导通状态之前近似等同,如图2C和2D中所图示。
图2C和2D图示了电流单元102的导通状态。电流单元控制器(例如,104A)生成控制信号(例如,112A)以闭合开关202和开关207,以使电流单元102生成差分电流信号(例如,108A和109A),以在电流单元102的输出节点Iop和Ion处产生“1”状态。在“1”状态中,电流从与Vdd 231相关联的节点流动通过开关202并流动到输出节点Iop,并且电流从接地232流动通过开关207并流动到输出节点Ion。参考图2D,电流单元控制器(例如,104A)生成控制信号(例如,112A)以闭合开关204和开关205,以使电流单元102生成差分电流信号(例如,108A和109A),以在电流单元102的输出节点Iop和Ion处产生“-1”状态。在“-1”状态中,电流从与Vdd 231相关联的节点流动通过开关204并流动到输出节点Ion,并且电流从接地232流动通过开关205并流动到输出节点Iop。电流单元102是转变到“1”状态还是“-1”状态是基于提供给电流单元102的输入数据信号(例如,音频信号)的值。在一方面中,电流单元控制器104A的控制信号112A共同地表示用于将电流单元102A转变到共模状态的控制信号以及用于将电流单元102A转变到适当的导通状态的控制信号。
图3图示了根据本公开的一个或多个实施例的示例性电流单元切换时序图。图3标识了第一时间段341,其中输入数字信号(例如,121A)处于非激活状态。在第二时间段344中,输入数据信号处于激活状态,其中输入数据信号作为输入数据脉冲信号被接收。当电流单元控制器(例如,104A)接收到输入数字信号(例如,121A)并且如果电流单元102处于“关断”状态时,电流单元控制器生成适于使开关203和开关206闭合以将电流单元102从关断状态转变到共模状态的控制信号(例如,112A)。在时间段344期间,电流单元102处于共模状态。如图3中所示,在由延迟元件(例如,106A)向电流单元控制器提供输入数字信号的延迟版本(例如,延迟的输入数字信号114A)之前,电流单元102处于共模状态。
在时间段344之后,延迟的输入数字信号(例如,114A)从延迟元件106输出并被提供给电流单元控制器,并且电流单元控制器选择性地操作开关202-207以使电流单元102响应于对应于导通状态(例如,“1”或“-1”状态)的延迟的输入数字信号(例如,输入数据脉冲信号)的第一边缘转变而生成电流信号。延迟的输入数字信号的值确定电流单元102是处于“1”状态还是“-1”状态。在时间段342期间,延迟的输入数字信号处于激活状态,并且电流单元102处于导通状态。电流单元控制器响应于对应于关断状态的延迟的输入数字信号(例如,输入数据脉冲信号)的第二边缘转变而选择性地操作开关202-207以禁用电流单元102。在这点上,通过由电流单元控制器对开关202-207的适当控制将电流单元102从导通状态(例如,“1”或“-1”状态)转变到关断状态来禁用(例如,置于禁用状态)电流单元102。第二边缘转变指示延迟的输入数字信号从激活的转变成未激活的。
在时间段345期间,延迟的输入数字信号是未激活状态。在时间段347期间,电流单元102处于关断状态。在时间段348期间,电流单元102处于共模状态。在时间段346期间,延迟的输入数字信号处于激活状态,并且电流单元102处于导通状态(例如,基于延迟的输入数字信号的1状态或-1状态)。视情况而定,电流单元控制器选择性地操作开关202-207以在电流单元102的各种状态之间转变。
图4是图示根据本公开的一个或多个实施例的用于操作电流导引数模转换器的方法400的流程图。方法400开始于步骤401的操作。在一个实施例中,电流单元(例如,102A)从电流单元控制器(例如,104A)接收延迟的输入数字信号(例如,114A),并将对应的电流信号提供给转换电路(例如,131)。例如,转换电路将电流信号转换为电压信号Vout,该电压信号Vout在发送到扬声器之前被传递到放大器以进行放大。
方法400还可以包括确定下一个信号是否是另一个延迟的输入数字信号的操作(步骤402)。如果下一个信号是另一个延迟的输入数字信号,则该方法移动到步骤401。在一些实施例中,如果下一个信号不是另一个延迟的输入数字信号,则方法400移动到步骤403。步骤403可以包括在延迟元件(例如,106A)处不存在输入数字信号的情况下禁用电流单元的操作。在一些实施例中,电流单元控制器选择性地操作电流单元的开关(例如,202-207)以禁用电流单元。
方法400还可以包括确定下一个信号是否是后续延迟的输入数字信号的操作(步骤404)。如果下一个信号不是后续延迟的输入数字信号,则方法400移动保持在步骤404处。如果后续信号是延迟的输入数字信号,则该方法移动到步骤405。步骤405可以包括电流单元控制器接收输入数字信号(例如,121A)的操作,并且如果电流单元处于“关断”状态,则电流单元控制器生成控制信号(例如,112A)以选择性地操作电流单元的开关以使电流单元转变到共模状态。在这点上,电流单元接通并提供限制在电流单元内部的电流流动。与电流单元相关联的共模电压近似等于转换电路共模电压。然后,方法400可以恢复到在电流单元102处接收下一个延迟的输入数字信号114的步骤401。
图5图示了根据本公开的一个或多个实施例的包括N位电流导引数模转换器100的驱动器放大器的示例性框图。如图5中所示,用于驱动扬声器541的电路可以包括N位电流导引数模转换器100和放大器540。在一些实施例中,N位电流导引数模转换器100可以在种类B放大器驱动器电路中操作,其中放大器540是种类B放大器。在其他实施例中,N位电流导引数模转换器可以在种类AB放大器驱动器电路中操作,其中放大器540是种类AB放大器。在一些实施例中,N位电流导引数模转换器100可实现为32位电流导引数模转换器,但在其它实施例中,其它位分辨率电流导引数模转换器是可能的。
在可适用的情况下,由本公开提供的各种实施例可以使用硬件、软件、或硬件和软件的组合来实现。此外,在可适用的情况下,在不脱离本公开的精神的情况下本文中阐述的各种硬件部件和/或软件部件可以组合成包括软件、硬件、和/或两者的复合部件。在可适用的情况下,在不脱离本公开的范围的情况下本文中阐述的各种硬件部件和/或软件部件可以被分成包括软件、硬件、或两者的子部件。另外,在可适用的情况下,预期软件部件可以被实现为硬件部件。在可适用的情况下,本文中所述的各种步骤的排序可以改变、组合成复合步骤、和/或分成子步骤以提供本文中所述的特征。
前述公开不旨在将本公开限制于所公开的精确形式或特定使用领域。因此,预期根据本公开,对本公开的各种替代实施例和/或修改(无论是在本文中明确描述还是暗示)都是可能的。已经如此描述了本公开的实施例,本领域普通技术人员将认识到,在不脱离本公开的范围的情况下可以在形式和细节方面进行改变。因此,本公开仅受权利要求限制。
Claims (20)
1.一种设备,包括:
电流单元,所述电流单元包括多个开关;以及
电流单元控制器,所述电流单元控制器被配置为选择性地操作所述多个开关以:
使所述电流单元响应于第一数据信号而生成电流信号;
在不存在所述第一数据信号的情况下禁用所述电流单元;以及
在所述电流单元接收所述第一数据信号之前将所述电流单元转变到共模状态。
2.根据权利要求1所述的设备,其中所述电流单元还包括耦合到所述多个开关的电流源和/或电流阱。
3.根据权利要求1所述的设备,其中所述第一数据信号包括第一输入数据脉冲信号和第二输入数据脉冲信号,并且其中所述电流单元控制器被配置为选择性地操作所述多个开关以使所述电流单元:
响应于所述第一输入数据脉冲信号的第一边缘转变而生成所述电流信号;
响应于所述第一输入数据脉冲信号的第二边缘转变而禁用所述电流单元;以及
响应于在所述第一输入数据脉冲信号的所述第二边缘转变之后由所述电流单元控制器接收的所述第二输入数据脉冲信号而转变到所述共模状态。
4.根据权利要求1所述的设备,还包括耦合到所述电流单元控制器的延迟元件,其中所述延迟元件被配置为将第二数据信号延迟达一段时间以获得所述第一数据信号。
5.根据权利要求4所述的设备,其中所述电流单元控制器被配置为接收所述第二数据信号,并且如果所述电流单元处于禁用状态,则在所述电流单元接收所述第一数据信号之前使所述电流单元转变到所述共模状态。
6.根据权利要求1所述的设备,还包括耦合到所述电流单元的转换电路,其中所述转换电路被配置为从所述电流单元接收所述电流信号并将所述电流信号转换为对应的电压信号。
7.根据权利要求6所述的设备,其中,在所述共模状态中:
所述电流单元被配置为允许从电压供应节点到接地节点的电流流动,并且
与所述电流单元相关联的共模电压近似等于与所述转换电路相关联的共模电压。
8.根据权利要求1所述的设备,其中所述设备包括N位数模转换器,所述N位数模转换器包括多个对应的电流单元、电流单元控制器、和延迟元件。
9.根据权利要求8所述的设备,其中所述N位数模转换器包括多个数模转换器,并且其中每个数模转换器包括所述电流单元、所述电流单元控制器、和所述延迟元件中的每个中的至少一个。
10.根据权利要求1所述的设备,其中所述设备是电流导引数模转换器。
11.根据权利要求1所述的设备,其中所述多个开关中的每个包括金属氧化物半导体晶体管。
12.一种操作电流导引数模转换器的方法,所述方法包括:
由电流单元控制器接收第一数据信号;
在电流单元接收所述第一数据信号之前将所述电流单元转变到共模状态;
响应于所述第一数据信号在所述电流单元处生成电流信号;以及
在不存在所述第一数据信号的情况下禁用所述电流单元。
13.根据权利要求12所述的方法,其中所述转变包括由所述电流单元控制器选择性地操作所述电流单元的多个开关。
14.根据权利要求12所述的方法,其中所述电流单元还包括耦合到所述多个开关的电流源和/或电流阱。
15.根据权利要求12所述的方法,其中所述第一数据信号包括第一输入数据脉冲信号和第二输入数据脉冲信号,所述方法还包括:
响应于所述输入数据脉冲信号的第一边缘转变而生成所述电流信号;
响应于所述输入数据脉冲信号的第二边缘转变而禁用所述电流单元;以及
响应于在所述第一输入数据脉冲信号的所述第二边缘转变之后由所述电流单元控制器接收的所述第二输入数据脉冲信号而转变到所述共模状态。
16.根据权利要求12所述的方法,还包括由延迟元件将第二数据信号延迟达一段时间以获得所述第一数据信号。
17.根据权利要求16所述的方法,还包括:由所述电流单元控制器接收所述第二数据信号,并且如果所述电流单元处于禁用状态,则由所述电流单元控制器在所述电流单元接收所述第一数据信号之前使所述电流单元转变到所述共模状态。
18.根据权利要求12所述的方法,还包括:
由转换电路接收所述电流信号;以及
由所述转换电路将所述电流信号转换为对应的电压信号。
19.根据权利要求18所述的方法,其中,在所述共模状态中,
所述电流单元允许从电压供应节点到接地节点的电流流动,并且
与所述电流单元相关联的共模电压近似等于与所述转换电路相关联的共模电压。
20.根据权利要求12所述的方法,其中所述电流导引数模转换器包括N位数模转换器,所述N位数模转换器包括多个对应的电流单元、电流单元控制器、和延迟元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/414600 | 2019-05-16 | ||
US16/414,600 US10840927B1 (en) | 2019-05-16 | 2019-05-16 | Low power current steering digital-to-analog converter |
PCT/US2020/033133 WO2020232354A1 (en) | 2019-05-16 | 2020-05-15 | Low power current steering digital-to-analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113796012A true CN113796012A (zh) | 2021-12-14 |
Family
ID=73245182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080036111.1A Pending CN113796012A (zh) | 2019-05-16 | 2020-05-15 | 低功率电流导引数模转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10840927B1 (zh) |
CN (1) | CN113796012A (zh) |
WO (1) | WO2020232354A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11728822B2 (en) * | 2021-06-28 | 2023-08-15 | Qualcomm Incorporated | Digital amplitude tracking current steering digital-to-analog converter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5489902A (en) * | 1994-04-28 | 1996-02-06 | Sierra Semiconductor Corporation | Dynamic power saving video DAC |
US6741195B1 (en) * | 2002-12-11 | 2004-05-25 | Micron Technology, Inc. | Low glitch current steering digital to analog converter and method |
US7994957B2 (en) * | 2009-06-30 | 2011-08-09 | Mediatek Singapore Pte. Ltd. | Current steering digital-to-analog converter |
US8836560B2 (en) * | 2012-12-05 | 2014-09-16 | Maxim Integrated Products, Inc. | Digital to analog converters with adjustable output resolution |
US8872685B2 (en) | 2013-03-15 | 2014-10-28 | Qualcomm Incorporated | Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs |
US9148160B2 (en) * | 2013-08-14 | 2015-09-29 | Maxlinear, Inc. | Dynamic power switching in current-steering DACs |
US9509326B1 (en) | 2015-06-10 | 2016-11-29 | Intel IP Corporation | Apparatus for correcting linearity of a digital-to-analog converter |
US9397676B1 (en) | 2015-09-29 | 2016-07-19 | Analog Devices, Inc. | Low power switching techniques for digital-to-analog converters |
-
2019
- 2019-05-16 US US16/414,600 patent/US10840927B1/en active Active
-
2020
- 2020-05-15 WO PCT/US2020/033133 patent/WO2020232354A1/en active Application Filing
- 2020-05-15 CN CN202080036111.1A patent/CN113796012A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20200366302A1 (en) | 2020-11-19 |
US10840927B1 (en) | 2020-11-17 |
WO2020232354A1 (en) | 2020-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9634666B2 (en) | Push-pull driver, a transmitter, a receiver, a transceiver, an integrated circuit, a method for generating a signal at an output | |
US10972061B2 (en) | Class-D amplifier with multiple independent output stages | |
US7129865B2 (en) | High speed, low power comparator | |
JP2005333465A (ja) | サンプリングスイッチ | |
US20080089532A1 (en) | Circuit and Method of Reducing Pop-up Noise in a Digital Amplifier | |
US20060049853A1 (en) | Voltage comparator circuit | |
US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
US8836560B2 (en) | Digital to analog converters with adjustable output resolution | |
US20110037511A1 (en) | Multiple signal switching circuit, current switching cell circuit, latch circuit, current steering type dac, semiconductor integrated circuit, video device, and communication device | |
JP4759083B2 (ja) | デジタルアナログコンバーター | |
CN113796012A (zh) | 低功率电流导引数模转换器 | |
US10819291B2 (en) | Operational amplifier and control method thereof | |
US20030185409A1 (en) | Noise reduction method | |
CN111328452B (zh) | 用于d类放大器的负载电流感测系统及方法 | |
US7336780B2 (en) | Differential signaling transmission circuit | |
US20190229739A1 (en) | Digital-to-analog conversion circuit | |
US20190166566A1 (en) | Amplifier circuit having controllable output stage | |
US6975100B2 (en) | Circuit arrangement for regulating the duty cycle of electrical signal | |
JP5749137B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
CN114884491A (zh) | 一种比较器电路、芯片和电子设备 | |
JP2012114610A (ja) | 電子回路 | |
US10554216B2 (en) | Current steering structure with improved linearity | |
US10333506B2 (en) | High-speed current comparator suitable for nano-power circuit design | |
JP4268580B2 (ja) | スイッチトキャパシタ回路 | |
US20040189374A1 (en) | Bias voltage generating circuit, amplifier circuit, and pipelined AD converter capable of switching current driving capabilities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |