CN113793897A - 一种随机存储器磁旋存储芯片的制备方法及芯片 - Google Patents
一种随机存储器磁旋存储芯片的制备方法及芯片 Download PDFInfo
- Publication number
- CN113793897A CN113793897A CN202110953401.9A CN202110953401A CN113793897A CN 113793897 A CN113793897 A CN 113793897A CN 202110953401 A CN202110953401 A CN 202110953401A CN 113793897 A CN113793897 A CN 113793897A
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic
- sot
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种随机存储器磁旋存储芯片的制备方法,包括完成底电极后,采用金属沉积的方式制备SOT层;采用光刻及刻蚀方式制备凹槽;进行自由层的薄膜沉积及化学机械研磨进行表面平坦化;之后进行磁性遂穿结构的参考层和隔离层的薄膜沉积;顶层电极的制备。本发明通过SOT层的制备对磁性遂穿结构的自由层进行包裹,增加有效电流对其的力矩作用,降低翻转需要的电流密度,减小芯片能耗,同时增加写入速度;通过绝缘介质层可以防止光刻胶与SOT层发生反应,绝缘介质层也可以充当化学机械平坦化的停止层,增加工艺窗口。由于自由层是采用填充的方法形成,相对于传统方法无损伤,有助于提高芯片磁学性能。本发明提供一种随机存储器磁旋存储芯片。
Description
技术领域
本发明涉及半导体领域,具体涉及随机存储器磁旋存储芯片的制备方法及芯片。
背景技术
存储器是计算机体系结构中的重要组成部分,对计算机的速度、集成度和功耗等都有决定性的影响.半导体存储芯片已经被广泛应用于工业及电子设备、家用电器、个人消费电子及国防装备。随机存储器磁旋存储芯片MRAM因其材料的出色性能、快速读写速度、较小的能耗及非易失性的特性,将会逐步取代目前以DRAM、SRAM等器件主导的存储市场。作为下一代存储芯片的代表,MRAM将会使存算一体及边缘计算成为可能,为存储芯片的性能提升及应用场景的广泛氮提升成为可能。
但是,随着半导体工艺特征尺寸的不断缩小,传统的基于互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺的缓存(Static Random AccessMemory,SRAM)和主存(Dynamic Random Access Memory,DRAM)遭遇了性能瓶颈.在功耗方面,由于CMOS晶体管的漏电流随着工艺尺寸的减小而增大,因此,SRAM和DRAM的静态功耗日益加剧,在速度方面,处理器与存储器的互连延迟限制了系统的主频.解决该问题的一个有效途径是构建非易失性(Non-Volatile)的缓存和主存,使系统可工作于休眠模式而不丢失数据,从而消除漏电流和静态功耗。
MRAM在速度、面积、写入次数和功耗方面能够达到较好的折中,因此被业界认为是构建下一代非易失性缓存和主存的理想器件。MRAM的基本存储单元—MTJ(MagneticTunnel Junction)。
目前的STT-MRAM还存在一些弊端,例如调控磁矩翻转的临界电流密度仍比较大,产生的功耗较高等。下一代的新型SOT MRAM芯片,利用spin Hall effect(SHE)或inversespin galvanic effect(iSGE),使得在具有强自旋轨道耦合的重金属层中流动的电流转化为自旋流,自旋流向铁磁层中扩散,对铁磁层的磁矩施加力矩使之翻转。该芯片具有翻转电流密度低,读写速度快等优势,有望成为下一单存储芯片的发展趋势。
但现有技术中的SOT MRAM芯片的芯片速度依旧存在弊端,且生产依旧不能满足芯片量产。
发明内容
针对现有技术的不足之处,本发明的目的在于提供一种随机存储器磁旋存储芯片的制备方法及随机存储器磁旋存储芯片。
本发明的技术方案概述如下:
一方面,本发明提供一种随机存储器磁旋存储芯片的制备方法,包括:
S10、完成底电极后,采用金属沉积的方式制备SOT层;
S20、采用光刻及刻蚀方式制备凹槽;其中,所述刻蚀包括干法刻蚀、湿法刻蚀中的至少之一;
S30、进行自由层的薄膜沉积及化学机械研磨进行表面平坦化;
S40、之后进行磁性遂穿结构的参考层和隔离层的薄膜沉积;
S50、顶层电极的制备。
进一步地,还包括S11、绝缘介质层的生长,所述绝缘介质层生长于所述SOT层上部,用于隔离SOT层与光刻胶;所述绝缘介质层包括氮化硅和/或氧化硅。
进一步地,S20包括:光刻胶的旋涂形成涂布层,之后采用曝光及光刻胶的去除,之后采用刻蚀工艺将后续磁性遂穿结构的核心区域打开,形成凹槽。
进一步地,步骤S30包括将所述自由层采用金属沉积填充的方式填充至所述凹槽内,去除多余部分,并以绝缘介质层作为停止层,进行化学机械研磨。
进一步地,所述自由层包括CoFeB;所述隔离层包括MgO或Al2O3。
进一步地,步骤S30还包括:所述自由层制备完成后,进行高温退火后进行固化定型。
进一步地,步骤S50中,还包括对周边空隙填充,以进行电路的保护及绝缘隔离,填充采用的填充材料为绝缘材料;所述填充材料包括low-k材料。
相应地,本发明还提供了一种随机存储器磁旋存储芯片,用如权利要求1所述的随机存储器磁旋存储芯片的制备方法进行制备,包括:
磁性遂穿结构,包括自由层、参考层和隔离层,所述磁性遂穿结构通过改变其翻转状态,用于读写数据;
底电极,承载磁性遂穿结构;
SOT层,位于磁性遂穿结构中的自由层的顶部或底部或中部;
顶层电极,位于磁性遂穿结构之上,用于电路布局布线。
进一步地,还包括绝缘介质层,所述绝缘介质层位于所述SOT层的上部,隔离所述SOT层与光刻胶。
进一步地,所述SOT层上设有凹槽,所述凹槽采用光刻及刻蚀的方法制备,所述凹槽用于填充所述自由层。
相比现有技术,本发明的有益效果在于:本发明提供随机存储器磁旋存储芯片的制备方法制备,通过SOT层的制备对磁性遂穿结构的自由层进行包裹,从而增加有效电流对其的力矩作用,有效的降低翻转需要的电流密度,减小芯片能耗,同时增加写入速度。
采用光刻-刻蚀-填充-研磨,提升了SOT层与铁磁层的有效接触面积,进一步提升了自旋积累对铁磁层的力矩作用,从而提高芯片速度;满足芯片量产的工艺要求。
通过绝缘介质层可以防止光刻胶与SOT层发生反应,从而产生光刻胶中毒,该层绝缘介质层也可以充当化学机械平坦化的停止层,增加工艺窗口。
由于自由层是采用填充的方法形成,而传统方法采用刻蚀的方法形成,会对其侧壁造成损伤,从而影响磁学性能,本发明无此类损伤,有助于提高芯片磁学性能。
在后续磁性遂穿结构刻蚀的过程中,需要用刻蚀的方法形成顶层电极、参考层RF(reference layer)、隔离层(barrier),传统方法由于没有绝缘介质层,刻蚀会对SOT层造成损伤,本发明由于绝缘介质层对SOT层的保护作用,所以刻蚀工艺窗口较大,因此后续可以进行一定的过量刻蚀(over etch)来清除主体刻蚀过程中产生在侧壁的金属残渣,解决刻蚀由于金属沉积残渣导致的短路问题,提高芯片良率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明的一种随机存储器磁旋存储芯片的结构示意图;
图2为本发明的一种随机存储器磁旋存储芯片的剖面结构示意图;
图3a-图3h为本发明的一种随机存储器磁旋存储芯片的制备过程图;
图4为本发明的的一种随机存储器磁旋存储芯片在过渡刻蚀中示意图。
附图标记:1、底电极;2、SOT层;31、自由层;32、参考层;33、隔离层;4、顶层电极;5、绝缘介质层;10、金属残渣。
具体实施方式
下面结合附图对本发明做进一步的详细说明,本发明的前述和其它目的、特征、方面和优点将变得更加明显,以令本领域技术人员参照说明书文字能够据以实施。在附图中,为清晰起见,可对形状和尺寸进行放大,并将在所有图中使用相同的附图标记来指示相同或相似的部件。在下列描述中,诸如中心、厚度、高度、长度、前部、背部、后部、左边、右边、顶部、底部、上部、下部等用词为基于附图所示的方位或位置关系。特别地,“高度”相当于从顶部到底部的尺寸,“宽度”相当于从左边到右边的尺寸,“深度”相当于从前到后的尺寸。这些相对术语是为了说明方便起见并且通常并不旨在需要具体取向。涉及附接、联接等的术语(例如,“连接”和“附接”)是指这些结构通过中间结构彼此直接或间接固定或附接的关系、以及可动或刚性附接或关系,除非以其他方式明确地说明。
接下来,结合附图以及具体实施方式,对本发明做进一步描述,需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。应当理解,本文所使用的诸如“具有”、“包含”以及“包括”术语并不配出一个或多个其它元件或其组合的存在或添加。
磁隧道结的核心部分是由两个铁磁金属层夹着一个隧穿势垒层而形成的三明治结构,其中一个铁磁层被称为参考层(Reference Layer)或固定层(Pinned Layer),它的磁化沿易磁化轴方向(Easy-Axis)固定不变.另一个铁磁层被称为自由层(Free Layer),它的磁化有两个稳定的取向,分别与参考层平行或反平行,这将使磁隧道结处于低阻态或高阻态,两个阻态可分别代表二进制数据“0”和“1”,是MRAM存储的基本原理.该现象被称为隧穿磁阻效应(Tunnel Magnetoresistance,TMR)。
SOT的原理为利用spin Hall effect(SHE)或inverse spin galvanic effect(iSGE),使得在具有强自旋轨道耦合的重金属层中流动的电流转化为自旋流,自旋流向铁磁层中扩散,对铁磁层的磁矩施加力矩使之翻转,当铁磁层位于平行状态(parallel)时,电阻为低阻;铁磁层位于非平行状态(anti-parallel)时,电阻为高阻。其中,MTJ为芯片读写的关键核心结构,主要包含自由层(FL:free layer),参考层(FL:reference layer)和隔离层(barrier)。由SOT层产生的Hall效应和界面Rashba效应产生的纯自旋流或者界面处某一取向的自旋积累会对毗邻的铁磁性层施加力矩的作用,加速自由层的反转。相较于STT-MRAM,SOT-MRAM具有更小的写电流密度及更快的读写速度。发明人发现增强SOT层对于铁磁层的力矩效果,对于改善芯片效能,提高芯片速度至关重要。基于上述内容,本发明提供了一种随机存储器磁旋存储芯片的制备方法。
如图1-4所示,本发明的一种随机存储器磁旋存储芯片的制备方法,包括:
S10、完成底电极1(BE1和BE2)后,采用金属沉积的方式制备SOT层2。参考图3a。
S11、绝缘介质层的生长,所述绝缘介质层生长于所述SOT层2上部,用于隔离SOT层2与光刻胶。否则会造SOT层材料与光刻胶发生反应,造成光刻胶中毒。造成短路及影响芯片可靠性。并且可以避免SOT层被后续工艺造成损伤,绝缘介质层对SOT层的保护作用。参考图3b。所述绝缘介质层包括氮化硅和/或氧化硅,但不仅限于这两种材料。
S20、采用光刻及刻蚀方式制备凹槽;其中,所述刻蚀包括干法刻蚀、湿法刻蚀中的至少之一;
S30、进行自由层31的薄膜沉积及化学机械研磨CMP进行表面平坦化;
S40、之后进行磁性遂穿结构3的参考层32和隔离层33的薄膜沉积;参考图3g。
S50、顶层电极4的制备。
由于SOT MRAM需要一条SOT层利用SHE效应来对MTJ中的自由层进行状态的翻转,而SOT层中电子对自由层的力矩大小及效率直接影响到MTJ的器件性能,因此通过芯片结构优化及制备方法来提高SHE效应至关重要。本发明在制备SOT层时,采用光刻-刻蚀-填充-研磨等步骤,通过提升SOT层与铁磁层的有效接触面积,进一步提升自旋积累对铁磁层的力矩作用,从而提高芯片速度,满足芯片量产的工艺要求。
步骤S10中,该SOT层一般材料可以采用重金属,也可以采用但不限于2D材料例如硫化钨WS2或者石墨烯等材料进行制备。材料具备极强的导电能力。参考图3a。SOT层在底电极(BE1和BE2)之后通过电路布局布线连接MOS管等器件形成写位线,用于为SOT-MRAM提供电流及电压。MTJ结构通过改变其翻转状态,用于读写数据。顶电极(TE)通过铜互连,形成读位线。
具体地,S20包括:光刻胶的旋涂形成涂布层,之后采用曝光及光刻胶的去除,之后采用刻蚀工艺将后续磁性遂穿结构3的核心区域打开,形成凹槽。具体地,参考图3c,进行光刻胶(photoresist)及SOC材料或者BARC材料等旋转涂膜,参考图3d,随后进行光罩的对准(overlay)及曝光等工艺、及光刻胶的去除,参考图3e,采用刻蚀工艺将后续MTJ核心区域打开,之后进行刻蚀工艺,将介质绝缘层与SOT层光罩打开区域进行刻蚀。
步骤S30包括将所述自由层31采用金属沉积填充的方式填充至所述凹槽内,去除多余部分,并以绝缘介质层作为停止层,进行化学机械研磨,保证去除不必要的自由层残留,扩大工艺窗口。参考图3f。
步骤S30还包括:所述自由层制备完成后,进行高温退火后进行固化定型,及表面气体处理(例如氮气、氢气及氧气等)。
步骤S40中,参考层与固定层的材料分别包含但不限于CoFeB和CoPt,同时可采用MgO-Ru-MgO等带插层的双层结构来进一步增加自旋耦合效应。自由层包括CoFeB;所述隔离层33包括MgO或Al2O3。
步骤S50中,还包括MTJ结构与顶层电极4的刻蚀,参考图3h。还包括对周边空隙填充,以进行电路的保护及绝缘隔离,填充采用的填充材料为绝缘材料;所述填充材料包括氧化物或low-k材料,,进行电路的保护及绝缘隔离。
需要指出的是,在上述的制造方法中所述的外延生成方式、涂布工艺、溅射工艺以及蚀刻工艺,应当被理解为,生长方式可以选择但不限于使用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或磁控溅射等;涂布工艺包括通过紫外光刻技术在样品上作出光刻胶掩模图形,其中,刻蚀工艺可以选择但不限于干法刻蚀或湿法腐蚀,还应包括有去胶处理,而干法刻蚀包括感应耦合等离子体刻蚀或BCl3基等离子体刻蚀,但不限于此;湿法腐蚀采用的腐蚀液包括盐酸、氢氟酸、硝酸、硫酸和BOE腐蚀剂中的任意一种或两种以上的组合,但不限于此;去胶处理包括等离子清洗机清洗、以等离子体去胶机处理、以氯基等离子体处理或以UV光清洗处理中的任一种处理方式或两种以上处理方式的组合,但不限于此。
相应地,参考图1-2及图4,本发明还提供了一种随机存储器磁旋存储芯片,用如权利要求1所述的随机存储器磁旋存储芯片的制备方法进行制备,包括:
磁性遂穿结构3,包括自由层31(FL:free layer)、参考层32(RL:referencelayer)和隔离层33(barrier),所述磁性遂穿结构3通过改变其翻转状态,用于读写数据;
底部通孔,用于连接底部金属连线及底部电极。同时在逻辑区用于连接顶部金属连线及底部金属连线,用于逻辑区电路布局布线。
底电极1,位于底部通孔之上,承载磁性遂穿结构3;其中,底电极1(BE1和BE2)之后通过电路布局布线连接MOS管等器件形成写位线,用于为SOT-MRAM提供电流及电压。
SOT层2,位于磁性遂穿结构3中的自由层31的顶部或底部或中部;形成三明治结构,用于促进自由层的翻转。SOT层一般由重金属材料和石墨烯等材料构成,需要材料具备极强的导电能力。
顶层电极4,位于磁性遂穿结构3之上,用于电路布局布线。顶层电极(TE)通过铜互连,形成读位线。
还包括绝缘介质层5,所述绝缘介质层位于所述SOT层2的上部,隔离所述SOT层2与光刻胶。否则会造SOT层材料与光刻胶发生反应,造成光刻胶中毒。造成短路及影响芯片可靠性。并且可以避免SOT层被后续工艺造成损伤,绝缘介质层对SOT层的保护作用。所以刻蚀工艺窗口较大,因此后续可以进行一定角度的过量刻蚀来清除主体刻蚀过程中产生在侧壁的金属残渣10,解决刻蚀由于金属沉积残渣导致的短路问题,提高芯片良率。介质绝缘材料一般由氮化硅或者氧化硅制备,但不仅限于这两种材料。参考图4。
SOT层2上设有凹槽,所述凹槽采用光刻及刻蚀的方法制备,所述凹槽用于填充所述自由层31。
自由层采用金属沉积填充的方式成膜,之后采用化学机械研磨进行表面平坦化。介质绝缘层可以作为研磨的停止层。
本发明提供随机存储器磁旋存储芯片的制备方法制备,通过SOT层的制备对磁性遂穿结构的自由层进行包裹,从而增加有效电流对其的力矩作用,有效的降低翻转需要的电流密度,减小芯片能耗,同时增加写入速度。
采用光刻-刻蚀-填充-研磨,提升了SOT层与铁磁层的有效接触面积,进一步提升了自旋积累对铁磁层的力矩作用,从而提高芯片速度;满足芯片量产的工艺要求。
通过绝缘介质层可以防止光刻胶与SOT层发生反应,从而产生光刻胶中毒,该层绝缘介质层也可以充当化学机械平坦化的停止层,增加工艺窗口。
由于自由层是采用填充的方法形成,而传统方法采用刻蚀的方法形成,会对其侧壁造成损伤,从而影响磁学性能,本发明无此类损伤,有助于提高芯片磁学性能。
在后续磁性遂穿结构刻蚀的过程中,需要用刻蚀的方法形成顶层电极、参考层RF(reference layer)、隔离层(barrier),传统方法由于没有绝缘介质层,刻蚀会对SOT层造成损伤,本发明由于绝缘介质层对SOT层的保护作用,所以刻蚀工艺窗口较大,因此后续可以进行一定的过量刻蚀(over etch)来清除主体刻蚀过程中产生在侧壁的金属残渣10。需要着重指出的是:有倾斜角度(10~30度)的过量刻蚀,对去除金属残渣有帮助,解决由金属沉积残渣所导致的短路问题,提高芯片良率。
需要说明的是:上述本发明实施例先后顺序仅仅为了描述,不代表实施例的优劣。且上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置和电子设备实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (10)
1.一种随机存储器磁旋存储芯片的制备方法,其特征在于,包括:
S10、完成底电极(1)后,采用金属沉积的方式制备SOT层(2);
S20、采用光刻及刻蚀方式制备凹槽;其中,所述刻蚀包括干法刻蚀、湿法刻蚀中的至少之一;
S30、进行自由层(31)的薄膜沉积及化学机械研磨进行表面平坦化;
S40、之后进行磁性遂穿结构(3)的参考层(32)和隔离层(33)的薄膜沉积;
S50、顶层电极(4)的制备。
2.如权利要求1所述的随机存储器磁旋存储芯片的制备方法,其特征在于,其特征在于,还包括S11、绝缘介质层的生长,所述绝缘介质层生长于所述SOT层(2)上部,用于隔离SOT层(2)与光刻胶;所述绝缘介质层包括氮化硅和/或氧化硅。
3.如权利要求1所述的随机存储器磁旋存储芯片的制备方法,其特征在于,其特征在于,S20包括:光刻胶的旋涂形成涂布层,之后采用曝光及光刻胶的去除,之后采用刻蚀工艺将后续磁性遂穿结构(3)的核心区域打开,形成凹槽。
4.如权利要求2所述的随机存储器磁旋存储芯片的制备方法,其特征在于,步骤S30包括将所述自由层(31)采用金属沉积填充的方式填充至所述凹槽内,去除多余部分,并以绝缘介质层作为停止层,进行化学机械研磨。
5.如权利要求1所述的随机存储器磁旋存储芯片的制备方法,其特征在于,所述自由层包括CoFeB;所述隔离层(33)包括MgO或Al2O3。
6.如权利要求1所述的随机存储器磁旋存储芯片的制备方法,其特征在于,步骤S30还包括:所述自由层制备完成后,进行高温退火后进行固化定型。
7.如权利要求1所述的随机存储器磁旋存储芯片的制备方法,其特征在于,步骤S50中,还包括对周边空隙填充,以进行电路的保护及绝缘隔离,填充采用的填充材料为绝缘材料;所述填充材料包括low-k材料。
8.一种随机存储器磁旋存储芯片,其特征在于,用如权利要求1所述的随机存储器磁旋存储芯片的制备方法进行制备,包括:
磁性遂穿结构(3),包括自由层(31)、参考层(32)和隔离层(33),所述磁性遂穿结构(3)通过改变其翻转状态,用于读写数据;
底电极(1),承载磁性遂穿结构(3);
SOT层(2),位于磁性遂穿结构(3)中的自由层(31)的顶部或底部或中部;
顶层电极(4),位于磁性遂穿结构(3)之上,用于电路布局布线。
9.如权利要求8所述的随机存储器磁旋存储芯片,其特征在于,还包括绝缘介质层,所述绝缘介质层位于所述SOT层(2)的上部,隔离所述SOT层(2)与光刻胶。
10.如权利要求8所述的随机存储器磁旋存储芯片,其特征在于,所述SOT层(2)上设有凹槽,所述凹槽采用光刻及刻蚀的方法制备,所述凹槽用于填充所述自由层(31)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110953401.9A CN113793897A (zh) | 2021-08-19 | 2021-08-19 | 一种随机存储器磁旋存储芯片的制备方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110953401.9A CN113793897A (zh) | 2021-08-19 | 2021-08-19 | 一种随机存储器磁旋存储芯片的制备方法及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113793897A true CN113793897A (zh) | 2021-12-14 |
Family
ID=78876171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110953401.9A Pending CN113793897A (zh) | 2021-08-19 | 2021-08-19 | 一种随机存储器磁旋存储芯片的制备方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113793897A (zh) |
-
2021
- 2021-08-19 CN CN202110953401.9A patent/CN113793897A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI779150B (zh) | 具有更強健讀/寫效能的自旋力矩轉移磁性隨機存取記憶體散熱器及磁性屏蔽結構設計 | |
EP1495470B1 (en) | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in mram processing | |
US8987846B2 (en) | Magnetic memory and manufacturing method thereof | |
US8975091B2 (en) | Method of fabricating a magnetic tunnel junction device | |
CN109713006B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
US7374952B2 (en) | Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof | |
US8133809B2 (en) | Method to fabricate thin metal via interconnects on copper wires in MRAM devices | |
US11283009B2 (en) | Method for manufacturing memory device having protection spacer | |
CN108232008B (zh) | 一种磁性随机存储器底电极接触及其制备方法 | |
TW202145214A (zh) | 記憶體裝置及其製造方法 | |
CN109545744B (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
CN109713121B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
US6849465B2 (en) | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition | |
CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
US20060019431A1 (en) | Encapsulation of conductive lines of semiconductor devices | |
CN109994600B (zh) | 一种磁性随机存储器的制作方法 | |
CN113793897A (zh) | 一种随机存储器磁旋存储芯片的制备方法及芯片 | |
US20230065850A1 (en) | Integrated circuit device and method for fabricating the same | |
CN111668368B (zh) | 一种假磁性隧道结单元结构制备方法 | |
CN111490151B (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
CN111864059A (zh) | 存储位元的制备方法及mram的制备方法 | |
CN108735893B (zh) | 一种磁性随机存储器底电极接触及其形成方法 | |
CN113053941A (zh) | 半导体结构及其形成方法 | |
CN112086555B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
CN111490152B (zh) | 一种制作超小型磁性随机存储器阵列的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |