CN113778159A - 一种低功耗电流除法器 - Google Patents

一种低功耗电流除法器 Download PDF

Info

Publication number
CN113778159A
CN113778159A CN202111127922.5A CN202111127922A CN113778159A CN 113778159 A CN113778159 A CN 113778159A CN 202111127922 A CN202111127922 A CN 202111127922A CN 113778159 A CN113778159 A CN 113778159A
Authority
CN
China
Prior art keywords
current
nmos transistor
current source
power
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111127922.5A
Other languages
English (en)
Other versions
CN113778159B (zh
Inventor
周泽坤
龚州
任航
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202111127922.5A priority Critical patent/CN113778159B/zh
Publication of CN113778159A publication Critical patent/CN113778159A/zh
Application granted granted Critical
Publication of CN113778159B publication Critical patent/CN113778159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明属于模拟集成电路技术领域，具体涉及一种低功耗电流除法器。本发明仅用四个NMOS管，便实现了电流除法的功能。电路具有结构简单，可靠性高，应用范围广的特点，能够广泛应用于低功耗数模混合电路，与数字除法器相比具有得天独厚的优势。本发明的有益效果为，克服了传统数学逻辑运算对数字电路高依赖性的缺点。利用四个工作在亚阈值区的NMOS管形成一个电流除法器，能够在较大范围内实现输出电流与两输入电流比值成正比的关系。

Description

一种低功耗电流除法器
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种低功耗电流除法器。
背景技术
随着5G物联网时代的到来，电力能源消耗越来越大，节能高效的系统电路逐渐成为设计者的首要考虑指标。而对于集成电路来说，耗能最大的领域在电源处理模块，无论是对能量源的捕获，还是对DC/AC电源的稳压转换处理，其中都存在着功率的损失。提高能量捕获精度，常用到最大功率点追踪电路(Maximum Power Point Tracking,MPPT)，但MPPT算法不可避免的会存在数学运算处理，如积分微分、乘法除法运算等。除MPPT电路外，很多模拟电路，如DC-DC转换器自适应补偿，也需要用到一些数学运算。尽管数模混合电路设计是当今集成电路发展的主题，但因为数字电路实现功能会加大电路设计的复杂性以及会占用较大的芯片面积，所以数字电路大部分时候是用来辅助模拟电路实现功能。
发明内容
本发明的目的是减小当前数模混合电路中对数字电路的依赖，提出一种工作在亚阈值区的模拟低功耗电流除法器，本发明结构简单，仅用四个NMOS管，便实现了电流除法的功能。电路具有结构简单，可靠性高，应用范围广的特点，能够广泛应用于低功耗数模混合电路，与数字除法器相比具有得天独厚的优势。
为实现上述目的，本发明的技术方案为：
一种低功耗电流除法器，其特征在于，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一电流源I1、第二电流源I2、第三电流源I3和基准电流源Iref；第一电流源I1、第二电流源I2和基准电流源Iref的输入端接电源VCC，第三电流源I3的输出端接地，第三电流源I3的输入端接第二电流源I2的输出端，第一NMOS管MN1的漏极和栅极接第一电流源I1的输出，第一NMOS管MN1的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接第一电流源I1的输出，第二NMOS管MN2的漏极接第二电流源I2的输出，第二NMOS管MN2的源极接地；第三NMOS管MN3的漏极和栅极接基准电流源Iref的输出，第三NMOS管MN3的源极接第二NMOS管MN2的漏极和第二电流源I2的输出端；第四NMOS管MN4的栅极接基准电流源Iref的输出，其源极接地，其漏极为电流除法器的输出端。
本发明的有益效果为，克服了传统数学逻辑运算对数字电路高依赖性的缺点。该电流除法器结构简单，能够在较大范围内实现输出电流与两输入电流比值成正比的关系。
附图说明
图1为本发明提出的电流除法器电路。
图2为本发明提出的电流除法器运算精度仿真图。
具体实施方式
下面结合附图，对本发明技术方案进行详细描述：
本发明提出的电流除法器电路如图1所示。图1中，VCC为电路高电压区域电源轨，GND为低电压区域电源轨，所有NMOS管都工作在亚阈值区。第一输入电流I1流过第一NMOS管MN1，则
第一NMOS管MN1的VGS1电压可以推出为：
Figure BDA0003279484840000021
根据基尔霍夫电流定律，流入V1节点的总电流等于I1+I2+Iref，第三电流源I3的电流等于I1+Iref，则流过第二NMOS管MN2的电流等于I2，则第二NMOS管MN2的VGS2电压可表示为：
Figure BDA0003279484840000022
根据式(1)和式(2)，V1节点电压满足：
Figure BDA0003279484840000023
同样地，流过第三NMOS管MN3的电流为基准电流Iref，则第三NMOS管MN3的VGS3可表示为：
Figure BDA0003279484840000024
节点V2的电压可表示为VGS3与V1相加，为：
Figure BDA0003279484840000031
由图1可知，V2等于第四NMOS管MN4的VGS4，则流过第四NMOS管MN4的电流Iout为：
Figure BDA0003279484840000032
其中，k为放大系数，与四个MOS管的宽长都有关。从式(6)可以看出，两股输入电流I2、I1的比值通过k倍的基准电流，转换成输出电流Iout，Iout与两股输入电流的比值成正比。
图2展示了在不同放大系数下，输出电流Iout随输入电流I2的变化图，为便于观察，仿真设置Iref＝I1，第一NMOS管MN1尺寸与第三NMOS管MN3尺寸相等，以减小VGS1和VGS3之间的误差，曲线a-e分别设置k等于2、4、6、8、10。从图中可以看出，曲线a-e的实际仿真斜率分别为1.999、3.971、5.949、7.904、9.855，误差范围(0.05％，1.45％)，放大系数越小除法器精度越高，但最大误差仍然较小，说明本发明所提出的电流除法器在电流较宽范围内能够实现高的精度，同时由于所有MOS管工作在亚阈值区的特点，使该结构尤其适用于低功耗应用。
综上所述，本发明所提出的电流除法器具有结构简单、高可靠性的特点，利用四个工作在亚阈值区的NMOS管组成模拟运算电路，尤其适用于低功耗系统中电流信号的数学处理，摆脱了数学运算电路对数字处理系统的依赖。

Claims (1)

1.一种低功耗电流除法器，其特征在于，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一电流源I1、第二电流源I2、第三电流源I3和基准电流源Iref；第一电流源I1、第二电流源I2和基准电流源Iref的输入端接电源VCC，第三电流源I3的输出端接地，第三电流源I3的输入端接第二电流源I2的输出端，第一NMOS管MN1的漏极和栅极接第一电流源I1的输出，第一NMOS管MN1的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的栅极接第一电流源I1的输出，第二NMOS管MN2的漏极接第二电流源I2的输出，第二NMOS管MN2的源极接地；第三NMOS管MN3的漏极和栅极接基准电流源Iref的输出，第三NMOS管MN3的源极接第二NMOS管MN2的漏极和第二电流源I2的输出端；第四NMOS管MN4的栅极接基准电流源Iref的输出，其源极接地，其漏极为电流除法器的输出端。
CN202111127922.5A 2021-09-26 2021-09-26 一种低功耗电流除法器 Active CN113778159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111127922.5A CN113778159B (zh) 2021-09-26 2021-09-26 一种低功耗电流除法器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111127922.5A CN113778159B (zh) 2021-09-26 2021-09-26 一种低功耗电流除法器

Publications (2)

Publication Number Publication Date
CN113778159A true CN113778159A (zh) 2021-12-10
CN113778159B CN113778159B (zh) 2022-05-13

Family

ID=78853471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111127922.5A Active CN113778159B (zh) 2021-09-26 2021-09-26 一种低功耗电流除法器

Country Status (1)

Country Link
CN (1) CN113778159B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115016580A (zh) * 2022-05-16 2022-09-06 电子科技大学 一种宽输入范围的电流除法器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171494A1 (en) * 2001-03-19 2002-11-21 Stmicroelectronics, Sa Miller effect-based circuit for splitting poles
CN102437735A (zh) * 2011-11-25 2012-05-02 上海新进半导体制造有限公司 一种开关电源用除法器及开关电源
CN110308891A (zh) * 2019-08-21 2019-10-08 上海南芯半导体科技有限公司 一种低成本应用的除法器电路及其实现方法
CN112583399A (zh) * 2021-02-23 2021-03-30 上海南芯半导体科技有限公司 一种高精度的模拟乘除法器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020171494A1 (en) * 2001-03-19 2002-11-21 Stmicroelectronics, Sa Miller effect-based circuit for splitting poles
CN102437735A (zh) * 2011-11-25 2012-05-02 上海新进半导体制造有限公司 一种开关电源用除法器及开关电源
CN110308891A (zh) * 2019-08-21 2019-10-08 上海南芯半导体科技有限公司 一种低成本应用的除法器电路及其实现方法
CN112583399A (zh) * 2021-02-23 2021-03-30 上海南芯半导体科技有限公司 一种高精度的模拟乘除法器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MUNIR A: "Low-Voltage and Low-Power CMOS Current-Mode Divider and 1/x Circuit", 《IEEE》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115016580A (zh) * 2022-05-16 2022-09-06 电子科技大学 一种宽输入范围的电流除法器
CN115016580B (zh) * 2022-05-16 2023-02-28 电子科技大学 一种宽输入范围的电流除法器

Also Published As

Publication number Publication date
CN113778159B (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
Liu et al. A high-frequency three-level buck converter with real-time calibration and wide output range for fast-DVS
CN106527572B (zh) 一种低功耗低温漂cmos亚阈值基准电路
Camacho-Galeano et al. A 2-nW 1.1-V self-biased current reference in CMOS technology
Rajapandian et al. High-voltage power delivery through charge recycling
CN104063003B (zh) 一种集成摆率增强电路的低功耗无片外电容ldo
CN101561689B (zh) 一种低压cmos电流源
CN102495661B (zh) 一种基于两种阈值电压mos器件的带隙基准电路
CN104049668B (zh) 低压差线性稳压器
Harjani et al. An integrated low-voltage class AB CMOS OTA
CN110729995B (zh) 一种电平转换电路及电平转换方法
CN102809982A (zh) 低压电流镜
CN113778159B (zh) 一种低功耗电流除法器
Jou et al. On-chip voltage down converter for low-power digital system
CN112947666A (zh) 一种高电源抑制比的线性稳压器与大电流低噪声放大器
Aggarwal et al. A low voltage wide swing level shifted FVF based current mirror
Lai et al. A 3-A CMOS low-dropout regulator with adaptive Miller compensation
Manikandan A feed-forward compensated FVF LDO regulator with no on-chip compensation capacitors
Al-Qaysi et al. Design of very low-voltages and high-performance CMOS gate-driven operational amplifier
Singh et al. Slew rate enhancement
CN104820459A (zh) 一种ldo电路
CN115016580B (zh) 一种宽输入范围的电流除法器
Tsai et al. A GaN-on-Si Gate Driver With Self-Pumped Drive Enhance and Short-Period Negative Voltage Techniques for Reduction of 14.7$\times $ Tailing Power Loss and 37% Reverse Conduction Loss
Haga et al. Bulk-driven dc level shifter
Akhamal et al. A 916 nW Power LDO Regulator Circuit in 90-nm CMOS Technology for RF SoC Applications
CN102394594B (zh) 数控体偏置型c类反相器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant