CN113766096A - 线路板、感光组件、摄像模组和感光组件的制备方法 - Google Patents

Abstract

公开了一种线路板、感光组件、摄像模组和感光组件的制备方法。该感光组件包括：包括线路板主体的线路板，所述线路板主体具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层，其中，所述上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域；设置于所述芯片贴装区域上方的感光芯片；以及，设置于所述芯片贴装区域和所述感光芯片之间的电磁屏蔽层，以通过所述电磁屏蔽层减少布设于所述芯片贴装区域下方的所述至少一布线层对所述感光芯片造成干扰。

Description

线路板、感光组件、摄像模组和感光组件的制备方法

技术领域

本申请涉及摄像模组领域，尤其涉及线路板、感光组件、摄像模组和感光组件的制备方法。

背景技术

随着移动终端设备的普及，被应用于移动终端设备的用于帮助使用者获取影像(例如视频或者图像)的摄像模组的相关技术得到了迅猛的发展和进步。随着消费者对于摄像需求的提升，终端设备上的摄像模组的功能也更为多样化和强大，例如，广角、长焦、变焦功能。为实现上述功能，感光芯片逐渐朝着高像素、大芯片的趋势发展。

高像素和大尺寸的感光芯片，不仅会导致新的技术问题，而且原先不起眼的技术问题会变得更为严重。例如，随着规格的提升，感光芯片成像对于外部电磁干扰变得越发敏感，影响了感光芯片的成像质量，使得摄像模组的成像清晰度明显下降。

因此，需要一种更为优化的用于感光芯片的电磁屏蔽方案。

发明内容

本申请的一优势在于提供一种线路板、感光组件、摄像模组和感光组件的制备方法，其中，通过设置于感光芯片和线路板的芯片贴装区域之间的电磁屏蔽层，减少线路板工作时产生的电磁波对感光芯片的干扰。

本申请的另一优势在于提供一种线路板、感光组件、摄像模组和感光组件的制备方法，其中，设置于所述芯片贴装区域的所述电磁屏蔽层能优化所述感光芯片的贴装精度。也就是说，所述电磁屏蔽层具有双重效果：1、减少线路板工作时产生的电磁波对感光芯片的干扰；2、优化所述感光芯片的贴装精度。

本申请另一优势在于提供一种线路板、感光组件、摄像模组和感光组件的制备方法，其中，在本申请一实施例中，所述电磁屏蔽层具有一定黏性且所述感光芯片直接贴附于所述电磁屏蔽层。也就是说，在该实施例中，所述电磁屏蔽层能够有效地取代现有的布设于所述感光芯片和所述芯片贴装区域之间的黏着剂，从而有效地降低所述感光组件的整体高度。也就是说，在该实施例中，所述电磁屏蔽层具有三重效果：1、减少线路板工作时产生的电磁波对感光芯片的干扰；2、优化所述感光芯片的贴装精度；3、作为贴附所述感光芯片的黏着层，减少摄像模组高度的提升。

通过下面的描述，本申请的其它优势和特征将会变得显而易见，并可以通过权利要求书中特别指出的手段和组合得到实现。

为实现上述至少一目的或优势，本申请提供一种线路板，其包括：

线路板主体，具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层；其中，所述线路板主体的上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域，所述芯片贴装区域适于贴装一感光芯片于其上；其中，所述至少一布线层包括高电磁干扰线和低电磁干扰线，超过第一预设比例的所述高电磁干扰线布设于所述芯片贴装区域的下方，所述第一预设比例大于1/2。

在根据本申请的线路板中，所述线路板进一步包括形成于所述芯片贴装区域的电磁屏蔽层，以通过所述电磁屏蔽层减少布设于所述芯片贴装区域下方的高电磁干扰线对设置于所述芯片贴装区域上方的该感光芯片造成干扰。

在根据本申请的线路板中，超过第二预设比例的低电磁干扰线布设于所述周边区域的下方，所述第二预设比例大于1/2。

在根据本申请的线路板中，所述线路板主体进一步包括设置于所述周边区域的芯片电连接端，所述电磁屏蔽层位于所述芯片电连接端的内侧。

在根据本申请的线路板中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-120％。

在根据本申请的线路板中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为100％-120％。

在根据本申请的线路板中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-100％。

在根据本申请的线路板中，所述电磁屏蔽层形成于所述芯片贴装区域内。

在根据本申请的线路板中，所述电磁屏蔽层的厚度尺寸的范围为5μm-16μm。

在根据本申请的线路板中，所述电磁屏蔽层的上表面的平整度高于所述线路板主体的上表面的平整度。

在根据本申请的线路板中，所述电磁屏蔽层由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。

根据本申请的另一方面，还提供了一种感光组件，其包括：

包括线路板主体的线路板，所述线路板主体具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层，其中，所述上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域；

设置于所述芯片贴装区域上方的感光芯片；以及

设置于所述芯片贴装区域和所述感光芯片之间的电磁屏蔽层，以通过所述电磁屏蔽层减少布设于所述芯片贴装区域下方的所述至少一布线层对所述感光芯片造成干扰。

在根据本申请的感光组件中，所述至少一布线层包括高电磁干扰线和低电磁干扰线，超过第一预设比例的所述高电磁干扰线布设于所述芯片贴装区域的下方，所述第一预设比例大于1/2。

在根据本申请的感光组件中，超过第二预设比例的低电磁干扰线布设于所述周边区域的下方，所述第二预设比例大于1/2。

在根据本申请的感光组件中，所述线路板主体进一步包括设置于所述周边区域的芯片电连接端，所述电磁屏蔽层位于所述芯片电连接端的内侧。

在根据本申请的感光组件中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-120％。

在根据本申请的感光组件中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为100％-120％。

在根据本申请的感光组件中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-100％。

在根据本申请的感光组件中，所述电磁屏蔽层形成于所述芯片贴装区域内。

在根据本申请的感光组件中，所述电磁屏蔽层的厚度尺寸的范围为5μm-16μm。

在根据本申请的感光组件中，所述电磁屏蔽层的上表面的平整度高于所述线路板主体的上表面的平整度。

在根据本申请的感光组件中，所述电磁屏蔽层由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。

在根据本申请的感光组件中，所述感光芯片直接贴附于所述电磁屏蔽层。

在根据本申请的感光组件中，所述感光组件进一步包括设置于所述电磁屏蔽层上的黏附层，所述感光芯片贴附于所述黏附层。

根据本申请又一方面，还提供一种摄像模组，其包括：

光学镜头；以及

如上所述的感光组件，所述光学镜头被保持于所述感光组件的感光路径。

在根据本申请的摄像模组中，进一步包括设置于所述光学镜头和所述感光组件之间的驱动元件，所述光学镜头安装于所述驱动元件。

根据本申请的又一方面，还提供了一种感光组件的制备方法，其包括：

提供一线路板，所述线路板包括线路板主体，其中，所述线路板主体具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层，所述上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域；

在所述芯片贴装区域上形成一电磁屏蔽层；以及

在所述电磁屏蔽层的上方设置一感光芯片。

在根据本申请的制备方法中，提供一线路板，进一步包括：通过表面贴装工艺在所述线路板主体上布设至少一电子元器件。

在根据本申请的制备方法中，在所述电磁屏蔽层的上方设置一感光芯片，包括：贴附所述感光芯片于所述电磁屏蔽层。

在根据本申请的制备方法中，在所述电磁屏蔽层的上方设置一感光芯片，包括：在所述电磁屏蔽层上形成一黏附层；以及，贴附所述感光芯片于所述黏附层。

在根据本申请的制备方法中，所述电磁屏蔽层的上表面的平整度高于所述线路板主体的上表面的平整度。

在根据本申请的制备方法中，所述电磁屏蔽层由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。

通过对随后的描述和附图的理解，本申请进一步的目的和优势将得以充分体现。

本申请的这些和其它目的、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。

附图说明

通过结合附图对本申请实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。

图1图示了根据本申请实施例的摄像模组的示意图。

图2图示了根据本申请实施例的所述摄像模组的感光组件的示意图。

图3A图示了根据本申请实施例的所述感光组件的线路板的剖面示意图。

图3B图示了根据本本申请实施例的所述线路板的俯视示意图。

图4图示了根据本申请实施例的所述感光组件的电磁屏蔽层相对于所述芯片贴装区域的示意图。

图5图示了根据本申请实施例的所述感光组件的一变形实施中所述电磁屏蔽层相对于所述芯片贴装区域的示意图。

图6图示了根据本申请实施例的所述感光组件的另一变形实施的示意图。

图7图示了根据本申请实施例的所述感光组件的又一变形实施的示意图。

图8A和图8B图示了根据本申请实施例的所述感光组件的制备过程的示意图。

具体实施方式

下面，将参考附图详细地描述根据本申请的示例实施例。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是本申请的全部实施例，应理解，本申请不受这里描述的示例实施例的限制。

申请概述

如前所述，随着感光芯片规格的提升，感光芯片成像对于外部电磁干扰变得越发敏感，影响了感光芯片的成像质量，使得摄像模组的成像清晰度明显下降。

现有一些降低外部电磁干扰对感光芯片成像造成干扰的技术方案，例如，中国实用新型专利，专利号CN202602786U，公开了一种EMC防护摄像模组，其在背景部分揭露了现有的摄像模组在应用过程中会出现以下现象：现有模组在后端复杂的电磁环境中工作，有被其他周边的元器件及线路产生干扰的情况。为了解决该技术问题，其提出一种技术方案：通过屏蔽罩盖合摄像组件，并且，在线路板的下表面配置接地的加强板，以通过所述电磁保护膜和遮蔽罩形成将整个摄像模组包覆在内的电磁屏蔽罩，同时，当线路板被实施为软硬结合板时，进一步地在软板的外表面设置电磁保护膜，通过上述技术方案防止后端复杂的电磁环境对其工作造成影响。除此在上述专利中所揭露的技术方案外，现有技术中还存在一些用于降低外部电磁干扰的技术方案，但这些技术方案在考虑“外部电磁干扰”时，都仅考虑相对于摄像模组的外部环境的电磁干扰，而没有将摄像模组内部器件产生的电磁干扰考虑在内，尤其是，没有将线路板工作时所产生的电磁干扰考虑在内。

现有的防电磁干扰方案没有将线路板工作时所产生的电磁干扰考虑在内，是因为对于现有的感光芯片而言(具有相对较小的尺寸和像素)，没必要将线路板造成的电磁干扰考虑在内。具体来说，现有的感光芯片具有相对较少的像素和相对较小的尺寸，因此，其所需的线路板尺寸也相对较小，线路板所需的布线量较少，布线形式较为简单，从而在工作时线路板所产生的电磁干扰量较低，几乎可以忽略不计。然而，随着消费者对于摄像需求的提升，感光芯片逐渐朝着高像素、大芯片的趋势发展。大尺寸、高像素的感光芯片，其所需的线路板所包含的布线数量越来越多，布线形式也变得越来越复杂，导致其工作时所产生的电磁波的干扰量无法再忽略不计。另一方面，随着感光芯片规格的提升，其对电磁干扰的敏感度也逐渐增强，线路板工作时所产生的电磁干扰在一定程度上影响了感光芯片的成像质量。

基于上述技术问题，本申请的基本构思在于在感光芯片和线路板的芯片贴装区域之间设置一电磁屏蔽层，以通过所述电磁屏蔽层减少所述线路板工作时产生的电磁波对所述感光芯片的干扰。进一步地，优化所述线路板中导线的布线方案：将产生较高电磁干扰的高电磁干扰线相对集中地布设于所述线路板的芯片贴装区域的下方，以进一步地降低所述线路板工作时产生的电磁波对所述感光芯片的干扰。

基于此，本申请提出了一种线路板、感光组件、摄像模组和感光组件的制备方法，其中，所述感光组件，包括：包括线路板主体的线路板，所述线路板主体具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层，其中，所述上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域；设置于所述芯片贴装区域上方的感光芯片；以及，设置于所述芯片贴装区域和所述感光芯片之间的电磁屏蔽层，以通过所述电磁屏蔽层减少布设于所述芯片贴装区域下方的所述至少一布线层对所述感光芯片造成干扰。

在介绍了本申请的基本原理之后，下面将参考附图来具体介绍本申请的各种非限制性实施例。

示例性摄像模组和感光组件

图1图示了根据本申请实施例的摄像模组的示意图。如图1所示，根据本申请实施例的所述摄像模组100，包括：感光组件20和保持于所述感光组件20的感光路径的光学镜头10。这里，在如图1所示意的所述摄像模组100中，所述摄像模组100被实施为定焦摄像模组，即，所述光学镜头10与所述感光组件20之间的相对位置关系保持一定。

本领域普通技术人员应可以理解，在本申请实施例中，所述摄像模组100的类型并不为本申请所局限。例如，在本申请其他示例中，所述摄像模组100还可以被实施为动焦摄像模组，即，所述摄像模组100还包括设置于所述光学镜头10和所述感光组件20的驱动元件(图中未示意)，其中，所述驱动原件用于承载并驱动所述光学镜头10沿着所述感光路径移动，以改变所述光学镜头10和所述感光组件20之间的相对位置关系。再如，所述摄像模组100还可以被实施为防抖摄像模组，即，所述摄像模组100还包括设置于所述光学镜头10和所述感光组件20的防抖马达，以通过所述防抖马达实现防抖功能。又如，所述摄像模组100还可以包括棱镜等部件，以形成潜望式摄像模组。

图2图示了根据本申请实施例的所述感光组件20的示意图，如图2所示，根据本申请实施例的所述感光组件20，包括：线路板21、感光芯片22、封装部24和滤光元件25。具体来说，在如图2所示意的所述感光组件20中，所述线路板21具有设置于其上表面214的芯片贴装区域217，所述感光芯片22设置于所述芯片贴装区域217的上方并通过诸如引线23之类的电连接媒介电连接于所述线路板21；所述封装部24安装于所述线路板21，以遮蔽所述感光芯片22的非感光区域的至少一部分；所述滤光元件25安装于所述封装部24以被保持于所述感光芯片22的感光路径上，用于对进入所述感光芯片22的成像光线进行过滤。

如前所述，随着所述线路板21所包含的布线数量越来越多，布线形式变得越来越复杂，所述线路板21工作时所产生的电磁波会对所述感光芯片22的成像造成较大干扰，影响成像质量。因此，根据本申请实施例的所述感光组件20中，如图2所示，所述感光组件20进一步包括设置于所述线路板21的芯片贴装区域217和所述感光芯片22之间的电磁屏蔽层26，以通过所述电磁屏蔽层26减少所述线路板21工作时产生的电磁波对所述感光芯片22的成像造成干扰。

为了更为清楚地说明所述电磁屏蔽层26的配置特征，先对所述线路板21的结构作更为具体地说明。图3A图示了根据本申请实施例的所述线路板21的剖面示意图，如图3A所示，根据本申请实施例的所述线路板21包括线路板主体211，所述线路板主体211具有上表面214和与所述上表面214相对的下表面215，以及，包括形成于所述上表面214和所述下表面215之间的至少一布线层216。所述至少一布线层216中包括多种导线，其包括但不限于由高频信号线(例如，数字传输类数据信号线，例如，MIPI线)，大电流的数字电源线(例如，DVDD线)等组成的会产生较大电磁干扰的高电磁干扰线，以及，由低频信号线(例如，IIC总线)、低电流导线等组成的不易对所述感光芯片22产生电磁干扰的低电磁干扰线。在本申请实施例中，所述线路板主体211的上表面214和下表面215由布设于所述线路板主体211表面的油墨层形成。

进一步地，如图3A所示，在本申请实施例中，所述线路板21被实施为软硬结合板，其进一步包括电连接板213和延伸于所述线路板主体211和所述电连接板213之间的软板212，其中，所述电连接板213用于将所述摄像模组100或所述感光组件20电连接于其他电子器件。当然，在本申请其他示例中，所述线路板21还可以被实施为其他类型的线路板21，例如，硬板，陶瓷基板，对此，并不为本申请所局限。

图3B图示了根据本申请实施例的所述线路板21的俯视示意图，如图3B所示，在本申请实施例中，所述线路板主体211的上表面214为一个平整面(具有一定的粗糙度)，其设有芯片贴装区域217和围绕所述芯片贴装区域217的周边区域218，所述线路板主体211进一步包括设置于所述周边区域218的芯片电连接端219。优选地，在本申请实施例中，所述芯片贴装区域217形成于所述线路板21的上表面214的中间区域，所述周边区域218环绕在所述芯片贴装区域217的周围。如图3B所示，在本申请实施例中，所述芯片贴装区域217的形状与所述感光芯片22的形状相一致，具体地，所述芯片贴装区域217的几何形状为矩形，并且，所述芯片电连接端219布设于所述芯片贴装区域217的两长边侧。当然，在本申请其他示例中，所述芯片电连接端219还可以采用其他的布设样式，例如，布设于所述芯片贴装区域217的三侧或四侧，对此，并不为本申请所局限。

进一步地，如图4所示，在本申请实施例中，所述电磁屏蔽层26形成于所述芯片贴装区域217，所述感光芯片22设置于所述电磁屏蔽层26的上方，通过这样的方式，藉由所述电磁屏蔽层26减少减少布设于所述芯片贴装区域217下方的所述至少一布线层216对所述感光芯片22造成干扰。在本申请实施例中，所述电磁屏蔽层26可由导电银浆、导电银胶等包含导电粒子的电磁屏蔽材料制成，并且，能够采用诸如喷涂、电镀或者真空镀等方式，形成于所述芯片贴装区域217上。

为了确保所述线路板主体211不发生短路，在本申请实施例中，所述电磁屏蔽层26形成于所述芯片贴装区域217且位于所述芯片电连接端219的内侧。或者说，在本申请实施例中，所述芯片电连接端219同样布设于所述电磁屏蔽层26的外侧。特别地，在本申请实施例中，所述电磁屏蔽层26的面积与所述芯片贴装区域217的面积的比值为60％-120％。

具体来说，在如图4所示意的实施例中，考虑到制造工艺误差和所述感光芯片22存在贴附误差，在本申请实施例中，所述电磁屏蔽层26的面积可大于或等于所述芯片贴装区域217的面积，同时，考虑到所述芯片电连接端219与所述芯片贴装区域217之间的间距不大，为了避免发生短路，所述电磁屏蔽层26的面积也不可过大。在本申请一种具体的示例中，所述电磁屏蔽层26的面积与所述芯片贴装区域217的面积的比值被设置为100％-120％。当然，在本申请其他示例中，如图5所示意的变形实施中，所述电磁屏蔽层26的面积也可以小于所述芯片贴装区域217的面积，以降低电磁屏蔽层26覆盖线路板21上的芯片连接端而造成的短路风险，例如，所述电磁屏蔽层26的面积与所述芯片贴装区域217的面积的比值为60％-100％，对此，并不为本申请所局限。值得一提的是，当所述电磁屏蔽层26的面积小于所述芯片贴装区域217的面积时，优选地，所述电磁屏蔽层26完全地形成于所述芯片贴装区域217的内部，即，所述电磁屏蔽层26被所述芯片贴装区域217完全地包覆。

值得一提的是，如前所述，在本申请实施例中，所述至少一布线层216包括会产生较大电磁干扰的高电磁干扰线，以及，不易对所述感光芯片22产生电磁干扰的低电磁干扰线。理想情况下，最好将所述高电磁干扰线全部布设于所述芯片贴装区域217的下方，从而所述电磁屏蔽层26能够最大程度覆盖最多数量的所述高电磁干扰线，以最大程度地降低所述线路板21工作时所产生的电磁干扰对所述感光芯片22造成干扰。当然，应可以理解，在具体实施中，随着感光芯片22的规格越来越高，所述线路板21的尺寸越来越大，线路板21布线越来越复杂，上述理想情况通常无法实现。相应地，在具体实施中，应尽可能多地将所述高磁干扰线布设于所述芯片贴装区域217的下方。特别地，在本申请实施例中，至少超过1/2的所述高磁干扰线布设于所述芯片贴装区域217的下方，这里，所述高磁干扰线的比例的评估方式为：计算布设于所述芯片贴装区域217的下方的所述高磁干扰线的长度占所有所述高磁干扰线的总长的比例。为了给所述高磁干扰线的布线提供空间，优选地，在本申请实施例中，超过1/2的所述低磁干扰线布设于所述周边区域218的下方，其中，所述低磁干扰线所占比例的评估方式可参考所述高磁干扰线的计算方式，在此，不再赘述。

进一步地，由于在所述感光芯片22和所述线路板21之间设置了所述电磁屏蔽层26，会不可避免地导致所述摄像模组100的整体高度尺寸地提高，不利于模组的小型化，因此，在本申请实施例中，优选地，所述电磁屏蔽层26具有相对较薄的厚度尺寸。特别地，在本申请实施例中，所述电磁屏蔽层26的厚度尺寸的范围为5μm-16μm，以进一步地降低所述电磁屏蔽层26对所述摄像模组100的整体高度尺寸的影响。

值得一提的是，在本申请实施例中，设置于所述芯片贴装区域217的所述电磁屏蔽层26还能优化所述感光芯片22的贴装精度。具体来说，如前所述，所述线路板主体211的上表面214由布设于所述线路板主体211表面的油墨层形成，油墨层表面的平整度相对较低，从而导致所述芯片贴装区域217的表面平整度不高。相应地，在本申请实施例中，形成于所述芯片贴装区域217的所述电磁屏蔽层26能提升所述线路板21表面的平整度，使得所述感光芯片22的贴附精度提升。或者说，在本申请实施例中，所述电磁屏蔽层26形成于所述芯片贴装区域，以取代所述芯片贴装区域217形成用于贴装所述感光芯片22的支撑面，又因为所述电磁屏蔽层26的上表面的平整度高于所述线路板主体211的上表面214的平整度，因此，所述感光芯片22的贴附精度能够得以提升。也就是说，在本申请实施例中，所述电磁屏蔽层26具有双重效果：1、减少线路板21工作时产生的电磁波对感光芯片22的干扰；2、优化所述感光芯片22的贴装精度。

如图2所示，在本申请实施例中，所述感光芯片22直接贴附于所述电磁屏蔽层26的上表面。能够采用这种技术方案的原因在于，在本申请实施例中，所述电磁屏蔽材料具有一定的黏性(例如，所述电磁屏蔽材料被实施为导电银胶、导电银浆时)，因此，在形成所述电磁屏蔽层26后，可直接将所述感光芯片22贴附于所述电磁屏蔽层26的上表面，进而通过烘烤固化，以将所述感光芯片22附着于所述电磁屏蔽层26的上表面。也就是说，在本申请实施例中，所述电磁屏蔽层26能够有效地取代现有的布设于所述感光芯片22和所述芯片贴装区域217之间的黏着剂，从而有效地降低所述感光组件20的整体高度。也就是说，在该实施例中，所述电磁屏蔽层26具有三重效果：1、减少线路板21工作时产生的电磁波对感光芯片22的干扰；2、优化所述感光芯片22的贴装精度；3、作为贴附所述感光芯片22的黏着介质层，以避免摄像模组100高度的提升。

应可以理解，当所述感光芯片22直接贴附于所述电磁屏蔽层26的上表面时，所述摄像模组100的整体高度尺寸可尽可能地得到缩减，以利于小型化。

图6图示了根据本申请实施例的所述感光组件20的另一变形实施的示意图。如图6所示，在该变形实施例中，所述感光组件20进一步包括设置于所述电磁屏蔽层26上的黏附层27，所述感光芯片22贴附于所述黏附层27。也就是说，在该变形实施例中，所述感光芯片22附着于所述电磁屏蔽层26的技术方案作出调整。

如图2所示，在本申请实施例中，所述封装部24被实施为独立的支架，例如，塑料支架，其贴装于所述线路板21的周边区域218。图7图示了根据本申请实施例的所述感光组件20的又一变形实施的示意图，如图7所示，在该变形实施例中，所述封装部24通过模塑或模压等工艺一体成型于所述线路板21的预设位置，以形成一体式支架。

值得一提的是，在本申请实施例中，所述滤光元件25的安装方式也可以做出调整，例如，在本申请其他示例中，所述感光组件20进一步包括滤光元件支架(图中未示意)，所述滤光元件支架设置于所述封装部24的上表面，用于支撑所述滤光元件25于其上。

综上，基于本申请实施例的所述感光组件20和摄像模组100被阐明，其通过设置于感光芯片22和线路板21的芯片贴装区域217之间的电磁屏蔽层26，减少线路板21工作时产生的电磁波对感光芯片22的干扰。

也就是说，在本申请实施例中，本申请发明人意识到随着所述感光芯片22朝着大尺寸、高像素的趋势发展，所述线路板21所包含的布线数量将越来越多，布线形式也变得越来越复杂，且所述感光芯片22对电磁干扰的敏感也在提升，导致所述线路板21工作时所产生的电磁波的干扰量对所述感光芯片22成像的影响无法再忽略不计，进而提出在感光芯片22的下方设置所述电磁屏蔽层26的技术方案，旨在减少所述线路板21工作时产生的电磁波对所述感光芯片22的干扰，确保成像质量。

示例性线路板

如图3A和3B所示，根据本申请的另一方面，进一步提供一线路板21，其包括线路板主体211，具有上表面214和与所述上表面214相对的下表面215，以及，包括形成于所述上表面214与所述下表面215之间的至少一布线层216；其中，所述线路板主体211的上表面214包括芯片贴装区域217和围绕所述芯片贴装区域217的周边区域218，所述芯片贴装区域217适于贴装一感光芯片22于其上；其中，所述至少一布线层216包括高电磁干扰线和低电磁干扰线，超过第一预设比例的所述高电磁干扰线布设于所述芯片贴装区域217的下方，所述第一预设比例大于1/2。

如图3A所示，在本申请实施例中，所述线路板21被实施为软硬结合板，其进一步包括电连接板213和延伸于所述线路板主体211和所述电连接板213之间的软板212，其中，所述电连接板213用于将所述摄像模组100或所述感光组件20电连接于其他电子器件。当然，在本申请其他示例中，所述线路板21还可以被实施为其他类型的线路板21，例如，硬板，陶瓷基板，对此，并不为本申请所局限。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述线路板21进一步包括形成于所述芯片贴装区域217的电磁屏蔽层26，以通过所述电磁屏蔽层26隔离布设于所述芯片贴装区域217下方的高电磁干扰线对设置于所述芯片贴装区域217上方的该感光芯片22造成干扰。

在根据本申请实施例的所述线路板21中，在一具体示例中，超过第二预设比例的低电磁干扰线布设于所述周边区域218的下方，所述第二预设比例大于1/2。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述线路板主体211进一步包括设置于所述周边区域218的芯片电连接端219，所述电磁屏蔽层26位于所述芯片电连接端219的内侧。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述电磁屏蔽层26的面积与所述芯片贴装区域217的面积的比值为60％-120％。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述电磁屏蔽层26的面积与所述芯片贴装区域217的面积的比值为100％-120％。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述电磁屏蔽层26的面积与所述芯片贴装区域217的面积的比值为60％-100％。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述电磁屏蔽层26形成于所述芯片贴装区域217内。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述电磁屏蔽层26的厚度尺寸的范围为5μm-16μm。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述电磁屏蔽层26的上表面的平整度高于所述线路板主体211的上表面214的平整度。

在根据本申请实施例的所述线路板21中，在一具体示例中，所述电磁屏蔽层26由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。

综上，根据本申请实施例的所述线路板21被阐明，其优化所述线路板21中导线的布线方案：将产生较高电磁干扰的高电磁干扰线相对集中地布设于所述线路板21的芯片贴装区域217的下方，以降低所述线路板21工作时产生的电磁波对所述感光芯片22的干扰。

示意性感光组件的制备方法

图8A和图8B图示了根据本申请实施例的所述感光组件20的制备过程的示意图。如图8A和图8B所示，所述感光组件20的制备过程，包括如下步骤。

首先，提供一线路板21，所述线路板21包括线路板主体211，其中，所述线路板主体211具有上表面214和与所述上表面214相对的下表面215，以及，包括形成于所述上表面214与所述下表面215之间的至少一布线层216，所述上表面214包括芯片贴装区域217和围绕所述芯片贴装区域217的周边区域218，如图3A和3B所示；

接着，在所述芯片贴装区域217上形成一电磁屏蔽层26；以及

然后，在所述电磁屏蔽层26的上方设置一感光芯片22。

在根据本申请的所述制备过程中，在一个具体示例中，提供一线路板21，进一步包括：通过表面贴装工艺在所述线路板主体211上布设至少一电子元器件。值得一提的是，表面贴装工艺需要进行回流焊，回流焊炉中的高温会对喷涂、电镀或者真空镀在所述线路板主体211的表面的所述电磁屏蔽层26造成影响，使其产生形变，甚至进一步导致所述电磁屏蔽层26与所述线路板主体211部分甚至全部脱落，降低了所述电磁屏蔽层26与所述线路板主体211之间的结合力，最终致使所述感光芯片22与所述线路板21之间的附着结构不可靠。因此，在制备过程中，应当先进行表面贴装工艺，而后再喷涂、电镀或者真空镀电磁屏蔽层26。

在根据本申请的所述制备过程中，在一个具体示例中，在所述电磁屏蔽层26的上方设置一感光芯片22，包括：贴附所述感光芯片22于所述电磁屏蔽层26。特别地，在该示例中，所述电磁屏蔽层26的上表面的平整度高于所述线路板主体211的上表面214的平整度。所述电磁屏蔽层26由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。也就是说，在该示例中，所述电磁屏蔽层26能够有效地取代现有的布设于所述感光芯片22和所述芯片贴装区域217之间的黏着剂，从而有效地降低所述感光组件20的整体高度。也就是说，在该实施例中，所述电磁屏蔽层26具有三重效果：1、减少线路板21工作时产生的电磁波对感光芯片22的干扰；2、优化所述感光芯片22的贴装精度；3、作为贴附所述感光芯片22的黏着介质层。

在根据本申请的所述制备过程中，在一个具体示例中，在所述电磁屏蔽层26的上方设置一感光芯片22，包括：在所述电磁屏蔽层26上形成一黏附层27；以及，贴附所述感光芯片22于所述黏附层27。也就是说，在该示例中，所述感光芯片22附着于所述电磁屏蔽层26的技术方案作出调整。

综上，基于本申请实施例的所述感光组件20的制备方法被阐明，其通过设置于感光芯片22和线路板21的芯片贴装区域217之间的电磁屏蔽层26，减少线路板21工作时产生的电磁波对感光芯片22的干扰。

本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的目的已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。

Claims (31)

1.一种线路板，其特征在于，包括：

线路板主体，具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层；

其中，所述线路板主体的上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域，所述芯片贴装区域适于贴装一感光芯片于其上；

所述至少一布线层包括高电磁干扰线和低电磁干扰线，超过第一预设比例的所述高电磁干扰线布设于所述芯片贴装区域的下方，所述第一预设比例大于1/2。

2.根据权利要求1所述的线路板，进一步包括形成于所述芯片贴装区域的电磁屏蔽层，以通过所述电磁屏蔽层减少布设于所述芯片贴装区域下方的高电磁干扰线对设置于所述芯片贴装区域上方的该感光芯片造成干扰。

3.根据权利要求2所述的线路板，其中，超过第二预设比例的低电磁干扰线布设于所述周边区域的下方，所述第二预设比例大于1/2。

4.根据权利要求2所述的线路板，其中，所述线路板主体进一步包括设置于所述周边区域的芯片电连接端，所述电磁屏蔽层位于所述芯片电连接端的内侧。

5.根据权利要求4所述的线路板，其中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-120％。

6.根据权利要求5所述的线路板，其中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为100％-120％。

7.根据权利要求5所述的线路板，其中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-100％。

8.根据权利要求7所述的线路板，其中，所述电磁屏蔽层形成于所述芯片贴装区域内。

9.根据权利要求2所述的线路板，其中，所述电磁屏蔽层的厚度尺寸的范围为5μm-16μm。

10.根据权利要求2所述的线路板，其中，所述电磁屏蔽层的上表面的平整度高于所述线路板主体的上表面的平整度。

11.根据权利要求2所述的线路板，其中，所述电磁屏蔽层由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。

12.一种感光组件，其特征在于，包括：

包括线路板主体的线路板，所述线路板主体具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层，其中，所述上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域；

设置于所述芯片贴装区域上方的感光芯片；以及

设置于所述芯片贴装区域和所述感光芯片之间的电磁屏蔽层，以通过所述电磁屏蔽层减少布设于所述芯片贴装区域下方的所述至少一布线层对所述感光芯片造成干扰。

13.根据权利要求12所述的感光组件，其中，所述至少一布线层包括高电磁干扰线和低电磁干扰线，超过第一预设比例的所述高电磁干扰线布设于所述芯片贴装区域的下方，所述第一预设比例大于1/2。

14.根据权利要求13所述的感光组件，其中，超过第二预设比例的低电磁干扰线布设于所述周边区域的下方，所述第二预设比例大于1/2。

15.根据权利要求13所述的感光组件，其中，所述线路板主体进一步包括设置于所述周边区域的芯片电连接端，所述电磁屏蔽层位于所述芯片电连接端的内侧。

16.根据权利要求15所述的感光组件，其中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-120％。

17.根据权利要求16所述的感光组件，其中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为100％-120％。

18.根据权利要求16所述的感光组件，其中，所述电磁屏蔽层的面积与所述芯片贴装区域的面积的比值为60％-100％。

19.根据权利要求18所述的感光组件，其中，所述电磁屏蔽层形成于所述芯片贴装区域内。

20.根据权利要求12所述的感光组件，其中，所述电磁屏蔽层的厚度尺寸的范围为5μm-16μm。

21.根据权利要求12所述的感光组件，其中，所述电磁屏蔽层的上表面的平整度高于所述线路板主体的上表面的平整度。

22.根据权利要求21所述的感光组件，其中，所述电磁屏蔽层由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。

23.根据权利要求12或22所述的感光组件，其中，所述感光芯片直接贴附于所述电磁屏蔽层。

24.根据权利要求12或22所述的感光组件，进一步包括设置于所述电磁屏蔽层上的黏附层，所述感光芯片贴附于所述黏附层。

25.一种摄像模组，其特征在于，包括根据权利要求12-24任一所述的感光组件。

26.一种感光组件的制备方法，其特征在于，包括：

提供一线路板，所述线路板包括线路板主体，其中，所述线路板主体具有上表面和与所述上表面相对的下表面，以及，包括形成于所述上表面与所述下表面之间的至少一布线层，所述上表面包括芯片贴装区域和围绕所述芯片贴装区域的周边区域；

在所述芯片贴装区域上形成一电磁屏蔽层；以及

在所述电磁屏蔽层的上方设置一感光芯片。

27.根据权利要求26所述的制备方法，其中，提供一线路板，进一步包括：

通过表面贴装工艺在所述线路板主体上布设至少一电子元器件。

28.根据权利要求26所述的制备方法，其中，在所述电磁屏蔽层的上方设置一感光芯片，包括：

贴附所述感光芯片于所述电磁屏蔽层。

29.根据权利要求26所述的制备方法，其中，在所述电磁屏蔽层的上方设置一感光芯片，包括：

在所述电磁屏蔽层上形成一黏附层；以及

贴附所述感光芯片于所述黏附层。

30.根据权利要求28或29所述的制备方法，其中，所述电磁屏蔽层的上表面的平整度高于所述线路板主体的上表面的平整度。

31.根据权利要求30所述的制备方法，其中，所述电磁屏蔽层由电磁屏蔽材料制成，所述电磁屏蔽材料具有一定的黏性。

Images