CN113745156A - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- CN113745156A CN113745156A CN202110970015.0A CN202110970015A CN113745156A CN 113745156 A CN113745156 A CN 113745156A CN 202110970015 A CN202110970015 A CN 202110970015A CN 113745156 A CN113745156 A CN 113745156A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- etching barrier
- display panel
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本申请公开了一种显示面板及其制备方法，制备方法包括以下步骤：提供一基板，在所述基板的上表面制备出第一金属层；在所述第一金属层上制备出有源层和刻蚀阻挡层；以及在所述刻蚀阻挡层的上表面制备出氮掺杂层；在所述氮掺杂层的上表面制备出第二金属层；其中，每一步骤中均只采用一道光罩。本申请的效果在于，简化制备工艺，降低生产成本。
Description
技术领域
本申请涉及显示领域，具体涉及一种显示面板及其制备方法。
背景技术
随着显示市场的不断发展，显示产品对背板薄膜晶体管器件(TFT)的电性及背板的成本提出了更高的要求。特别是在如今显示行业竞争如下激烈的大背景下，基于传统的TFT技术需要设计革命来提升性能、降低成本，以增强在TFT显示技术领域的竞争力。
传统TFT的结构有蚀刻阻挡层型(Etch Stop Layer，ESL)、背沟道蚀刻型(BackChannel Etch，BCE)、顶栅结构型(Top gate)三种结构，其中蚀刻阻挡层型与背沟道蚀刻型的结构类似，工艺相较顶栅结构更简单。因此从成本的角度考量，更倾向于用蚀刻阻挡层型与背沟道蚀刻型的结构来制备薄膜晶体管，但传统的蚀刻阻挡层型结构TFT比背沟道蚀刻型要多一道光罩，因为蚀刻阻挡层需要通过黄光制程完成图形化，因此工艺较背沟道蚀刻型更复杂，成本更高。
发明内容
本申请的目的在于，提供一种显示面板及其制备方法，可以解决现有的显示面板的刻蚀阻挡层在制备过程中使用多道光罩，生产成本高昂等技术问题。
为实现上述目的，本申请提供一种显示面板的制备方法，包括以下步骤：提供一基板，在所述基板的上表面制备出第一金属层；在所述第一金属层上制备出有源层和刻蚀阻挡层；以及在所述刻蚀阻挡层的上表面制备出氮掺杂层；在所述氮掺杂层的上表面制备出第二金属层；其中，每一步骤中均只采用一道光罩。
进一步地，在所述基板的上表面制备出第一金属层的步骤之后，所述显示面板的制备方法还包括以下步骤：在所述第一金属层以及所述基板的上表面制备出绝缘层，所述有源层设于所述绝缘层远离所述第一金属层的一侧。
进一步地，在所述第一金属层上制备出有源层和刻蚀阻挡层的步骤包括：在所述绝缘层上依次沉积出有源层材料和刻蚀阻挡层材料，所述有源层材料位于所述绝缘层远离所述第一金属层的一侧，所述刻蚀阻挡层材料位于所述有源层材料远离所述绝缘层的一侧；第一次蚀刻处理所述有源层材料和所述刻蚀阻挡层材料，蚀刻后留下的光刻胶位于所述刻蚀阻挡层材料远离所述有源层材料的一侧，且所述光刻胶、所述刻蚀阻挡层材料以及所述有源层材料为依次叠放的台状结构；第二次蚀刻处理所述光刻胶的边缘部分，露出部分刻蚀阻挡层材料；第三次蚀刻处理所述刻蚀阻挡层材料，去除露出部分的刻蚀阻挡层材料，形成刻蚀阻挡层；以及剥离所述光刻胶并导体化处理所述有源层材料裸露的部分，形成有源层。
进一步地，在所述刻蚀阻挡层的上表面制备出氮掺杂层的步骤包括以下步骤：在所述刻蚀阻挡层、所述有源层以及所述绝缘层的上表面沉积一层氮掺杂材料；采用黄光工艺，去除部分覆盖在所述绝缘层上的氮掺杂材料，形成氮掺杂层，所述氮掺杂层覆盖于所述刻蚀阻挡层、所述有源层以及所述绝缘层，与所述刻蚀阻挡层下方的第一金属层相对设置。
进一步地，在所述氮掺杂层的上表面制备出第二金属层的步骤包括以下步骤：在所述氮掺杂层以及所述绝缘层的上表面沉积一层金属材料；蚀刻处理所述金属材料，去除位于所述刻蚀阻挡层上方的部分金属材料，形成第一通孔；蚀刻处理所述氮掺杂层，去除位于所述刻蚀阻挡层上方的部分氮掺杂层，裸露出部分刻蚀阻挡层，形成第二通孔；所述第二通孔与所述第一通孔相对设置，且内径相同。
进一步地，所述显示面板的制备方法还包括以下步骤：在所述第二金属层以及所述第一通孔、所述第二通孔内制备出钝化层。
进一步地，所述显示面板的制备方法还包括以下步骤：贯穿所述钝化层，形成第三通孔，所述第三通孔裸露出部分第二金属层；在所述钝化层的上表面以及所述第三通孔内沉积一层氧化铟锡薄膜；蚀刻处理所述氧化铟锡薄膜，形成像素电极层。
进一步地，所述第二次蚀刻处理的方式为灰化处理。
进一步地，所述刻蚀阻挡层的材质包括硅的氧化物或硅的氮化物。
为实现上述目的，本申请还提供一种显示面板，由如前文所述的显示面板的制备方法制备而成。
本申请的技术效果在于，在制备刻蚀阻挡层的制程中只采用一道光罩，在简化生产工艺的同时节省生产成本，提高产品竞争力。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的制备方法的流程图；
图2是本申请实施例提供的沉积刻蚀阻挡材料后的结构示意图；
图3是本申请实施例提供的蚀刻刻蚀阻挡材料和有源层材料后的示意图；
图4是本申请实施例提供的灰化处理后的示意图；
图5是本申请实施例提供的蚀刻部分刻蚀阻挡层后的示意图；
图6是本申请实施例提供的剥离光刻胶后的示意图；
图7是本申请实施例提供的沉积氮掺杂材料后的示意图；
图8是本申请实施例提供的蚀刻氮掺杂材料后的示意图；
图9是本申请实施例提供的制备完第二金属层后的示意图；
图10是本申请实施例提供的制备而成的显示面板的示意图。
附图标记说明：
1、基板；2、第一金属层；3、绝缘层；4、有源层材料；5、刻蚀阻挡层；6、光刻胶；7、氮掺杂层；8、第二金属层；9、钝化层；10、像素电极层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供一种显示面板及其制备方法。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
如图1至图10所示，本实施例提供一种显示面板的制方法以及由其制备而成的显示面板。
如图1所示，所述显示面板的制备方法包括步骤S1～S8。
S1提供一基板1，基板1为衬底基板，一般为玻璃基板，起到支撑作用。
S2在基板1的上表面制备出第一金属层2，具体地，在基板1的上表面采用物理气相沉积(Physical Vapor Deposition，PVD)的方式沉积一层金属材料，采用一道黄光工艺，湿刻后形成第一金属层2。物理气相沉积方式包括蒸镀(Evaporation)或溅镀(Sputtering)等。第一金属层2为栅极层。
S3在第一金属层2的上表面制备出绝缘层3，具体地，在第一金属层2和基板1的上表面采用化学气相沉积(Chemical Vapor Deposition，CVD)的方式沉积一层无机材料，所述无机材料可为氮化硅(SiN)或其他无机材料，完全覆盖第一金属层2，形成绝缘层3，绝缘层3起到将第一金属层2和其他导电层绝缘的作用。
S4在所述绝缘层3的上表面制备出有源层4以及刻蚀阻挡层5，具体地，包括以下步骤：
S41在绝缘层3的上表面依次沉积出一层有源层材料和刻蚀阻挡层材料，所述有源层材料位于绝缘层3远离第一金属层2的一侧，所述刻蚀阻挡层材料位于所述有源层材料远离绝缘层3的一侧，在本实施例中，所述有源层材料位于绝缘层3的上表面，所述刻蚀阻挡层材料位于所述有源层材料的上表面(参见图2)。所述有源层材料包括非晶硅(a-Si)、铟镓锌氧化物(IGZO)、低温多晶硅(LTPS)中的任一种，所述刻蚀阻挡层材料包括硅的氮化物(SiNx)、硅的氧化物(SiOx)中的一种。
S42第一次蚀刻处理所述有源层材料和所述刻蚀阻挡层材料，第一次蚀刻采用干刻方式，蚀刻后留下的光刻胶6位于所述刻蚀阻挡层材料远离所述有源层材料的一侧，且光刻胶6、所述刻蚀阻挡层材料以及所述有源层材料为依次叠放的台状结构，光刻胶6、刻蚀阻挡层材料、有源层材料与第一金属层2相对设置(参见图3)。
S43第二次蚀刻处理光刻胶6的边缘部分，露出部分刻蚀阻挡层材料，在这个第二次蚀刻处理过程中，采用灰化方式(ashing)，对于灰化所使用的气体则不作限定，只要能实现灰化即可(参见图4)。
S44第三次蚀刻处理所述刻蚀阻挡层材料，去除露出部分的刻蚀阻挡层材料，形成刻蚀阻挡层5(参见图5)，第三次蚀刻处理采用湿刻的方式。
S45剥离光刻胶6并导体化处理所述有源层材料裸露的部分，形成有源层4，剥离光刻胶6一般采用激光剥离的方式。有源层4被刻蚀阻挡层5所覆盖的部分依旧具备半导体特性，没有被刻蚀阻挡层5所覆盖的部分则具有导体特性，形成沟道(参见图6)。
上述步骤S4有源层4和刻蚀阻挡层5的制备过程中至采用一张光罩，进行黄光工艺，无需再使用多张光罩对刻蚀阻挡层5和有源层4进行分开蚀刻，减少了一道光罩，可节省生产成本。
S5在刻蚀阻挡层5的上表面制备出氮掺杂层7，具体地，在刻蚀阻挡层5、有源层4以及绝缘层3的上表面沉积一层氮掺杂材料(参见图7)。采用黄光工艺，干刻去除部分覆盖在绝缘层3上的氮掺杂材料，形成氮掺杂层7。氮掺杂层7覆盖于刻蚀阻挡层5、有源层4以及绝缘层3，与刻蚀阻挡层5下方的第一金属层2相对设置(参见图8)。
S6在氮掺杂层7的上表面制备出第二金属层8，具体地，在氮掺杂层7以及绝缘层3的上表面沉积一层金属材料，湿法蚀刻处理所述金属材料，去除位于刻蚀阻挡层5上方的部分金属材料，形成第一通孔(图未标识)，接着，干法蚀刻处理氮掺杂层7，去除位于刻蚀阻挡层5上方的部分氮掺杂层，裸露出部分刻蚀阻挡层，形成第二通孔(图未标识)，所述第二通孔与所述第一通孔相对设置，且内径相同，即所述第一通孔与所述第二通孔相互连通，形成一个大的通孔，该大通孔将部分刻蚀阻挡层5裸露出来(参见图9)，第二金属层8为源漏电极层，源极和漏极分别位于通孔的两侧。
氮掺杂层7使得第二金属层8与其下方的各膜层的接触良好，不容易出现脱离的问题。
S7在第二金属层8以及所述第一通孔、所述第二通孔内制备出钝化层9，钝化层9起到绝缘作用，将第二金属层8与其上方的导电膜层绝缘，防止出现短路等问题。
S8在钝化层9上制备出像素电极层10(参见图10)，具体地，贯穿钝化层9，在钝化层9上形成第三通孔(图未标识)，所述第三通孔裸露出部分第二金属层8。在钝化层9的上表面以及所述第三通孔内沉积一层氧化铟锡薄膜，湿法蚀刻处理所述氧化铟锡薄膜，形成像素电极层10，使得像素电极层10穿过所述第三通孔，电连接至第二金属层8。
由此可见，本实施例提供的显示面板的制备方法中一共采用了五道光罩，相比于现有的六道光罩有所减少，工艺简单的同时，也节约了生产成本。
如图10所示，本实施例还提供一种显示面板，所述显示面板包括基板1、第一金属层2、绝缘层3、有源层4、刻蚀阻挡层5、氮掺杂层7、第二金属层8、钝化层9以及像素电极层10。
所述显示面板是由前文所述的显示面板的制备方法制备而成的，因为在制备过程中减少了一道光罩的使用，所以节省了显示面板的生产成本，使得本实施例所述的显示面板更具备竞争力。
以上对本申请实施例所提供的一种显示面板及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示面板的制备方法，其特征在于，包括以下步骤：
提供一基板，在所述基板的上表面制备出第一金属层；
在所述第一金属层上制备出有源层和刻蚀阻挡层；以及
在所述刻蚀阻挡层的上表面制备出氮掺杂层；
在所述氮掺杂层的上表面制备出第二金属层；
其中，每一步骤中均只采用一道光罩。
2.如权利要求1所述的显示面板的制备方法，其特征在于，在所述基板的上表面制备出第一金属层的步骤之后，还包括：
在所述第一金属层以及所述基板的上表面制备出绝缘层，所述有源层设于所述绝缘层远离所述第一金属层的一侧。
3.如权利要求2所述的显示面板的制备方法，其特征在于，在所述第一金属层上制备出有源层和刻蚀阻挡层的步骤包括：
在所述绝缘层上依次沉积出一层有源层材料和刻蚀阻挡层材料，所述有源层材料位于所述绝缘层远离所述第一金属层的一侧，所述刻蚀阻挡层材料位于所述有源层材料远离所述绝缘层的一侧；
第一次蚀刻处理所述有源层材料和所述刻蚀阻挡层材料，蚀刻后留下的光刻胶位于所述刻蚀阻挡层材料远离所述有源层材料的一侧，且所述光刻胶、所述刻蚀阻挡层材料以及所述有源层材料为依次叠放的台状结构；
第二次蚀刻处理所述光刻胶的边缘部分，露出部分刻蚀阻挡层材料；
第三次蚀刻处理所述刻蚀阻挡层材料，去除露出部分的刻蚀阻挡层材料，形成刻蚀阻挡层；以及
剥离所述光刻胶并导体化处理所述有源层材料裸露的部分，形成有源层。
4.如权利要求3所述的显示面板的制备方法，其特征在于，在所述刻蚀阻挡层的上表面制备出氮掺杂层的步骤包括以下步骤：
在所述刻蚀阻挡层、所述有源层以及所述绝缘层的上表面沉积一层氮掺杂材料；
采用黄光工艺，去除部分覆盖在所述绝缘层上的氮掺杂材料，形成氮掺杂层，所述氮掺杂层覆盖于所述刻蚀阻挡层、所述有源层以及所述绝缘层，与所述刻蚀阻挡层下方的第一金属层相对设置。
5.如权利要求4所述的显示面板的制备方法，其特征在于，在所述氮掺杂层的上表面制备出第二金属层的步骤包括以下步骤：
在所述氮掺杂层以及所述绝缘层的上表面沉积一层金属材料；
蚀刻处理所述金属材料，去除位于所述刻蚀阻挡层上方的部分金属材料，形成第一通孔；
蚀刻处理所述氮掺杂层，去除位于所述刻蚀阻挡层上方的部分氮掺杂层，裸露出部分刻蚀阻挡层，形成第二通孔；所述第二通孔与所述第一通孔相对设置，且内径相同。
6.如权利要求5所述的显示面板的制备方法，其特征在于，还包括以下步骤：
在所述第二金属层以及所述第一通孔、所述第二通孔内制备出钝化层。
7.如权利要求6所述的显示面板的制备方法，其特征在于，还包括以下步骤：
贯穿所述钝化层，形成第三通孔，所述第三通孔裸露出部分第二金属层；
在所述钝化层的上表面以及所述第三通孔内沉积一层氧化铟锡薄膜；
蚀刻处理所述氧化铟锡薄膜，形成像素电极层。
8.如权利要求3所述的显示面板的制备方法，其特征在于，
所述第二次蚀刻处理的方式为灰化处理。
9.如权利要求1所述的显示面板的制备方法，其特征在于，
所述刻蚀阻挡层的材质包括硅的氧化物或硅的氮化物。
10.一种显示面板，其特征在于，由如权利要求1～9中任一项所述的显示面板的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110970015.0A CN113745156A (zh) | 2021-08-23 | 2021-08-23 | 显示面板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110970015.0A CN113745156A (zh) | 2021-08-23 | 2021-08-23 | 显示面板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113745156A true CN113745156A (zh) | 2021-12-03 |
Family
ID=78732358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110970015.0A Pending CN113745156A (zh) | 2021-08-23 | 2021-08-23 | 显示面板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745156A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110175088A1 (en) * | 2010-01-18 | 2011-07-21 | Jong In Kim | Thin-Film Transistor Substrate and Method of Fabricating the Same |
| CN206505923U (zh) * | 2015-10-29 | 2017-09-19 | 陆磊 | 一种薄膜晶体管及显示器面板 |
| CN109148303A (zh) * | 2018-07-23 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
-
2021
- 2021-08-23 CN CN202110970015.0A patent/CN113745156A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110175088A1 (en) * | 2010-01-18 | 2011-07-21 | Jong In Kim | Thin-Film Transistor Substrate and Method of Fabricating the Same |
| CN206505923U (zh) * | 2015-10-29 | 2017-09-19 | 陆磊 | 一种薄膜晶体管及显示器面板 |
| CN109148303A (zh) * | 2018-07-23 | 2019-01-04 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管的制备方法 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100865451B1 (ko) | 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법 | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| US10510901B2 (en) | Thin film transistor and fabrication method thereof, array substrate and display device | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US11804496B2 (en) | Transistor device, manufacturing method thereof, display substrate and display device | |
| KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| US20230317826A1 (en) | Method for manufacturing thin film transistor, and thin film transistor | |
| US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
| CN110993612A (zh) | 阵列基板及其制作方法 | |
| US11355569B2 (en) | Active device substrate comprising silicon layer and manufacturing method thereof | |
| WO2016201610A1 (zh) | 金属氧化物薄膜晶体管及制备方法、显示面板和显示器 | |
| US20240055444A1 (en) | Array substrate, method of manufacturing same, and display panel | |
| CN113745156A (zh) | 显示面板及其制备方法 | |
| CN113889489A (zh) | 阵列基板及其制备方法、显示装置 | |
| KR20010017422A (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| CN111710727A (zh) | 一种阵列基板及其制备方法以及显示面板 | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 | |
| CN111725134A (zh) | 一种阵列基板及其制造方法 | |
| US7808569B2 (en) | Method for manufacturing pixel structure | |
| CN111128876A (zh) | 一种阵列基板的制备方法 | |
| US20240072068A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN111584424B (zh) | 一种阵列基板制备方法 | |
| US11037801B2 (en) | Fabrication methods of patterned metal film layer, thin film transistor and display substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |