CN113728448A - 在集成电路器件中形成薄膜电阻器（tfr） - Google Patents
在集成电路器件中形成薄膜电阻器（tfr） Download PDFInfo
- Publication number
- CN113728448A CN113728448A CN201980095088.0A CN201980095088A CN113728448A CN 113728448 A CN113728448 A CN 113728448A CN 201980095088 A CN201980095088 A CN 201980095088A CN 113728448 A CN113728448 A CN 113728448A
- Authority
- CN
- China
- Prior art keywords
- tfr
- contact
- etch stop
- layer
- stop layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 93
- 238000000034 method Methods 0.000 claims abstract description 76
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims 2
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 229910021332 silicide Inorganic materials 0.000 description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H01L28/20—
-
- H01L27/0629—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种用于在包括IC元件(例如，存储器部件)的集成电路(IC)中形成薄膜电阻器(TFR)的方法。在IC元件之上形成第一接触蚀刻停止层。包括TFR蚀刻停止层、TFR膜层和第二接触蚀刻停止层的TFR层叠堆形成在第一接触蚀刻停止层之上，并且在一些情况下形成在一个或多个金属前介电层之上。在IC叠堆之上形成图案化掩模，并且穿过第一接触蚀刻停止层和第二接触蚀刻停止层两者蚀刻叠堆，以同时形成(a)暴露IC元件的接触区域的第一接触开口和(b)暴露TFR膜层的第二接触开口。第一接触开口和第二接触开口填充有导电材料，以形成到IC元件的导电接触件和到TFR膜层的导电接触件。
Description
优先权
本专利申请要求2019年4月11日提交的美国临时专利申请号62/832,290的优先权，该专利申请的内容据此全文并入本文。
技术领域
本公开涉及薄膜电阻器(TFR)和形成薄膜电阻器的方法，例如用于形成集成在半导体集成电路(IC)器件中的薄膜电阻器的系统和方法。
背景技术
许多集成电路(“IC”)器件包含薄膜电阻器(TFR)，该TFR提供了优于其他类型电阻器的各种优点。例如，TFR可以是高度准确的，并且可以微调以提供非常精确的电阻值。此外，例如在将TCR“调整”至近零值的合适退火工艺之后，TFR通常具有低电阻温度系数(TCR)，这可在宽泛范围的操作温度内提供稳定操作。此外，TFR通常具有较小的寄生分量，这提供了有利的高频行为。TFR可包括在绝缘衬底上或绝缘衬底中形成的任何合适的金属膜。一些常见的IC集成TFR材料包括SiCr、SiCCr、TaN和TiN，但也可使用任何其他合适的材料。薄膜电阻器的一个共同缺点是它们的制造通常需要附加加工步骤，包括多个附加掩模步骤。例如，通常需要至少两个掩模步骤来将TFR集成到使用AlCu作为后端互连件的过程中。
发明内容
本发明的实施方案提供了用于将薄膜电阻器(TFR)集成在半导体集成电路(IC)器件中的改进技术，与常规技术相比，这可降低成本。例如，与需要至少两个掩模工艺的常规方法相比，一些实施方案提供了用于使用单个光掩模工艺形成集成TFR的方法和系统。
一个实施方案提供了形成包括薄膜电阻器(TFR)的集成电路(IC)结构的方法。可在半导体衬底之上形成至少一个IC元件(例如，晶体管或存储器部件)，该IC元件具有相关联的IC元件接触区域。可在IC元件之上形成第一接触蚀刻停止层。TFR层叠堆可在第一接触蚀刻停止层上方(例如，在第一接触蚀刻停止层正上方，或者在于第一接触蚀刻停止层之上形成的一个或多个介电层之上)形成并且从IC元件接触区域侧向偏移。TFR层叠堆可包括TFR蚀刻停止层、位于TFR蚀刻停止层之上的TFR膜和位于TFR膜之上的第二接触蚀刻停止层。可在TFR层叠堆上方或下方(即在形成TFR层叠堆之前或之后)形成至少一个介电层。可形成图案化掩模，该图案化掩模包括在IC元件接触区域之上对准的第一掩模开口和在TFR层叠堆之上对准的第二掩模开口。然后可穿过第一掩模开口和第二掩模开口并穿过IC结构的部分来执行至少一次蚀刻，以同时形成(a)暴露IC元件接触区域的第一接触开口和(a)暴露TFR膜的第二接触开口，该穿过IC结构的部分包括穿过第一接触蚀刻停止层和第二接触蚀刻停止层两者。第一接触开口和第二接触开口可填充有导电材料，以形成到IC元件的导电接触件和到TFR膜的导电接触件。
另一个实施方案提供了形成薄膜电阻器(TFR)的方法，该方法包括：在半导体衬底之上形成导电接触区域，在导电接触区域上方形成第一接触蚀刻停止层；在第一接触蚀刻停止层上方形成TFR膜，以及在TFR膜之上形成第二接触蚀刻停止层，并且TFR膜和第二接触蚀刻停止层从接触焊盘侧向偏移。形成光掩模，并且使其图案化为具有在导电接触区域之上对准的第一掩模开口和在TFR膜之上对准的至少一个第二掩模开口。可穿过第一掩模开口和第二掩模开口并穿过第一接触蚀刻停止层和第二接触蚀刻停止层两者来执行至少一次蚀刻，以形成(a)暴露导电接触区域的第一接触开口和(a)暴露TFR膜的至少一个第二接触开口两者。第一接触开口和第二接触开口可填充有导电材料，以形成到导电接触区域的垂直延伸接触件和到TFR膜的垂直延伸接触件。
另一个实施方案提供了集成电路(IC)结构，该IC结构包括：至少一个IC元件，该至少一个IC元件位于半导体衬底之上，该至少一个IC元件具有至少一个IC元件接触区域；第一接触蚀刻停止层，该第一接触蚀刻停止层位于至少一个IC元件之上；和薄膜电阻器(TFR)，该TFR位于第一接触蚀刻停止层之上并且从至少一个IC元件接触区域侧向偏移。TFR层叠堆可包括TFR膜层和位于TFR膜层之上的第二接触蚀刻停止层。第二接触蚀刻停止层的第一侧向边缘与第二接触蚀刻停止层下方的TFR膜层的第一侧向边缘侧向重合。在一些实施方案中，由于对TFR层叠堆执行的掩模和蚀刻工艺，第二接触蚀刻停止层的第一侧向边缘与下面的TFR膜层的第一侧向边缘侧向重合。在一些实施方案中，例如，由于对TFR层叠堆执行的掩模和蚀刻工艺，第二接触蚀刻停止层的第二侧向边缘与TFR膜层的第二侧向边缘侧向重合。IC结构还可包括：至少一个导电接触件，该至少一个导电接触件向下延伸到TFR膜层，从而限定IC结构中的TFR；和至少一个导电接触件，该至少一个导电接触件从TFR侧向偏移并且向下延伸到至少一个IC元件。
本发明的实施方案可提供优于已知的多光掩模TFR集成工艺的一种或多种有益效果，包括例如降低成本、减少循环时间和/或减少集成TFR中的缺陷。
一些实施方案利用IC叠堆中不同层之间的蚀刻选择性的差异，以允许仅使用单个光掩模将TFR插入金属前介电区域内。具体地讲，可以在IC叠堆中形成的TFR膜的正上方提供抗蚀层，以控制后续的接触蚀刻(用于形成接触沟槽或通孔的蚀刻工艺)，使得接触蚀刻基本上同时暴露TFR膜和IC元件(例如，晶体管或存储器部件)的接触焊盘。因此，单个蚀刻工艺(以及因此单个掩模)可用于形成(a)TFR接触件和(b)到下面的IC元件的接触件两者。例如，使用氮化物通常比用于接触蚀刻工艺的氧化物蚀刻慢得多的事实，氮化物层(例如，SiN)可设置在TFR膜的正上方以减慢TFR膜之上的接触蚀刻，同时在不存在氮化物层的区域中以其常规蚀刻速率继续接触蚀刻，使得接触蚀刻同时到达TFR膜和IC元件接触焊盘。因此，在TFR膜之上形成的氮化物层充当“硬掩模”，这在常规TFR形成技术中不是预期的。
附图说明
下文结合附图描述了本公开的示例性方面，其中：
图1A至图1L示出了根据本发明的示例性实施方案将薄膜电阻器(TFR)集成在半导体集成电路(IC)器件中的示例性方法；
图2示出了本发明的另一个示例性实施方案，其中TFR较低地形成在IC叠堆中，直接形成在第一接触蚀刻停止层和第一介电层的顶部上；并且
图3示出了本发明的另一个示例性实施方案，其中TFR在示例性IC结构中更高地形成，在第二介电层和第三介电层之间形成。
应当理解，出现在多个不同附图中的任何所示元件的参考标号在多个附图中具有相同含义，并且本文在任何特定附图的上下文中提及或讨论任何所示元件也适用于每个其他附图(如果有的话)，其中示出了相同的所示元件。
具体实施方式
如上所述，本发明的实施方案提供了用于将薄膜电阻器(TFR)集成在半导体集成电路(IC)器件中的改进技术，与常规技术相比，这可降低成本。例如，与需要至少两个掩模工艺的常规方法相比，一些实施方案提供了用于使用单个光掩模工艺形成集成TFR的方法和系统。
本发明的第一方面提供了形成包括薄膜电阻器(TFR)的集成电路(IC)结构的方法。该方法可包括：在半导体衬底之上形成至少一个IC元件，该至少一个IC元件具有至少一个IC元件接触区域；在至少一个IC元件之上形成第一接触蚀刻停止层；以及在第一接触蚀刻停止层上方形成TFR层叠堆并且该TFR层叠堆从至少一个IC元件接触区域侧向偏移。形成TFR层叠堆可包括：形成TFR蚀刻停止层，在TFR蚀刻停止层之上形成TFR膜，以及在TFR膜之上形成第二接触蚀刻停止层。可在TFR层叠堆上方或下方(即在形成TFR层叠堆之前或之后)形成至少一个介电层。可形成图案化掩模，该图案化掩模包括在至少一个IC元件接触区域之上对准的至少一个第一掩模开口和在TFR层叠堆之上对准的至少一个第二掩模开口。然后可穿过第一掩模开口和第二掩模开口并穿过IC结构的部分来执行至少一次蚀刻，以同时形成(a)暴露至少一个IC元件接触区域的至少一个第一接触开口和(a)暴露TFR膜的至少一个第二接触开口，该穿过IC结构的部分包括穿过第一接触蚀刻停止层和第二接触蚀刻停止层两者。第一接触开口和第二接触开口可填充有导电材料，以形成到至少一个IC元件的至少一个导电接触件和到TFR膜的至少一个导电接触件。
在一些实施方案中，可在至少一个IC元件之上并在第一接触蚀刻停止层之上沉积一个或多个介电层，并且可在此类介电层之上形成TFR层叠堆。此外，可在TFR层叠堆之上沉积至少一个介电层。
在一些实施方案中，TFR层叠堆可直接形成在第一接触蚀刻停止层上。
在一些实施方案中，第一接触蚀刻停止层和第二接触蚀刻停止层由相同的材料形成。例如，第一接触蚀刻停止层和第二接触蚀刻停止层均可包括SiN层。在其他实施方案中，第一接触蚀刻停止层和第二接触蚀刻停止层可由不同材料形成。例如，第一接触蚀刻停止层或第二接触蚀刻停止层可包含SiN，而另一者可包含SiC或SiON。在一些实施方案中，第二接触蚀刻停止层具有比第一接触蚀刻停止层大的厚度。
在一些实施方案中，执行至少一次蚀刻以同时形成(a)暴露IC元件接触区域的至少一个第一接触开口和(a)暴露TFR膜的至少一个第二接触开口可包括：(a)执行第一蚀刻，该第一蚀刻在第一接触蚀刻停止层和第二接触蚀刻停止层处停止；以及(b)执行第二蚀刻，该第二蚀刻延伸穿过第一接触蚀刻停止层和第二接触蚀刻停止层以暴露至少一个IC元件接触区域和TFR膜。
本发明的另一方面提供了形成薄膜电阻器(TFR)的方法，该方法包括：在半导体衬底之上形成导电接触区域；在导电接触区域上方形成第一接触蚀刻停止层；在第一接触蚀刻停止层上方形成TFR膜；以及在TFR膜之上形成第二接触蚀刻停止层，其中TFR膜和第二接触蚀刻停止层从接触焊盘侧向偏移。该方法还可包括：形成图案化掩模，该图案化掩模具有在导电接触区域之上对准的第一掩模开口和在TFR膜之上对准的至少一个第二掩模开口；穿过第一掩模开口和第二掩模开口并穿过第一接触蚀刻停止层和第二接触蚀刻停止层两者来执行至少一次蚀刻，以形成(a)暴露导电接触区域的第一接触开口和(a)暴露TFR膜的至少一个第二接触开口两者；以及用导电材料填充第一接触开口和至少一个第二接触开口，以形成到导电接触区域的垂直延伸接触件和到TFR膜的垂直延伸接触件。
在一些实施方案中，该方法可包括：在半导体衬底之上形成IC元件，其中导电接触区域向IC元件提供导电耦合；在IC元件、导电接触区域和第一接触蚀刻停止层之上沉积至少一个介电层；以及在至少一个介电层之上形成TFR膜。
在一些实施方案中，该方法可包括：通过在第一接触蚀刻停止层上直接形成TFR蚀刻停止层来在第一接触蚀刻停止层上直接形成TFR层叠堆；在TFR蚀刻停止层之上形成TFR膜；以及在TFR膜之上形成第二接触蚀刻停止层。
本发明的另一方面提供了集成电路(IC)结构，该IC结构包括：至少一个IC元件，该至少一个IC元件位于半导体衬底之上，该至少一个IC元件具有至少一个IC元件接触区域；第一接触蚀刻停止层，该第一接触蚀刻停止层位于至少一个IC元件之上；和薄膜电阻器(TFR)，该TFR位于第一接触蚀刻停止层之上并且从至少一个IC元件接触区域侧向偏移。TFR层叠堆可包括TFR膜层和位于TFR膜层之上的第二接触蚀刻停止层。第二接触蚀刻停止层的侧向边缘与第二接触蚀刻停止层下方的TFR膜层的侧向边缘侧向重合。在一些实施方案中，由于对TFR层叠堆执行的掩模和竖直蚀刻工艺，第二接触蚀刻停止层的侧向边缘与下面的TFR膜层的侧向边缘侧向重合。IC结构还可包括：至少一个导电接触件，该至少一个导电接触件向下延伸到TFR膜层，从而限定IC结构中的TFR；和至少一个导电接触件，该至少一个导电接触件从TFR侧向偏移并且向下延伸到至少一个IC元件。
在一些实施方案中，IC结构还包括至少一个介电层，该至少一个介电层位于第一接触蚀刻停止层上方并且位于TFR层叠堆下方。
在一些实施方案中，TFR还包括位于TFR膜层下方的TFR蚀刻停止层。在一些实施方案中，TFR蚀刻停止层的侧向边缘可与TFR膜层的侧向边缘和第二接触蚀刻停止层的侧向边缘侧向重合。在一些实施方案中，由于对TFR层叠堆执行的掩模和竖直蚀刻工艺，第二接触蚀刻停止层、TFR膜层和TFR蚀刻停止层的侧向边缘彼此侧向重合。
图1A至图1L示出了根据示例性实施方案将薄膜电阻器(TFR)集成在半导体集成电路(IC)器件中的示例性方法。
图1A示出了示例性集成电路(IC)结构10，例如，在制造包括任何数量的IC元件或部件12(例如，存储器单元、晶体管、栅极(例如，浮栅、控制栅、擦除栅)、字线、位线、导电接触件、通孔或其他金属线)的芯片或其他器件期间，但不限于位于衬底14上。存储器单元、晶体管或栅极统称为有源元件。在该示例中，IC结构的所示部分包括EEPROM或闪存存储器单元的浮栅存储器元件12A和12B。IC元件12A和12B可包括可编程层结构16(例如，栅极)和形成在可编程层结构16的侧壁上的介电间隔层18。硅化物层可限定IC元件12A和12B的硅化物接触焊盘20，或IC元件12A和12B与稍后形成的导电接触件的导电耦合(参见例如下文所述的图1K和图1L)，例如以将所选电压施加到IC元件12A和12B。
图1A可表示IC制造工艺期间的在以下操作之后的状态：形成存储器单元元件12A和12B，以及在元件12A和12B之上沉积第一接触蚀刻停止层30然后沉积第一介电层32。在一个实施方案中，第一接触蚀刻停止层30可包括自对准接触(SAC)SiN层，并且第一介电层32可包括高密度等离子体(HDP)金属前介电(PMD)氧化物。
如图1B所示，可执行CMP工艺以使第一介电层32的顶表面平坦化。在一些实施方案中，可以执行快速热处理(RTP)退火，以使第一介电层32进一步稳定。
如图1C所示，可在第一介电层32之上沉积TFR层叠堆38。例如，TFR膜层42(例如，SiCCr、SiCr、TaN、TiN或任何其他合适的TFR膜材料)可沉积在一对蚀刻停止层(示出为下部TFR蚀刻停止层40(例如，SiN)和第二接触蚀刻停止层44(例如，SiN))之间。在一些实施方案中，可例如在沉积第二接触蚀刻停止层44之前(或之后)执行退火，以调整或优化TFR膜层42的温度系数。
根据特定实施方案，下部TFR蚀刻停止层40可以是任选的。因此，一些实施方案可排除下部TFR蚀刻停止层40，使得TFR层叠堆38仅包括TFR膜层42和覆盖在上面的第二接触蚀刻停止层44。
第二接触蚀刻停止层44可被配置为充当TFR硬掩模。可选择或调整第二接触蚀刻停止层44的厚度以在后续蚀刻工艺中提供所需蚀刻结果，如下文参考图1J和图1K所述。例如，可基于以下各项来选择第二接触蚀刻停止层44的厚度：(a)第二接触蚀刻停止层44相对于一个或多个下层(在该示例中为下部TFR蚀刻停止层40和第一介电层32)的蚀刻选择性，和/或(b)第二接触蚀刻停止层44层的厚度相对于一个或多个下层的厚度，因为这些厚度通常影响穿过每个相应层的蚀刻速率。
在一个示例性实施方案中，形成TFR层叠堆38包括：沉积
SiN下部TFR蚀刻停止层40；沉积
SiCCr TFR膜层42；使SiCCr膜层42在515℃下退火30分钟以优化TFR膜层42的温度系数；以及最后沉积约
(例如，
至
)的SiN第二接触蚀刻停止层44，该SiN第二接触蚀刻停止层在图1J中执行的蚀刻期间充当硬掩模，如下所述。
如图1D所示，光致抗蚀剂50可在TFR层叠堆38之上沉积，并将其在形成TFR的所需位置处图案化。如图所示，光致抗蚀剂50可在从硅化物接触焊盘20侧向偏移的位置处被图案化，以便形成从硅化物接触焊盘20侧向偏移的TFR，从而允许同时形成向下延伸到硅化物接触焊盘20的接触件和向下延伸到TFR的接触件，如下所述。
如图1E所示，然后可通过TFR蚀刻工艺蚀刻光致抗蚀剂50的区域外部的TFR层叠堆38的组成层，即任选的下部TFR蚀刻停止层40、TFR膜层42和第二接触蚀刻停止层44。在一个实施方案中，TFR蚀刻工艺是两步蚀刻，包括：(a)第一蚀刻，该第一蚀刻用于移除第二接触蚀刻停止层44和TFR膜层42，并且在下部TFR蚀刻停止层40上停止(例如，由于相关层的蚀刻选择性)，之后进行(a)第二蚀刻，该第二蚀刻使用与第一蚀刻不同的蚀刻化学物质来清除下部TFR蚀刻停止层40，其中光致抗蚀剂50保留在TFR层叠堆38的剩余部分之上。TFR蚀刻工艺可基于光掩模50的侧向范围限定第二接触蚀刻停止层44、TFR膜层42和下部TFR蚀刻停止层40的至少一个侧向边缘。例如，如图1E所示，TFR蚀刻工艺可限定：(a)(分别为第二接触蚀刻停止层44、TFR膜层42和下部TFR蚀刻停止层40的)第一侧向边缘44a、42a和40a，这些第一侧向边缘由光掩模50的第一侧向边缘50a自对准并且因此彼此重合，以及(b)(分别为第二接触蚀刻停止层44、TFR膜层42和下部TFR蚀刻停止层40的)第二侧向边缘44b、42b和40b，这些第二侧向边缘由光掩模50的第二侧向边缘50b自对准并且因此彼此重合。在此类实施方案中，第一侧向边缘44a、42a和40a以及第二侧向边缘44b、42b和40b可被称为蚀刻限定的侧向边缘，其在结构上可与以其他方式限定的侧向边缘区分开。
如图1F所示，然后可例如使用抗蚀剂剥离/灰化工艺来移除剩余光致抗蚀剂50。
如图1G所示，可在该结构之上沉积第二介电层54。在一些实施方案中，第二介电层54可包含金属前介电(PMD)氧化物，例如PMD P TEOS(磷掺杂的原硅酸四乙酯膜)。如图所示，沉积的第二介电层54可分别覆盖第二接触蚀刻停止层44、TFR膜层42和下部TFR蚀刻停止层40的第一侧向边缘44a、42a和40a以及第二侧向边缘44b、42b和40b。
如图1H所示，可执行CMP工艺以使第二介电层54的顶表面平坦化。
如图1I所示，可在第二介电层54的平坦化的顶表面之上沉积第三介电层60(例如，PMD氧化物覆盖层)。根据特定实施方案，该步骤可以是任选的。
如图1J所示，接触光掩模64可被沉积并图案化，之后进行用于形成用于形成到IC元件12A和12B的导电接触件以及到TFR膜层42的导电接触件的开口的蚀刻工艺。用于形成接触开口的蚀刻工艺在本文中被称为“接触蚀刻”工艺。在一些实施方案中，接触蚀刻工艺可包括一系列的多次接触蚀刻，例如，针对每次蚀刻使用不同蚀刻化学物质或其他蚀刻参数。在例示的实施方案中，接触蚀刻工艺包括第一接触蚀刻，之后是第二接触蚀刻。
如图1J所示，执行第一接触蚀刻以同时至少部分地蚀刻所有接触开口(例如，沟槽或通孔)，包括在IC元件12A和12B的目标结构(包括硅化物焊盘20)之上侧向对准的第一接触开口68A，以及在TFR膜层42的剩余部分之上侧向对准的第二接触开口68B。在一些实施方案中，第一接触蚀刻停止层30和第二接触蚀刻停止层44(例如，氮化物蚀刻停止层)可基于每个相应层的蚀刻选择性来减慢相应下层上方的蚀刻进度。在一些实施方案中，如图1J所示，第二接触开口68B可延伸到第二接触蚀刻停止层44中部分距离，而第一接触开口68A的蚀刻继续向下到达第一接触蚀刻停止层30。一旦暴露第一接触蚀刻停止层30的顶表面，或者另选地蚀刻穿过第一接触蚀刻停止层30的一部分，第一蚀刻就可停止。
如图1K所示，在执行第一接触蚀刻之后，可使用与图1J所示的第一接触蚀刻不同的蚀刻化学物质来执行第二接触蚀刻，以选择性地蚀刻第一接触蚀刻停止层30和第二接触蚀刻停止层44。可选择和调整蚀刻的结构(例如，IC结构10中的各个层的组成和厚度)以及第二接触蚀刻的化学物质和蚀刻参数，使得蚀刻同时或大致同时暴露所有目标特征部，例如，TFR膜层42的剩余部分和存储器元件12A、12B的硅化物接触焊盘20。
如图1L所示，可移除掩模64，并且可通过在蚀刻的接触开口(例如，沟槽或通孔)中沉积导电材料(例如，钨或其他金属)来形成导电接触件70A和70B。然后可执行CMP以使IC结构10的顶部平坦化。如图所示，导电接触件70A可落到存储器元件12A、12B的硅化物接触焊盘20上或以其他方式接触到该硅化物接触焊盘，而TFR导电接触件70B可落到TFR膜层42的相应位置上或以其他方式接触到该相应位置。在预定位置处与TFR膜层42导电接触的两个TFR导电接触件70B的形成限定TFR 80。然后可在图1L所示的结构之上形成金属层，以形成到导电接触件70A的金属接触件和到TFR导电接触件70B的金属接触件。
所公开的工艺可允许半导体共同的任何金属互连流动，例如，AlCu、AlSiCu或Cu沟槽。此外，TFR形成工艺可在不同点处集成到制造工艺中以在IC结构10内的任何深度处形成TFR 80，例如，在IC结构10中的任何介电层之中、上方或下方。图1A至图1L所示的示例性工艺示出了在第一介电层32和第二介电层54之间形成示例性TFR 80。
图2示出了本发明的另一个示例性实施方案，其中TFR 80A较低地形成在示例性IC结构10A中，特别是直接形成在第一接触蚀刻停止层30的顶部上，并且形成在第一介电层32下方。TFR 80A可通过以下操作来形成：在形成第一接触蚀刻停止层30之后并且在沉积第一介电层32之前，以及以其他方式在图1G至图1L所示的调节TFR 80A的增大深度的过程之后，执行图1C至图1F所示的步骤。
图3示出了本发明的又一个示例性实施方案，其中TFR 80B在示例性IC结构10B中更高地形成，特别是在第二介电层54与第三介电层60之间形成。TFR 10B可通过以下操作来形成：在沉积第二介电层54之后，以及以其他方式在图1G至图1L所示的调节TFR 80B的减小深度的过程之后，执行图1C至图1F所示的步骤。
因此，根据本文所公开的教导内容，TFR可以在IC结构中的任何层或深度处形成。
如上所述，在TFR膜42之上形成的第二接触蚀刻停止层44可被调整至相关工艺或集成要求。第一接触蚀刻停止层30和第二接触蚀刻停止层44中的每一者可由任何合适的一种或多种材料形成，包括例如(a)SiN；(b)Si3N4；(c)SiON；(d)SixOyNz的任何其他形式，其中x、y和z中的每一者可为0、1、2、3、4或任何其他值；(e)任何其他介电氮化物层；(f)SiO2；(g)SiOx，其中x<2；(h)SiC；或(i)适于提供蚀刻停止功能的任何其他材料。在一些实施方案中，第二接触蚀刻停止层44具有与第一接触蚀刻停止层30相同的组成。例如，在一些实施方案中，第一接触蚀刻停止层30和第二接触蚀刻停止层44两者可包含SiN。在其他实施方案中，第二接触蚀刻停止层44可具有与第一接触蚀刻停止层30不同的组成。例如，第一接触蚀刻停止层30或第二接触蚀刻停止层44可包含SiN，而另一者可包含SiC或SiON。
如果第一接触蚀刻停止层30和第二接触蚀刻停止层44两者由相同的材料形成，则它们将相对于接触蚀刻化学物质具有相同的蚀刻速率，并且因此也将对IC结构10中的任何介电层(例如，介电层32、54和60)具有相同的蚀刻速率选择性。因此，可基于IC结构10中TFR80/80A/80B的深度以及第二接触蚀刻停止层44与介电层(例如，层32、54、60)之间的蚀刻选择性来选择第二接触蚀刻停止层44的厚度，使得在蚀刻介电层之后(例如，在图1J所示且如上所述的第一蚀刻之后)剩余的第二接触蚀刻停止层44的厚度等于或大致等于(例如，在25％内)第一接触蚀刻停止层30的厚度。因此，用于蚀刻穿过第一接触蚀刻停止层30和第二接触蚀刻停止层44的第二蚀刻将同时或大致同时移除这些层中的任一层并暴露下面结构(硅化物接触焊盘20和TFR膜层42)。
在此类实施方案中，即，其中第一接触蚀刻停止层30和第二接触蚀刻停止层44由相同的材料形成，并且其中第二接触蚀刻停止层44通过图1J所示的第一蚀刻来部分地减小，并且第二接触蚀刻停止层44可形成为具有第一接触蚀刻停止层30大的厚度，使得部分地减小的第二接触蚀刻停止层44的厚度与第一接触蚀刻停止层30的厚度匹配。例如，在一些实施方案中，第二接触蚀刻停止层44的形成厚度可比第一接触蚀刻停止层30大10％-100％。在特定实施方案中，第二接触蚀刻停止层44的形成厚度可比第一接触蚀刻停止层30大30％-100％。
在其他实施方案中，第一接触蚀刻停止层30和第二接触蚀刻停止层44可具有不同组成，并且因此具有不同蚀刻速率和/或选择性。例如，第一接触蚀刻停止层30或第二接触蚀刻停止层44可包含SiN，而另一者可包含SiC或SiON。在此类实施方案中，可选择第二接触蚀刻停止层44的厚度以允许同时移除第一接触蚀刻停止层30和第二接触蚀刻停止层44。这种柔韧性允许单个接触掩模和蚀刻集成。这还允许TFR在IC结构中的不同深度处形成。
Claims (25)
1.一种形成包括薄膜电阻器(TFR)的集成电路(IC)结构的方法，所述方法包括：
在半导体衬底之上形成至少一个IC元件，所述至少一个IC元件具有至少一个IC元件接触区域；
在所述至少一个IC元件之上形成第一接触蚀刻停止层；
在所述第一接触蚀刻停止层上方形成TFR层叠堆并且所述TFR层叠堆从所述至少一个IC元件接触区域侧向偏移，其中形成所述TFR层叠堆包括：
形成TFR膜层，以及
在所述TFR膜层之上形成第二接触蚀刻停止层；
在所述TFR层叠堆上方或下方形成至少一个介电层；
形成图案化掩模，所述图案化掩模包括在所述至少一个IC元件接触区域之上对准的至少一个第一掩模开口和在所述TFR层叠堆之上对准的至少一个第二掩模开口；
穿过所述第一掩模开口和所述第二掩模开口并穿过所述IC结构的部分来执行至少一次蚀刻，以同时形成(a)暴露所述至少一个IC元件接触区域的至少一个第一接触开口和(b)暴露所述TFR膜层的至少一个第二接触开口，所述穿过所述IC结构的部分包括穿过所述第一接触蚀刻停止层和所述第二接触蚀刻停止层两者；以及
用导电材料填充所述至少一个第一接触开口和所述至少一个第二接触开口，以形成到所述至少一个IC元件的至少一个导电接触件和到所述TFR膜层的至少一个导电接触件。
2.根据权利要求1所述的方法，其中：
所述在所述TFR层叠堆上方或下方形成至少一个介电层包括在所述至少一个IC元件之上并在所述第一接触蚀刻停止层之上沉积介电层；并且
在所沉积的介电层之上形成所述TFR层叠堆。
3.根据权利要求1所述的方法，其中：
所述在所述TFR层叠堆上方或下方形成至少一个介电层包括在所述至少一个IC元件之上并所述第一接触蚀刻停止层之上沉积多个介电层；并且
在所述多个介电层之上形成所述TFR层叠堆。
4.根据权利要求1至3中任一项所述的方法，其中所述在所述TFR层叠堆上方或下方形成至少一个介电层包括在所述TFR层叠堆之上沉积至少一个介电层。
5.根据权利要求1至4中任一项所述的方法，其中所述TFR层叠堆的所述形成直接在所述第一接触蚀刻停止层上。
6.根据权利要求1至5中任一项所述的方法，其中所述第一接触蚀刻停止层和所述第二接触蚀刻停止层由相同的材料形成。
7.根据权利要求1至6中任一项所述的方法，其中所述第一接触蚀刻停止层和所述第二接触蚀刻停止层各自由SiN或其他介电氮化物形成。
8.根据权利要求1至7中任一项所述的方法，其中所述第二接触蚀刻停止层具有比所述第一接触蚀刻停止层大的厚度。
9.根据权利要求1至8中任一项所述的方法，其中所述执行至少一次蚀刻以同时形成(a)暴露所述IC元件接触区域的至少一个第一接触开口和(b)暴露所述TFR膜层的至少一个第二接触开口包括：
执行第一蚀刻，所述第一蚀刻暴露所述第一接触蚀刻停止层和所述第二接触蚀刻停止层；以及
执行第二蚀刻，所述第二蚀刻延伸穿过所述第一接触蚀刻停止层和所述第二接触蚀刻停止层以暴露所述至少一个IC元件接触区域和所述TFR膜层。
10.根据权利要求1至9中任一项所述的方法，其中所述TFR层叠堆的所述形成还包括：
形成TFR蚀刻停止层，
其中形成所述TFR膜层在所形成的TFR蚀刻停止层之上。
11.一种形成薄膜电阻器(TFR)的方法，所述方法包括：
在半导体衬底之上形成导电接触区域；
在所述导电接触区域上方形成第一接触蚀刻停止层；
在所述第一接触蚀刻停止层上方形成TFR膜层；
在所述TFR膜层之上形成第二接触蚀刻停止层，其中所述TFR膜层和所述第二接触蚀刻停止层从所述接触焊盘侧向偏移；
形成图案化掩模，所述图案化掩模具有在所述导电接触区域之上对准的第一掩模开口和在所述TFR膜层之上对准的至少一个第二掩模开口；
穿过所述第一掩模开口和所述第二掩模开口并穿过所述第一接触蚀刻停止层和所述第二接触蚀刻停止层两者来执行至少一次蚀刻，以形成(a)暴露所述导电接触区域的第一接触开口和(b)暴露所述TFR膜层的至少一个第二接触开口两者；以及
用导电材料填充所述第一接触开口和所述至少一个第二接触开口，以形成到所述导电接触区域的垂直延伸接触件和到所述TFR膜层的垂直延伸接触件。
12.根据权利要求11所述的方法，还包括：
在所述半导体衬底之上形成IC元件，其中所述导电接触区域向所述IC元件提供导电耦合；以及
在所述IC元件、所述导电接触区域和所述第一接触蚀刻停止层之上沉积至少一个介电层，
其中所述TFR膜层的所述形成在所述至少一个介电层之上。
13.根据权利要求11至12中任一项所述的方法，还包括通过以下方式在所述第一接触蚀刻停止层上直接形成TFR层叠堆：
在所述第一接触蚀刻停止层上直接形成TFR蚀刻停止层，其中所述形成所述TFR膜层在所述TFR蚀刻停止层之上。
14.根据权利要求11至13中任一项所述的方法，其中所述第一接触蚀刻停止层和所述第二接触蚀刻停止层由相同的材料形成。
15.根据权利要求11至14中任一项所述的方法，其中所述第一接触蚀刻停止层和所述第二接触蚀刻停止层各自由SiN或其他介电氮化物形成。
16.根据权利要求11至15中任一项所述的方法，其中所述第二接触蚀刻停止层具有比所述第一接触蚀刻停止层大的厚度。
17.根据权利要求11至16中任一项所述的方法，其中所述穿过所述第一掩模开口和所述第二掩模开口并穿过所述第一接触蚀刻停止层和所述第二接触蚀刻停止层两者来执行至少一次蚀刻以形成(a)暴露所述导电接触区域的第一接触开口和(b)暴露所述TFR膜层的至少一个第二接触开口两者包括：
执行第一蚀刻，所述第一蚀刻在所述第一接触蚀刻停止层和所述第二接触蚀刻停止层处停止；以及
执行第二蚀刻，所述第二蚀刻延伸穿过所述第一接触蚀刻停止层和所述第二接触蚀刻停止层以暴露所述导电接触区域和所述TFR膜层。
18.一种集成电路(IC)结构，所述IC结构包括：
至少一个IC元件，所述至少一个IC元件位于半导体衬底之上，所述至少一个IC元件具有至少一个IC元件接触区域；
第一接触蚀刻停止层，所述第一接触蚀刻停止层至少部分地位于所述至少一个IC元件之上；和
薄膜电阻器(TFR)层叠堆，所述TFR层叠堆位于所述第一接触蚀刻停止层之上并且从所述至少一个IC元件接触区域侧向偏移，其中所述TFR层叠堆包括：
TFR膜层；和
位于所述TFR膜层之上的第二接触蚀刻停止层；
其中所述第二接触蚀刻停止层的第一侧向边缘与所述第二接触蚀刻停止层下方的所述TFR膜层的第一侧向边缘侧向重合。
19.根据权利要求18所述的IC结构，其中所述第二接触蚀刻停止层的所述第一侧向边缘和所述TFR膜层的所述第一侧向边缘是蚀刻限定的侧向边缘。
20.根据权利要求18至19中任一项所述的IC结构，其中所述第二接触蚀刻停止层的第二侧向边缘与所述TFR膜层的第二侧向边缘侧向重合。
21.根据权利要求18至20中任一项所述的IC结构，还包括：
至少一个导电接触件，所述至少一个导电接触件向下延伸到所述TFR膜层，从而限定所述IC结构中的TFR；和
至少一个导电接触件，所述至少一个导电接触件从所述TFR侧向偏移并且向下延伸到所述至少一个IC元件。
22.根据权利要求18至21中任一项所述的IC结构，还包括至少一个介电层，所述至少一个介电层位于所述第一接触蚀刻停止层上方并且位于所述TFR层叠堆下方。
23.根据权利要求18至22中任一项所述的IC结构，其中所述TFR层叠堆还包括位于所述TFR膜层下方的TFR蚀刻停止层。
24.根据权利要求23所述的IC结构，其中所述TFR蚀刻停止层的第一侧向边缘与所述TFR膜层的所述第一侧向边缘和所述第二接触蚀刻停止层的所述第一侧向边缘侧向重合。
25.一种集成电路(IC)结构，所述IC结构包括：
至少一个IC元件，所述至少一个IC元件位于半导体衬底之上，所述至少一个IC元件具有至少一个IC元件接触区域；
第一接触蚀刻停止层，所述第一接触蚀刻停止层至少部分地位于所述至少一个IC元件之上；和
薄膜电阻器(TFR)层叠堆，所述TFR层叠堆通过根据权利要求1至17所述的方法中的任一者形成。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962832290P | 2019-04-11 | 2019-04-11 | |
| US62/832,290 | 2019-04-11 | ||
| US16/450,391 | 2019-06-24 | ||
| US16/450,391 US11088024B2 (en) | 2019-04-11 | 2019-06-24 | Forming a thin film resistor (TFR) in an integrated circuit device |
| PCT/US2019/055765 WO2020209894A1 (en) | 2019-04-11 | 2019-10-11 | Forming a thin film resistor (tfr) in an integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113728448A true CN113728448A (zh) | 2021-11-30 |
| CN113728448B CN113728448B (zh) | 2024-09-06 |
Family
ID=72749363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980095088.0A Active CN113728448B (zh) | 2019-04-11 | 2019-10-11 | 在集成电路器件中形成薄膜电阻器（tfr） |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11088024B2 (zh) |
| CN (1) | CN113728448B (zh) |
| DE (1) | DE112019007186T5 (zh) |
| WO (1) | WO2020209894A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030011043A1 (en) * | 2001-07-14 | 2003-01-16 | Roberts Douglas R. | MIM capacitor structure and process for making the same |
| CN101647075A (zh) * | 2005-02-16 | 2010-02-10 | 国际商业机器公司 | 具有电流密度增强层的薄膜电阻 |
| CN105874599A (zh) * | 2013-12-31 | 2016-08-17 | 德克萨斯仪器股份有限公司 | 金属薄膜电阻器及工艺 |
| CN106463507A (zh) * | 2014-05-05 | 2017-02-22 | 德克萨斯仪器股份有限公司 | 集成的薄膜电阻器和mim电容器 |
| US20190035878A1 (en) * | 2017-07-25 | 2019-01-31 | Microchip Technology Incorporated | Systems And Methods For Forming A Thin Film Resistor Integrated In An Integrated Circuit Device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6838750B2 (en) * | 2001-07-12 | 2005-01-04 | Custom One Design, Inc. | Interconnect circuitry, multichip module, and methods of manufacturing thereof |
| US7078306B1 (en) * | 2003-03-24 | 2006-07-18 | Integrated Device Technology, Inc. | Method for forming a thin film resistor structure |
| US7901984B2 (en) * | 2009-02-20 | 2011-03-08 | National Semiconductor Corporation | Integrated circuit micro-module |
-
2019
- 2019-06-24 US US16/450,391 patent/US11088024B2/en active Active
- 2019-10-11 DE DE112019007186.6T patent/DE112019007186T5/de active Pending
- 2019-10-11 WO PCT/US2019/055765 patent/WO2020209894A1/en active Application Filing
- 2019-10-11 CN CN201980095088.0A patent/CN113728448B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030011043A1 (en) * | 2001-07-14 | 2003-01-16 | Roberts Douglas R. | MIM capacitor structure and process for making the same |
| CN101647075A (zh) * | 2005-02-16 | 2010-02-10 | 国际商业机器公司 | 具有电流密度增强层的薄膜电阻 |
| CN105874599A (zh) * | 2013-12-31 | 2016-08-17 | 德克萨斯仪器股份有限公司 | 金属薄膜电阻器及工艺 |
| CN106463507A (zh) * | 2014-05-05 | 2017-02-22 | 德克萨斯仪器股份有限公司 | 集成的薄膜电阻器和mim电容器 |
| US20190035878A1 (en) * | 2017-07-25 | 2019-01-31 | Microchip Technology Incorporated | Systems And Methods For Forming A Thin Film Resistor Integrated In An Integrated Circuit Device |
Also Published As
| Publication number | Publication date |
|---|---|
| US11088024B2 (en) | 2021-08-10 |
| DE112019007186T5 (de) | 2022-03-31 |
| US20200328115A1 (en) | 2020-10-15 |
| CN113728448B (zh) | 2024-09-06 |
| WO2020209894A1 (en) | 2020-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781280B2 (en) | Semiconductor device with capacitor and fuse and its manufacture method | |
| CN108122845B (zh) | 接触结构制造方法及半导体装置 | |
| US11101286B2 (en) | Three-dimensional memory device with source structure and methods for forming the same | |
| US10867833B2 (en) | Buried metal for FinFET device and method | |
| WO2021035739A1 (en) | Three-dimensional memory device with source contacts connected by adhesion layer and forming methods thereof | |
| CN112335065B (zh) | 集成电路中的薄膜电阻器及其制造方法 | |
| CN102315109A (zh) | 半导体装置及其制造方法 | |
| US10643887B2 (en) | Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric | |
| US11758723B2 (en) | Three-dimensional memory device with source contacts connected by an adhesion layer and methods for forming the same | |
| CN101211849A (zh) | 半导体器件电容制备方法 | |
| US10763324B2 (en) | Systems and methods for forming a thin film resistor integrated in an integrated circuit device | |
| CN113539832A (zh) | 半导体装置的制造方法 | |
| US11749561B2 (en) | Self-alignment etching of interconnect layers | |
| US11508500B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using TFR cap layer(s) as an etch stop and/or hardmask | |
| CN113728448B (zh) | 在集成电路器件中形成薄膜电阻器（tfr） | |
| US11990257B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using wet etching of a dielectric cap | |
| US11495657B2 (en) | Thin film resistor (TFR) formed in an integrated circuit device using an oxide cap layer as a TFR etch hardmask | |
| US11670439B2 (en) | Thin-film resistor (TFR) module | |
| US20240087886A1 (en) | Forming a partially silicided element | |
| US12080588B2 (en) | Buried metal for FinFET device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |