CN113726499B - 数字采样数据高速插值同步方法及系统 - Google Patents

数字采样数据高速插值同步方法及系统 Download PDF

Info

Publication number
CN113726499B
CN113726499B CN202110856568.3A CN202110856568A CN113726499B CN 113726499 B CN113726499 B CN 113726499B CN 202110856568 A CN202110856568 A CN 202110856568A CN 113726499 B CN113726499 B CN 113726499B
Authority
CN
China
Prior art keywords
interpolation
time
information
message
sampling value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110856568.3A
Other languages
English (en)
Other versions
CN113726499A (zh
Inventor
李鹏
陈从靖
陈新之
霍银龙
李立浧
于杨
姚浩
习伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southern Power Grid Digital Grid Research Institute Co Ltd
Nanjing SAC Automation Co Ltd
Original Assignee
Southern Power Grid Digital Grid Research Institute Co Ltd
Nanjing SAC Automation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southern Power Grid Digital Grid Research Institute Co Ltd, Nanjing SAC Automation Co Ltd filed Critical Southern Power Grid Digital Grid Research Institute Co Ltd
Priority to CN202110856568.3A priority Critical patent/CN113726499B/zh
Publication of CN113726499A publication Critical patent/CN113726499A/zh
Application granted granted Critical
Publication of CN113726499B publication Critical patent/CN113726499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种数字采样数据高速插值同步方法，包括：接收SV报文，提取SV报文中的各通道采样值信息以及时标信息；将各通道采样值信息与时标信息并行并行缓存；基于时间管理模块和SV报文时延信息计算需要插值的时刻；根据插值时刻同步读取各通道采样值信息；根据插值时刻和采样值信息算出插值，本发明能够充分利用FPGA器件并行处理数据能力，同步操作写入、读取多个RAM的地址，实现多端口多通道的并行插值，大幅减少了数据插值消耗的时间。

Description

数字采样数据高速插值同步方法及系统
技术领域
本发明属于电力系统保护和控制技术领域，尤其涉及一种数字采样数据高速插值同步方法及系统。
背景技术
数字采样技术广泛应用在继电保护及自动装置中，在智能变电站中，目前存在直采、合并单元点对点以及SV(采样值报文)组网(经交换机)三种采样值获取模式及其混用模式。数据的延时不同为数据处理带来了难度，通常通过插值方法即一种重采样的方式实现数据的同步。
目前工程应用中，主流方案是由FPGA完成本地采样、SV报文解析，过滤等工作，将采样值报文内容不做处理，直接送入CPU，由CPU完成采样值的插值同步。该方案分工明确，但对CPU资源占用较高，在数据量较大的应用场景时，CPU的处理能力将将限制系统运行效率。另一种方案是将插值同步工作由FPGA完成，即FPGA完成本地采样以及SV报文接收处理后，将报文存放在内部缓存，根据插值同步脉冲与回退时间等信息计算插值出新同步序列。但该方案需逐个通道串行计算插值，由FPGA完成效率较低，在通道数量较多时，对于保护性能造成影响。
发明内容
为了解决现有技术存在的问题，本发明提供一种数字采样数据高速插值同步方法及系统，能够提高插值效率。
本发明所要解决的技术问题是通过以下技术方案实现的：
第一方面，提供了一种数字采样数据高速插值同步方法，其特征在于，包括：
接收SV报文，提取SV报文中的各通道采样值信息以及时标信息；
将各通道采样值信息与时标信息并行并行缓存；
基于时间管理模块和SV报文时延信息计算需要插值的时刻；
根据插值时刻同步读取各通道采样值信息；
根据插值时刻和采样值信息算出插值。
结合第一方面，进一步的，在接收接收SV报文的时候多端口并行接收处理。
结合第一方面，进一步的，每个端口以相同的地址存储时标信息和采样值。
结合第一方面，进一步的，插值的计算如下所示：
当ti≤tx≤ti+1时，插值通过式(1)计算得到
其中，ti、tx和ti+1分别表示第i、x以及i+1个采样点的插值时刻，Y(ti+1)、Y(ti)分别表示第i+1和第i个采样点的采样值。
第二方面，提供了一种数字采样数据高速插值同步系统，包括：
报文解析存储模块，用于接收SV报文，提取SV报文中的各通道采样值信息以及时标信息；
将各通道采样值信息与时标信息并行并行缓存；
插值模块，用于基于时间管理模块和SV报文时延信息计算需要插值的时刻；
根据插值时刻同步读取各通道采样值信息；
根据插值时刻和采样值信息算出插值。
第三方面，提供了一种数字采样数据高速插值同步系统，包括存储器和处理器；
所述存储器用于存储指令；
所述处理器用于根据所述指令进行操作以执行根据权利要求第一方面任一项所述方法的步骤。
本发明有益效果：本发明针对如何实现多端口接收，多通道采样数据高速插值的技术需求，所以在完成SV报文接收与数据提取后，将时标信息按顺序存入RAM，同时采样值根据不同通道放入不同的RAM中且存储地址与时标存储地址保持一致，在计算获得插值时间后，延时标逆向寻找插值区间，此时以相同地址同步读取所挑选通道的RAM获得采样值数据，计算获得插值点的采样值。该方法能够充分利用FPGA器件并行处理数据能力，同步操作写入、读取多个RAM的地址，实现多端口多通道的并行插值，大幅减少了数据插值消耗的时间，同时为CPU减小了数据处理负担。
附图说明
图1是本发明的流程图；
图2是本发明中数据存储示意图；
图3是本发明中插值过程的示意图。
具体实施方式
为了进一步描述本发明的技术特点和效果，以下结合附图和具体实施方式对本发明做进一步描述。
实施例1
如图1-3所示，一种数字采样数据高速插值同步方法，主要包括如下步骤：
步骤一、首先由FPGA完成多个端口SV报文的并行接收，完成重复报文的过滤，非订阅报文丢弃，并对报文中各通道采样值信息以及时标信息进行提取。
步骤二、将ASDU(Application Service Data Unit)，应用服务数据单元)中时标信息(和插值时刻存在对应关系)与各通道采样值信息以相同地址并行存入双口RAM中(缓存深度2ms以上)。数据存储的格式如图2所示。在插值时，寻找插值点时标区间，各通道采样值同时以相同地址读取数据，当获得插值区间后，通过如下公式计算获得插值数据，从而完成多通道的并行同步插值，这里的计算方法对所有通道均使用，当插值点x位于采样点i与i+1点之间时即插值时间tx满足：。
ti≤tx≤ti+1
则有：
其中，ti、tx和ti+1分别表示第i、x以及i+1个采样点的插值时刻，Y(ti+1)、Y(ti)分别表示第i+1和第i个采样点的采样值。
如图3所示，在数据的处理流程中，tk为待插值时刻，根据报文延时时间等信息计算出其插值时间为tx，延时间轴逆向逐个寻找到第一个小于tx时刻的时标ti，得到插值区间[ti,ti+1]，由于在从缓存中读取时标时同步在读通道采样值的数据，所以，同时得到Y(ti)与Y(ti+1)此时对于挑选的通道以公式(1)计算获得插值数据，完成一次同步脉冲下的插值，然后等待新的脉冲，重新计算插值时刻，开始新的插值。
实施例2
本发明还提供了一种数字采样数据高速插值同步系统，包括：
报文解析存储模块，用于接收SV报文，提取SV报文中的各通道采样值信息以及时标信息；
将各通道采样值信息与时标信息并行并行缓存；
插值模块，用于基于时间管理模块和SV报文时延信息计算需要插值的时刻；
根据插值时刻同步读取各通道采样值信息；
根据插值时刻和采样值信息算出插值。
实施例3
本发明还提供了一种数字采样数据高速插值同步系统，包括存储器和处理器；
所述存储器用于存储指令；
所述处理器用于根据所述指令进行操作以执行根据第一方面任一项所述方法的步骤。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (4)

1.一种数字采样数据高速插值同步方法，其特征在于，包括：
接收SV报文，提取SV报文中的各通道采样值信息以及时标信息；
在接收SV报文的时候多端口并行接收处理；
每个端口以相同的地址存储时标信息和采样值；
将各通道采样值信息与时标信息并行缓存；
基于时间管理模块和SV报文时延信息计算需要插值的时刻；
根据插值时刻同步读取各通道采样值信息；
根据插值时刻和采样值信息算出插值。
2.根据权利要求1所述的一种数字采样数据高速插值同步方法，其特征在于，插值的计算如下所示：
当ti≤tx≤ti+1时，插值通过式(1)计算得到
其中，ti、tx和ti+1分别表示第i、x以及i+1个采样点的插值时刻，Y(ti+1)、Y(ti)分别表示第i+1和第i个采样点的采样值。
3.一种数字采样数据高速插值同步系统，其特征在于，包括：
报文解析存储模块，用于接收SV报文，提取SV报文中的各通道采样值信息以及时标信息；
将各通道采样值信息与时标信息并行并行缓存；
在接收SV报文的时候多端口并行接收处理；
每个端口以相同的地址存储时标信息和采样值；
插值模块，用于基于时间管理模块和SV报文时延信息计算需要插值的时刻；
根据插值时刻同步读取各通道采样值信息；
根据插值时刻和采样值信息算出插值。
4.一种数字采样数据高速插值同步系统，其特征在于，包括存储器和处理器；
所述存储器用于存储指令；
所述处理器用于根据所述指令进行操作以执行根据权利要求1～2任一项所述方法的步骤。
CN202110856568.3A 2021-07-28 2021-07-28 数字采样数据高速插值同步方法及系统 Active CN113726499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110856568.3A CN113726499B (zh) 2021-07-28 2021-07-28 数字采样数据高速插值同步方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110856568.3A CN113726499B (zh) 2021-07-28 2021-07-28 数字采样数据高速插值同步方法及系统

Publications (2)

Publication Number Publication Date
CN113726499A CN113726499A (zh) 2021-11-30
CN113726499B true CN113726499B (zh) 2024-02-13

Family

ID=78674105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110856568.3A Active CN113726499B (zh) 2021-07-28 2021-07-28 数字采样数据高速插值同步方法及系统

Country Status (1)

Country Link
CN (1) CN113726499B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114172628B (zh) * 2021-12-14 2024-04-09 上海乐耘电气技术有限公司 一种不依赖对时的过程层网络采样数据的同步采集方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105117196A (zh) * 2015-07-28 2015-12-02 南京航空航天大学 一种基于FPGA的并行结构Sinc插值方法
CN110750752A (zh) * 2019-09-10 2020-02-04 许昌许继软件技术有限公司 一种模拟量数据的插值方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105117196A (zh) * 2015-07-28 2015-12-02 南京航空航天大学 一种基于FPGA的并行结构Sinc插值方法
CN110750752A (zh) * 2019-09-10 2020-02-04 许昌许继软件技术有限公司 一种模拟量数据的插值方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘伟良 ; 李辉 ; 欧阳帆 ; 洪权 ; .智能变电站继电保护采样数据同步方法.湖南电力.2013,33(第S1期),31-33. *
李帅等.一种幅值无衰减的改进线性插值方法.电力系统保护与控制.2017,第45卷(第3期),105-109页. *

Also Published As

Publication number Publication date
CN113726499A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN111770023B (zh) 基于fpga的报文去重方法、装置及fpga芯片
CN113726499B (zh) 数字采样数据高速插值同步方法及系统
CN105700849B (zh) 一种基于fpga实现pcm音频采集装置及系统及方法
CN105676023A (zh) 故障录波数据的记录方法和系统
US20220343047A1 (en) Method and system for processing simulation data
CN110907748A (zh) 一种配电线路行波故障采集分析装置及故障定位系统
CN108833366B (zh) 基于as6802协议的控制帧压缩方法
CN111159002A (zh) 一种基于分组的数据边缘采集方法、边缘采集设备及系统
CN103064761A (zh) 一种数据同步方法、设备和系统
WO2022142501A1 (zh) 数据转换方法和装置、存储介质及电子装置
CN116614430A (zh) 一种多通道通信同步测试方法
CN111049268B (zh) 一种全站录波连锁启动方法
CN107359952B (zh) 一种面向时间触发网络的时钟动态压缩方法
CN103095595A (zh) 一种基于单向并行多链表的网络数据管理方法及系统
CN116186053A (zh) 一种数据处理方法、装置及存储介质
CN112351474B (zh) 一种快速搜索5g小区同步频点的方法、系统及存储介质
CN115549862A (zh) 基于动态解析的mes系统并发性能测试数据接收方法
CN114390117A (zh) 一种基于fpga的高速连续数据流存储处理装置及方法
CN109660471A (zh) 基于fpga的指针回收方法及装置
CN114489795A (zh) 报文传输方法、装置、设备及计算机可读存储介质
CN205228473U (zh) 一种基于现场可编程门阵列的微型导航计算机
CN110134086B (zh) 一种数字化车间实现中间件功能的数据采集及控制装置
CN103425583B (zh) 一种多dsp并行系统的跟踪和回放方法
CN116155843B (zh) 一种基于pynq的脉冲神经网络芯片数据通信方法及系统
CN111045831B (zh) 一种基于python的雷达实时信号处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant