CN113726332A - 锁相环电路参考杂散消除方法、消除装置及锁相环系统 - Google Patents

锁相环电路参考杂散消除方法、消除装置及锁相环系统 Download PDF

Info

Publication number
CN113726332A
CN113726332A CN202110946171.3A CN202110946171A CN113726332A CN 113726332 A CN113726332 A CN 113726332A CN 202110946171 A CN202110946171 A CN 202110946171A CN 113726332 A CN113726332 A CN 113726332A
Authority
CN
China
Prior art keywords
value
reference frequency
notch filter
frequency
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110946171.3A
Other languages
English (en)
Other versions
CN113726332B (zh
Inventor
施晓阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lingxin Technology Co ltd
Original Assignee
Shanghai Lingxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lingxin Technology Co ltd filed Critical Shanghai Lingxin Technology Co ltd
Priority to CN202110946171.3A priority Critical patent/CN113726332B/zh
Publication of CN113726332A publication Critical patent/CN113726332A/zh
Application granted granted Critical
Publication of CN113726332B publication Critical patent/CN113726332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

锁相环电路参考杂散消除方法、消除装置及锁相环系统，所述锁相环电路包括：依次耦接的鉴频鉴相器、环路滤波器和压控振荡器，所述消除装置包括：频率检测单元、控制器和陷波滤波器，其中：所述频率检测单元，适于检测输入至所述鉴频鉴相器的实时参考频率，获得参考频率检测值；所述控制器，适于获取参考频率基准值，根据所述参考频率基准值和所述参考频率检测值，得到所述陷波滤波器对应的控制参数调整值，并根据所述控制参数调整值调整所述陷波滤波器的电气参数值，使得所述陷波滤波器的中心频率值与所述参考频率检测值相同；所述陷波滤波器，设置于所述环路滤波器和压控振荡器之间，且电气参数值可调。上述方案能够提高参考杂散消除效果。

Description

锁相环电路参考杂散消除方法、消除装置及锁相环系统
技术领域
本发明实施例涉及电路技术领域，尤其涉及一种锁相环电路参考杂散消除方法、消除装置及锁相环系统。
背景技术
锁相环是为通讯系统电路提供本地参考时钟的电路，实现从参考频率到最终输出频率的倍频。锁相环中最常见的杂散信号就是参考杂散。这些杂散信号会由于电荷泵源电流和汇电流的失配、电荷泵漏电流、电源退耦不够而增大。在无线接收机设计中，杂散信号与其他干扰信号混频可能产生有用信号，从而降低接收机的灵敏度。因此，消除或降低参考杂散对无线通信系统的性能意义重大。
现有消除锁相环参考杂散的方法均属于对固定频率的参考信号从源头上减小参考杂散的影响，然而在实际应用中难以获得确定的、定量的效果。此外，即使对某一固定频率的参考信号获得较好的杂散消除效果，若参考信号频率变化，则已匹配的电气参数值可能完全失效，参考杂散消除效果更加难以确定，因此参考杂散消除效果有待提高。
发明内容
有鉴于此，本发明实施例提供一种锁相环电路参考杂散消除方法、消除装置及锁相环系统，通过在参考杂散传输的通路上进行确定且定量的衰减，提高参考杂散消除效果。
本发明实施例提供了一种锁相环电路参考杂散信号消除装置，所述锁相环电路包括：依次耦接的鉴频鉴相器、环路滤波器和压控振荡器，所述消除装置包括：频率检测单元、控制器和陷波滤波器，其中：
所述频率检测单元，适于检测输入至所述鉴频鉴相器的实时参考频率，获得参考频率检测值；
所述控制器，适于获取参考频率基准值，根据所述参考频率基准值和所述参考频率检测值，得到所述陷波滤波器对应的控制参数调整值，并根据所述控制参数调整值调整所述陷波滤波器的电气参数值，使得所述陷波滤波器的中心频率值与所述参考频率检测值相同；
所述陷波滤波器，设置于所述环路滤波器和压控振荡器之间，且电气参数值可调，适于基于来自所述控制器的控制参数调整值，自适应调整自身电气参数值，使得自身中心频率值与所述参考频率检测值相同。
可选地，所述控制器，适于获取所述参考频率基准值对应的陷波滤波器的控制参数基准值，以及将所述参考频率检测值减去所述参考频率基准值，得到基准参考频率差值，根据所述控制参数基准值和所述基准参考频率差值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值，并输出至所述陷波滤波器，使得所述陷波滤波器的中心频率值与所述参考频率检测值相同。
可选地，所述控制器，适于在所述基准参考频率差值大于0时，按照所述基准参考频率差值对应的幅度减小所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值；并在所述基准参考频率差值小于0时，按照所述基准参考频率差值对应的幅度增大所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值。
可选地，所述陷波滤波器，包括：
串联于所述陷波滤波器的输入端与输出端之间的第一电阻、第二电阻；
串联于所述陷波滤波器的输入端与输出端之间的第一电容和第二电容；及
第三电容，其第一端耦接于所述第一电阻和所述第二电阻之间，第二端接地；
第三电阻，其第一端耦接于所述第一电容和所述第二电容之间，第二端接地。
可选地，所述频率检测单元还适于检测所述基准参考频率，得到基准频率差值并输入至所述控制器。
可选地，所述频率检测单元包括一检测模块，所述检测模块适于分时检测所述基准参考频率和所述实时参考频率，相应得到所述参考频率基准值和所述参考频率检测值。
可选地，所述检测模块包括：
第四电阻，耦接于所述检测模块的输入端与输出端之间；
第四电容，耦接于所述检测模块的输出端与地之间；
开关，耦接于所述检测模块的输出端与地之间，适于在所述第四电容充电达预设参考周期后闭合，使所述第四电容放电，直至所述第四电容放电完毕后再断开。
可选地，所述频率检测单元包括：
第一检测模块，适于对所述基准参考频率进行检测，得到参考频率基准值；
第二检测模块，适于对所述实时参考频率进行检测，得到参考频率检测值。
可选地，所述第一检测模块和所述第二检测模块结构和参数相同，其中：
所述第一检测模块包括：
第四电阻，耦接于所述第一检测模块的输入端与输出端之间；
第四电容，耦接于所述第一检测模块的输出端与地之间；
所述第二检测模块包括：
第四电阻，耦接于所述第一检测模块的输入端与输出端之间；
第四电容，耦接于所述第一检测模块的输出端与地之间。
本发明实施例还提供了一种锁相环系统，包括：
锁相环电路，包括：依次耦接的鉴频鉴相器、环路滤波器和压控振荡器；
以及前述任一实施例所述的锁相环电路参考杂散消除装置。
本发明实施例还提供了一种锁相环电路参考杂散消除方法，所述锁相环电路包括：依次耦接的鉴频鉴相器、环路滤波器及压控振荡器，所述方法包括：
获取参考频率基准值和输入所述鉴频鉴相器的参考频率检测值；
根据所述参考频率检测值和所述参考频率基准值，得到陷波滤波器的控制参数调整值，并将所述控制参数调整值输出至所述陷波滤波器，使所述陷波滤波器自适应调整其电气参数值，以使得所述陷波滤波器的中心频率值与所述参考频率检测值相同；
其中，所述陷波滤波器设置于所述环路滤波器和压控振荡器之间。
可选地，所述根据所述参考频率检测值和所述参考频率基准值，得到陷波滤波器的控制参数调整值，包括：
获取所述参考频率基准值对应的陷波滤波器的控制参数基准值；
将所述参考频率检测值减去所述参考频率基准值，得到基准参考频率差值；
根据所述基准参考频率差值和所述陷波滤波器的控制参数基准值，得到所述陷波滤波器的控制参数调整值。
可选地，所述根据所述基准参考频率差值和所述陷波滤波器的基准控制参数，得到所述陷波滤波器的实施控制参数，包括：
当所述基准参考频率差值大于0时，按照所述基准参考频率差值对应的幅度减小所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值；
当所述基准参考频率差值小于0时，按照所述基准参考频率差值对应的幅度增大所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值。
本发明实施例的锁相环电路参考杂散信号消除方案中，通过设置陷波滤波器于锁相环电路的环路滤波器和压控振荡器之间，且可以实时检测输入至所述锁相环电路的参考频率检测值，获取参考频率基准值并根据获取的参考频率基准值和所述参考频率检测值，得到所述陷波滤波器对应的控制参数调整值，进而根据所述控制参数调整值调整所述陷波滤波器的电气参数值，使得所述陷波滤波器的中心频率值与所述参考频率检测值相同。采用上述方案，在参考杂散传输的通路上设置陷波滤波器，消除与参考信号频率相同的杂散信号，从而实现在参考杂散传输的通路上进行确定的、定量的衰减；并且，由于所述陷波滤波器可以根据输入至锁相环电路的参考频率检测值对自身的电气参数值进行自适应调整，故可以扩大所适用的锁相环电路的频带带宽，从而实现在较大的频率范围内对参考杂散信号进行确定且定量的衰减，故可以提高参考杂散消除效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1示出了电荷泵锁相环电路的结构示意图。
图2示出了本发明实施例中一种锁相环电路参考杂散信号消除装置的结构示意图。
图3示出了本发明实施例中一种陷波滤波器消除参考杂散信号的效果示意图。
图4示出了本发明实施例中一种陷波滤波器的电路结构示意图。
图5示出了本发明实施例中一种频率检测单元的结构示意图。
图6示出图5所示的频率检测单元的检测原理示意图。
图7示出了本发明实施例中另一种频率检测单元的结构示意图。
图8示出了图7所示的频率检测单元的检测原理示意图。
图9示出了本发明实施例中一种锁相环电路参考杂散消除方法的流程图。
图10示出了本发明实施例中一种获得陷波滤波器的控制参数调整值的方法的流程图。
具体实施方式
如图1所示的电荷泵锁相环电路的结构示意图，锁相环PLL1包括鉴频鉴相器11、电荷泵12、滤波器13、压控振荡器14和分频器15，其中，由所述压控振荡器14产生时钟信号，经过所述分频器15分频后得到分频信号并反馈至所述鉴频鉴相器11，由所述鉴频鉴相器11将分频信号与参考信号的频率fs和相位进行比较，比较结果经电荷泵12、滤波器13滤波后输出至压控振荡器14进行频率控制。
锁相环的关键性能参数包括相位噪声、频率合成过程中的多余副产物或杂散频率(简称杂散)等。现有的消除锁相环参考杂散的方法具体而言，包含如下几类：1)通过增加互补通路，减小电荷泵源电流和汇电流的适配；2)将开关放在电荷泵中的电流源器件和共源共栅器件之间，来减小时钟馈通的频率；3)电荷泵采用共源共栅结构电流源及增大电流源器件的栅长，减小漏电流；电荷泵与压控振荡器分开供电，减小参考时钟谐波在电源上的传输。
如背景部分所述，现有的消除锁相环参考杂散的方法均属于对固定频率的参考信号从源头上减小参考杂散的影响，然而在实际应用中难以获得确定的、定量的效果。此外，即使对某一固定频率的参考信号获得较好的杂散消除效果，若参考信号频率变化，则已匹配好的电路中的电气参数值可能完全失效，参考杂散消除效果更加难以确定。
针对上述问题，本发明实施例提供了一种在参考杂散传输的通路上对参考杂散信号进行确定且定量的衰减的方案。具体而言，将陷波滤波器设置于锁相环电路的参考杂散信号传输通路上，并且，考虑到一个锁相环电路可能需要应用于较大的频带带宽，为此，根据输入至锁相环电路的参考频率检测值对所述陷波滤波器的电气参数值进行自适应调整，从而实现在较大的频率范围内对参考杂散信号进行确定且定量的衰减，进而提高参考杂散的消除效果。
为使本领域技术人员更好地理解和实施本发明实施例，以下对本发明实施例的构思、方案、原理及优点等结合附图，并通过具体应用示例进行详细描述。
首先，本发明实施例提供了一种锁相环电路参考杂散信号消除装置，参照图2所示的锁相环电路参考杂散信号消除装置的结构示意图，其中，参考杂散信号消除装置A0可以与锁相环电路PLL0耦接，作为具体示例，所述锁相环电路PLL0可以包括：依次耦接的鉴频鉴相器PD0、环路滤波器LPF0和压控振荡器VCO0，具体而言，所述参考杂散信号消除装置A0包括：频率检测单元FD0、控制器C0和陷波滤波器NF0，其中：
所述频率检测单元FD0，适于检测输入至所述鉴频鉴相器PD0的实时参考频率，获得参考频率检测值fs；
所述控制器C0，适于获取参考频率基准值f0，根据所述参考频率基准值f0和所述参考频率检测值fs，得到所述陷波滤波器NF0对应的控制参数调整值as，并根据所述控制参数调整值as调整所述陷波滤波器的电气参数值ep，使得所述陷波滤波器的中心频率值fc与所述参考频率检测值fs相同；
所述陷波滤波器NF0，设置于所述环路滤波器LPF0和压控振荡器VCO0之间，且电气参数值可调，适于基于来自所述控制器C0的控制参数调整值as，自适应调整自身电气参数值ep，使得所述陷波滤波器NF0的中心频率值fc与所述参考频率检测值fs相同。
采用上述实施例中的信号消除装置，通过设置陷波滤波器NF0于锁相环电路PLL0的环路滤波器LPF0和压控振荡器VCO0之间，且可以实时检测输入至所述锁相环电路PLL0的参考频率检测值fs，通过获取参考频率基准值并根据获取的参考频率基准值f0和所述参考频率检测值fs，得到所述陷波滤波器NF0对应的控制参数调整值as，进而根据所述控制参数调整值as调整所述陷波滤波器NF0的电气参数值ep，使得所述陷波滤波器NF0的中心频率值fc等于所述参考频率检测值fs，即保持fc＝fs。
由上可知，本发明实施例采用在参考杂散传输的通路上设置陷波滤波器，消除与参考信号频率相同的杂散信号，能够实现在参考杂散通路上确定且定量的衰减；并且，由于所述陷波滤波器NF0可以根据输入至锁相环电路PLL0的参考频率检测值fs对自身的电气参数值进行自适应调整，因而可以扩大所适用的锁相环电路的频带带宽，提高所适用的锁相环电路的应用范围，并提高锁相环电路系统的设计效率。
在具体实施中，可以根据实际需要设置对所述参考频率检测值fs进行检测的检测频率。以下给出几个具体示例。可以理解的是，对于参考频率检测值fs的检测频率并不限于以下示例，且本发明实施例也并不限制参考频率检测值fs的检测频率及检测方式。
例如，可以在所述锁相环电路初始工作时采用所述频率检测单元FD0检测获取输入至所述鉴频鉴相器PD0的参考频率作为所述参考频率检测值fs，并由所述控制器根据所述参考频率检测值fs和参考频率基准值输出所述控制参数调整值as，由于所述参考频率检测值fs是在所述锁相环电路初始工作时检测得到，在所述锁相环电路工作过程中并不进行检测，因此，在所述锁相环电路开始工作后，可以基于得到的固定的参考频率检测值fs，得到对应的所述陷波滤波器NF0固定的控制参数调整值，并输出至所述陷波滤波器NF0。而若所述锁相环电路关闭后若重新启动，则重新采用上述流程进行检测，并基于检测结果输出相应的控制参数调整值as至所述陷波滤波器NF0，使得所述陷波滤波器NF0的电气参数进行自适应调整，从而使得所述陷波滤波器NF0的中心频率fc与所述参考频率检测值fs相同。
又如，可以在所述锁相环电路PLL0工作过程中采用所述频率检测单元FD0持续不断地检测输入至所述鉴频鉴相器PD0的实时参考频率，得到所述参考频率检测值fs，并由所述控制器C0将所述参考频率检测值fs与所述参考频率基准值f0进行比较，进而根据二者的差值得到所述参考频率检测值对应的所述陷波滤波器NF0的控制参数调整值as，使得所述陷波滤波器NF0自适应调整自身的电气参数值ep，使得所述陷波滤波器NF0的中心频率值fc始终与所述参考频率检测值fs保持一致。
或者，所述频率检测单元FD0可以响应于接收到的检测触发信号，检测输入至所述鉴频鉴相器PD0的实时参考频率，得到参考频率检测值fs并输出至所述控制器C0，然后，由所述控制器C0根据获取的参考频率基准值f0和所述参考频率检测值fs，得到所述陷波滤波器NF0对应的控制参数调整值as并输出至所述陷波滤波器NF0自适应调整自身的电气参数值ep，从而使得后续所述陷波滤波器NF0的中心频率值fc与所述参考频率检测值fs保持一致。
在具体实施中，所述陷波滤波器NF0对应的控制参数可以包括陷波频率，因此所述控制参数调整值as具体可以为所述陷波滤波器NF0的中心频率值fc，在陷波滤波器的中心频率点处陷波滤波器NF0提供最大的陷波幅值。
为了进一步提高对所述参考杂散信号的滤波性能，所述陷波滤波器对应的控制参数还可以包括陷波深度和陷波宽度，陷波深度是陷波中心频率点处所能提供的最大幅值衰减，例如陷波深度大于30db，陷波宽度为中心频率值fc的±5％。可以理解的是，在具体实施中，可以保持陷波深度和陷波宽度等参数的数值不变，仅就陷波滤波器的中心频率值fc进行调整。
为使本领域技术人员更好地理解和实施本发明实施例方案，以下对本发明实施例中信号消除装置的各具体单元或器件的具体实现方式给出一些具体示例。
首先，作为一具体示例，继续参照图2，所述控制器C0可以获取所述参考频率基准值f0对应的陷波滤波器NF0的控制参数基准值a0，以及将所述参考频率检测值fs减去所述参考频率基准值f0，得到基准参考频率差值fd，可以表示为fd＝fs-f0，进而根据所述控制参数基准值a0和所述基准参考频率差值fd，得到所述参考频率检测值fs对应的所述陷波滤波器NF0的控制参数调整值as，并输出至所述陷波滤波器NF0，使得所述陷波滤波器NF0的中心频率值fc与所述参考频率检测值fs相同。
更具体而言，所述控制器C0可以在所述基准参考频率差值fd大于0，即fs＞f0时，按照所述基准参考频率差值fd对应的幅度减小所述控制参数基准值a0，得到所述参考频率检测值fs对应的所述陷波滤波器的控制参数调整值as；并在所述基准参考频率差值fd小于0，即fs＜f0时，按照所述基准参考频率差值对应的幅度增大所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值。
在具体实施中，所述控制器C0可以预先获取所述参考频率基准值f0及其对应的陷波滤波器NF0的控制参数基准值a0，并预先存储于预设的存储空间。其中，所述存储空间可以设置于所述控制器C0内部的存储单元中，例如设置于所述控制器C0内部的寄存器中，也可以设置于所述控制器C0外部的存储单元中，例如设置于与所述控制器电信号连接的存储器(如RAM)中。
陷波滤波器可以在某一频率点迅速衰减输入信号，以此达到阻碍此频率信号的通过的滤波效果，其又称为点阻滤波器。一个理想的陷波滤波器的频率响应时要在消除的信号频率点，其值等于0，而在其他频率处，其值不为0，而是等于1。在本发明一实施例中，采用陷波滤波器基于所述参考频率检测值对应的所述陷波滤波器的控制参数调整值进行自适应调整后，锁相环电路的参考杂散信号的衰减幅度可以达到30dB以上，参照图3所示的陷波滤波器消除参考杂散信号的效果示意图，其中在陷波滤波器的中心频率值fc＝56.2341MHz，参考杂散的消除幅度达到31.6017dB，因此在对应的锁相环的实时参考频率，即参考频率检测值fs为56.2341MHz，通过计算得到所述陷波滤波器NF0对应的控制参数调整值as(其中包括陷波滤波器的中心频率调整值Δf)并输出至所述陷波滤波器NF0，使得所述陷波滤波器自适应调整自身的电气参数值ep，使得后续所述陷波滤波器NF0的中心频率值fc＝56.2341MH，与所述参考频率检测值fs保持一致。
在具体实施中，所述陷波滤波器可以采用模拟电路实现，例如可以通过电阻电容阵列形成陷波滤波器。
为使本领域技术人员更好地理解和实施，以下示出一种陷波滤波器的具体电路结构示例，如图4所示的陷波滤波器的电路结构示意图，具体可以采用双T型陷波滤波器NF1可以包括：串联于所述陷波滤波器NF1的输入端IN与输出端OUT之间的第一电阻R1、第二电阻R2；串联于所述陷波滤波器NF1的输入端IN与输出端OUT之间的第一电容C1和第二电容C2；及第三电容C3，其第一端耦接于所述第一电阻R1和所述第二电阻R2之间，第二端接地GND；第三电阻R3，其第一端耦接于所述第一电容C1和所述第二电容C2之间，第二端接地GND。
采用上述双T型陷波滤波器NF1，当信号频率较低时，信号通过第一电阻R1和第二电阻R2形成的通路，实现低通滤波；当信号频率较高时，信号通过所述第一电容C1和第二电容C2形成的通路，实现高通滤波；而当杂散信号的频率等于所述参考频率检测值fs时，则被抑制，从而可以消除所述参考杂散信号。
在具体实施中，为便于计算，可以设置电阻之间以及电容之间的相对大小关系，例如，所述第一电阻R1、所述第二电阻R2和所述第三电阻R3满足如下关系：所述第一电阻R1和第二电阻R2的电阻值相等，且为所述第三电阻R3阻值的2倍，设第一电阻和第二电阻的阻值为R，则R1＝R2＝2R3＝R；类似地，设第三电容C3的电容值为C，且所述第一电容C1和第二电容C2的电容值相等，且为第三电容C3电容值的1/2，则C3＝2C1＝2C2＝C，按照上述关系，陷波频率则只由所述RC的值所决定，对应变量R和C，因此可以简化公式，易于计算及实现，此时所述陷波滤波器的传递函数可以表示为：
Figure BDA0003216716380000101
当信号频率较低时，信号通过第一电阻R1、第二电阻R2和第三电容C3组成的RC支路传输，则对应的频率ωL＝1/RC；当信号频率较高时，信号通过第一电容C1、第二电容C2和第三电阻R3组成的RC支路传输，则对应的频率ωH＝4/RC；且ωL＜ωc＜ωH，其中，ωc为所述双T型陷波滤波器NF1的中心频率值。
在具体实施中，所述第一电阻R1和第二电阻R2的电阻值也可以不等，所述第一电容C1和第二电容C2的电容值也可以不等，此时，当信号频率较低时，对应的角频率ωL＝1/R1C3；当信号频率较高时，对应的角频率ωH＝1/C1R3；且ωL＜ωc＜ωH，其中，ωc为所述双T型陷波滤波器NF1的中心频率值。
可以理解的是，陷波滤波器并不限于以上双T型陷波滤波器，也可以采用其他模拟电路结构的陷波滤波器，或者也可以采用数字型陷波滤波器，本发明实施例中并不限制陷波滤波器的具体电路结构，其电气参数可调即可。
以下结合图4所示的陷波滤波器说明如何对其电气参数进行自适应调整。例如，若fd＞0，即fs＞f0，则可以按照所述基准参考频率差值fd对应的幅度减小所述控制参数基准值a0，得到所述参考频率检测值fs对应的所述陷波滤波器的控制参数调整值as，此时，参照图4，相应地可以增大第一电阻R1和第三电容C3其中至少之一，以及增大所述第一电容C1和第三电阻R3其中至少之一。其中，如前所述，若R1＝R2＝2R3＝R，且C3＝2C1＝2C2＝C，则可以将R或C其中任意一个的值增大，或者二者均增大，具体待增大的幅度可以由所述基准参考频率差值fd的值确定。
而若fd＜0，即fs＜f0，则可以按照所述基准参考频率差值fd对应的幅度增大所述控制参数基准值a0，得到所述参考频率检测值fs对应的所述陷波滤波器的控制参数调整值as，此时，参照图4，相应地可以减小第一电阻R1和第三电容C3其中至少之一，以及减小所述第一电容C1和第三电阻R3其中至少之一。其中，如前所述，若R1＝R2＝2R3＝R，且C3＝2C1＝2C2＝C，则可以将R或C其中任意一个的值减小，或者二者均减小，具体待减小的幅度可以由所述基准参考频率差值fd的值确定。
在具体应用中，为便于调节，并减小计算量，可以保持电阻和电容其中一个的参数不变，仅调节另外一个可变量，以实现所述陷波滤波器的中心频率fc的线性调节，使得所述陷波滤波器的中心频率值fc尽快与所述参考频率检测值fs保持一致。
在具体实施中，为了提高自适应调节的效率，所述基准参考频率值f0可以设置有多个，此外，由于温度变化或干扰信号的影响，所述基准参考频率值f0的也可能产生波动，针对上述情况，为了进一步提高参考杂散信号的消除效果，对所述基准参考信号的消除效果，在发明实施例一些信号消除装置中，所述频率检测单元还适于检测所述基准参考频率f0，得到参考频率基准值并输入至所述控制器。
为使本领域技术人员更好地理解和实施，以下结合附图介绍一些所述频率检测单元的具体示例。需要说明的是，本发明实施例所采取的频率检测单元的具体结构及原理并不限于以下示例中的方式。
在本发明一些实施例中，参照图5所示的频率检测单元的结构示意图，频率检测单元PD1包括一检测模块PD01，所述检测模块PD01适于分时检测所述基准参考频率和所述实时参考频率，相应得到所述参考频率基准值f0和所述参考频率检测值fs。
继续参照图5，作为一具体示例，所述检测模块PD01包括：第四电阻R4、第四电容C4及开关K0，其中：
所述第四电阻R4，耦接于所述检测模块PD01的输入端in与输出端dect之间；
第四电容C4，耦接于所述检测模块PD01的输出端dect与地GND之间；
开关K0，耦接于所述检测模块PD01的输出端dect与地GND之间，适于在所述第四电容C4充电达预设参考周期T后闭合，使所述第四电容C4放电，直至所述第四电容C4放电完毕后再断开。
在具体实施中，所述检测模块PD01可以获取一已知检测基准频率fk，所述检测基准频率fk可以从外部获取，或者可以在所述频率检测单元PD1内部设置一振荡器Xk，提供所述检测模块PD01中RC充电的参考时间周期T，T＝1/fk。采用上述检测模块PD01，可以先采用频率为参考频率基准值f0信号输入至所述检测模块PD01的输入端Din，对RC电路进行充电，在预设的参考时间周期T内对第四电容C4充电，设充电后第四电容C4端的电压为Vdect0，之后，闭合耦接于所述PD01的输出端dect与地GND之间的开关，对所述电容C4进行放电，待放电完毕后再断开。之后，可以将所述输入至锁相环电路的鉴频鉴相器的实时参考频率输入至所述检测模块PD01，在所述预设的参考时间周期T内对所述检测模块PD01中的RC电路进行充电，设充电后第四电容C4端的电压为Vdects，通过所述电压Vdects与电压Vdect0之间的差值，可以得到所述参考频率检测值fs与参考基准频率值f0之间的差值，即基准参考频率差值fd。
其中，对于两次检测之间的时长，或者说所述开关K0闭合后，控制何时再次断开，考虑到检测效率的情况下，可以有多种触发方式。
例如，可以基于时长触发，可以设置一足够长的放电时长t0，确保所述第四电容C4端电压为0后可以触发开关K0断开，所述放电时长具体可以通过定时器或计数器或其他器件实现，只要能够在所述开关K0闭合后启动计时即可。
参照图6示出的图5所示的频率检测单元的检测原理示意图，在第一个参考时间周期T内，向所述检测模块PD01输入频率为参考频率基准值f0的信号，通过所述检测模块PD01中的RC电路向第四电容C4充电，测得所述检测模块PD01输出端dect的电压值Vdect0；之后闭合开关K0，对所述第四电容C4进行放电，持续放电时长t0；接着在第二个参考时间周期T内，向所述检测模块PD01输入频率为所述参考频率检测值fs的信号，再次通过所述检测模块PD01中的RC电路向第四电容C4充电，测得所述检测模块PD01输出端dect的电压值Vdects，所述检测模块PD01输出端dect测得的电压值Vdect0和电压值Vdects可以分别反映所述参考频率基准值f0与参考频率检测值fs的大小。为了便于下一轮检测，可以在第二个参考时间周期T之后再次闭合开关K0，以对所述第四电容C4进行放电，持续放电时间也可以设置为放电时长t0。
又如，可以基于检测到的所述第四电容C4的电压Vdect是否为0触发，作为一具体示例，可以在所述频率检测单元PD1中设置一电压探测模块(未示出)实时探测所述检测模块PD01输出端dect的电压，并在探测到所述检测模块PD01输出端dect的电压为0时或之后即可断开开关K0。
在具体实施中，为了提高检测效率，进而尽快降低参考杂散信号对所述锁相环电路的参考频率信号的干扰，所述频率检测单元可以包括两个检测模块，由这两个检测模块分别对所述基准参考频率和对输入至所述鉴频鉴相器的实时参考频率进行检测。参照图7所示的频率检测单元的结构示意图，在本发明一些实施例中，如图7所示，频率检测单元PD2包括：第一检测模块PD21和第二检测模块PD22，其中：
第一检测模块PD21，适于对基准参考频率进行检测，得到所述参考频率基准值f0；
第二检测模块PD22，适于对输入至鉴频鉴相器的实时参考频率进行检测，得到所述参考频率检测值fs。
继续参照图7，作为一具体示例，所述第一检测模块PD21可以包括：第五电阻R5，耦接于所述第一检测模块PD21的输入端Din1与输出端dect1之间；第五电容C5，耦接于所述第一检测模块PD21的输出端dect1与地GND之间。类似地，所述第二检测模块PD22可以包括：第六电阻R6和第六电容C6，其中：第六电阻R6，耦接于所述第二检测模块PD22的输入端Din2与输出端dect2之间；第六电容C6，耦接于所述第二检测模块PD22的输出端dect2与地GND之间。
在具体实施中，为了便于确定所述参考频率基准值f0和所述参考频率检测值fs的大小关系，所述第一检测模块PD21和所述第二检测模块PD22可以采用相同的结构和参数，即所述第五电阻R5和所述第六电阻R6可以完全相同；所述第五电容C5和所述第六电容C6可以完全相同。
在具体实施中，当进行过一轮测试后，为便于下一轮测试或持续检测，所述第一检测模块PD21的输出端dect1和地GND之间还可以耦接开关K1，以对所述第五电容C5进行放电；所述第二检测模块PD22的输出端dect2和地之间还可以耦接开关K2，以对所述第六电容C6进行放电。
在具体实施中，所述频率检测单元PD2中还可以包括振荡器Xk，用于提供所述第一检测模块PD21和第二检测模块PD22中RC充电的参考时间周期T，T＝1/fk。所述第一检测模块PD21或所述第二检测模块PD22的具体检测原理可以参见前述检测模块PD1的工作原理。不同之处在于，所述第一检测模块PD21和所述第二检测模块PD22的检测模块可以同步执行，如图8示出的图7所示的频率检测单元的检测原理示意图，在参考时间周期T中，参考频率基准信号通过所述第一检测模块PD21中的RC电路向所述第五电容C5进行充电，在T时刻，可以得到第五电容C5端(即dect1端)的电压Vdect0，其与参考频率基准值f0对应；且在所述参考时间周期T中，实时参考频率信号通过所述第二检测模块PD22中的RC电路向所述第六电容C6进行充电，在T时刻，可以得到第六电容C6端(即dect2端)的电压Vdects。进而通过所述电压Vdects与电压Vdect0之间的差值，可以得到所述参考频率检测值fs与参考基准频率值f0之间的差值，即基准参考频率差值fd。
在所述参考时间周期T后，可以分别导通所述开关K1和K2，以分别对所述第五电容C5和第六电容C6进行放电，以便于下一轮测试的快速执行。
本发明实施例还提供了一种锁相环系统，参照图2，锁相环系统20可以包括锁相环电路PLL0和锁相环电路参考杂散消除装置A0。
作为一具体示例，所述锁相环电路PLL0可以包括：依次耦接的鉴频鉴相器PD0、环路滤波器LPF0和压控振荡器VCO0及分频器D0，其中：所述压控振荡器VCO0可以生成时钟信号，经过所述分频器D0分频后得到分频信号并反馈至所述鉴频鉴相器PD0，由所述鉴频鉴相器器PD0将所述分频信号与所述参考信号的频率和相位进行比较，经过结果经过所述环路滤波器LPF0的滤波后输出至所述压控振荡器VCO0进行频率控制。
作为另一具体示例，所述锁相环电路PLL0可以仅包括鉴频鉴相器PD0、环路滤波器和压控振荡器VCO0，其他模块均可作为可选模块予以对电路性能进行优化。
在具体实施中，所述环路滤波器LPF0可以为低通滤波器。
需要说明的是，本发明实施例中并不限定锁相环电路PLL0的具体模块组成以及各模块的具体实现方式，只要其存在参考杂散信号即可采用本发明实施例方案予以陷波消除处理。
所述锁相环电路参考杂散消除装置A0的具体结构、工作原理和优点等均可以参见前述实施例中的信号消除装置的介绍，此处不再展开描述。
采用本发明实施例的锁相环系统，通过所述锁相环电路参考杂散消除装置A0对输入至所述鉴频鉴相器PD0的参考信号的频率(简称为实时参考频率)进行实时检测，获得参考频率检测值，并基于检测到的参考频率值fs，对所述陷波滤波器NF0的电气参数值进行自适应调整，使所述陷波滤波器NF0的中心频率值fc与所述参考频率检测值fs相同，可以减少参考杂散信号的干扰。
本发明实施例还提供了一种锁相环电路参考杂散消除方法，结合图2，所述锁相环电路PLL0包括：依次耦接的鉴频鉴相器PD0、环路滤波器LPF0及压控振荡器VCO0，参照图9所示的锁相环电路参考杂散消除方法的流程图，可以采用如下方法消除所述锁相环电路PLL0中的参考杂散信号：
S01，获取待输入所述鉴频鉴相器的参考频率检测值和基准参考频率。
S02，根据所述参考频率检测值和所述基准参考频率，得到陷波滤波器的控制参数调整值；其中，所述陷波滤波器设置于所述环路滤波器和压控振荡器之间。
S03，将所述控制参数调整值输出至所述陷波滤波器，使所述陷波滤波器自适应调整其电气参数值，以使得所述陷波滤波器的中心频率值与所述参考频率检测值相同。
在本发明一些实施例中，参照图10所示的获得陷波滤波器的控制参数调整值的方法的流程图，对于步骤S02，具体可以通过如下步骤得到陷波滤波器的控制参数调整值：
S021，获取所述参考频率基准值对应的陷波滤波器的基准控制参数基准值。
S022，获取所述参考频率检测值和所述基准参考频率的差值，得到基准参考频率差值。
S023，根据所述基准参考频率差值和所述陷波滤波器的控制参数基准值，得到所述陷波滤波器的控制参数调整值。
作为一具体示例，所述步骤S03，具体可以通过如下逻辑进行自适应调整：当所述基准参考频率差值大于0时，按照所述基准参考频率差值对应的幅度减小所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值；
当所述基准参考频率差值小于0时，按照所述基准参考频率差值对应的幅度增大所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值。
各步骤的具体执行可以通过相应的电路和器件实现，具体实现方法示例可以参见前述实施例中锁相环电路参考杂散消除装置的具体示例。
可以理解的是，具体实现方式并不限于前述实施例中锁相环电路参考杂散消除装置的具体示例。
虽然本发明实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种锁相环电路参考杂散信号消除装置，所述锁相环电路包括：依次耦接的鉴频鉴相器、环路滤波器和压控振荡器，其特征在于，所述消除装置包括：频率检测单元、控制器和陷波滤波器，其中：
所述频率检测单元，适于检测输入至所述鉴频鉴相器的实时参考频率，获得参考频率检测值；
所述控制器，适于获取参考频率基准值，根据所述参考频率基准值和所述参考频率检测值，得到所述陷波滤波器对应的控制参数调整值，并根据所述控制参数调整值调整所述陷波滤波器的电气参数值，使得所述陷波滤波器的中心频率值与所述参考频率检测值相同；
所述陷波滤波器，设置于所述环路滤波器和压控振荡器之间，且电气参数值可调，适于基于来自所述控制器的控制参数调整值，自适应调整自身电气参数值，使得自身中心频率值与所述参考频率检测值相同。
2.根据权利要求1所述的信号消除装置，其特征在于，所述控制器，适于获取所述参考频率基准值对应的陷波滤波器的控制参数基准值，以及将所述参考频率检测值减去所述参考频率基准值，得到基准参考频率差值，根据所述控制参数基准值和所述基准参考频率差值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值，并输出至所述陷波滤波器，使得所述陷波滤波器的中心频率值与所述参考频率检测值相同。
3.根据权利要求2所述的信号消除装置，其特征在于，所述控制器，适于在所述基准参考频率差值大于0时，按照所述基准参考频率差值对应的幅度减小所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值；并在所述基准参考频率差值小于0时，按照所述基准参考频率差值对应的幅度增大所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值。
4.根据权利要求1所述的信号消除装置，其特征在于，所述陷波滤波器，包括：
串联于所述陷波滤波器的输入端与输出端之间的第一电阻、第二电阻；
串联于所述陷波滤波器的输入端与输出端之间的第一电容和第二电容；及
第三电容，其第一端耦接于所述第一电阻和所述第二电阻之间，第二端接地；
第三电阻，其第一端耦接于所述第一电容和所述第二电容之间，第二端接地。
5.根据权利要求1所述的信号消除装置，其特征在于，所述频率检测单元还适于检测所述基准参考频率，得到基准频率差值并输入至所述控制器。
6.根据权利要求5所述的信号消除装置，其特征在于，所述频率检测单元包括一检测模块，所述检测模块适于分时检测所述基准参考频率和所述实时参考频率，相应得到所述参考频率基准值和所述参考频率检测值。
7.根据权利要求6所述的信号消除装置，其特征在于，所述检测模块包括：
第四电阻，耦接于所述检测模块的输入端与输出端之间；
第四电容，耦接于所述检测模块的输出端与地之间；
开关，耦接于所述检测模块的输出端与地之间，适于在所述第四电容充电达预设参考周期后闭合，使所述第四电容放电，直至所述第四电容放电完毕后再断开。
8.根据权利要求5所述的信号消除装置，其特征在于，所述频率检测单元包括：
第一检测模块，适于对所述基准参考频率进行检测，得到参考频率基准值；
第二检测模块，适于对所述实时参考频率进行检测，得到参考频率检测值。
9.根据权利要求8所述的信号消除装置，其特征在于，所述第一检测模块和所述第二检测模块结构和参数相同，其中：
所述第一检测模块包括：
第四电阻，耦接于所述第一检测模块的输入端与输出端之间；
第四电容，耦接于所述第一检测模块的输出端与地之间；
所述第二检测模块包括：
第四电阻，耦接于所述第一检测模块的输入端与输出端之间；
第四电容，耦接于所述第一检测模块的输出端与地之间。
10.一种锁相环系统，其特征在于，包括：
锁相环电路，包括：依次耦接的鉴频鉴相器、环路滤波器和压控振荡器；
以及权利要求1-9任一项所述的锁相环电路参考杂散消除装置。
11.一种锁相环电路参考杂散消除方法，所述锁相环电路包括：依次耦接的鉴频鉴相器、环路滤波器及压控振荡器，其特征在于，所述方法包括：
获取参考频率基准值和输入所述鉴频鉴相器的参考频率检测值；
根据所述参考频率检测值和所述参考频率基准值，得到陷波滤波器的控制参数调整值，并将所述控制参数调整值输出至所述陷波滤波器，使所述陷波滤波器自适应调整其电气参数值，以使得所述陷波滤波器的中心频率值与所述参考频率检测值相同；
其中，所述陷波滤波器设置于所述环路滤波器和压控振荡器之间。
12.根据权利要求11所述的锁相环电路参考杂散消除方法，所述根据所述参考频率检测值和所述参考频率基准值，得到陷波滤波器的控制参数调整值，包括：
获取所述参考频率基准值对应的陷波滤波器的控制参数基准值；
将所述参考频率检测值减去所述参考频率基准值，得到基准参考频率差值；
根据所述基准参考频率差值和所述陷波滤波器的控制参数基准值，得到所述陷波滤波器的控制参数调整值。
13.根据权利要求12所述的锁相环电路参考杂散消除方法，其特征在于，所述根据所述基准参考频率差值和所述陷波滤波器的基准控制参数，得到所述陷波滤波器的实施控制参数，包括：
当所述基准参考频率差值大于0时，按照所述基准参考频率差值对应的幅度减小所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值；
当所述基准参考频率差值小于0时，按照所述基准参考频率差值对应的幅度增大所述控制参数基准值，得到所述参考频率检测值对应的所述陷波滤波器的控制参数调整值。
CN202110946171.3A 2021-08-18 2021-08-18 锁相环电路参考杂散消除方法、消除装置及锁相环系统 Active CN113726332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110946171.3A CN113726332B (zh) 2021-08-18 2021-08-18 锁相环电路参考杂散消除方法、消除装置及锁相环系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110946171.3A CN113726332B (zh) 2021-08-18 2021-08-18 锁相环电路参考杂散消除方法、消除装置及锁相环系统

Publications (2)

Publication Number Publication Date
CN113726332A true CN113726332A (zh) 2021-11-30
CN113726332B CN113726332B (zh) 2023-07-07

Family

ID=78676156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110946171.3A Active CN113726332B (zh) 2021-08-18 2021-08-18 锁相环电路参考杂散消除方法、消除装置及锁相环系统

Country Status (1)

Country Link
CN (1) CN113726332B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890534A (zh) * 2021-12-07 2022-01-04 江苏游隼微电子有限公司 一种自加速锁定锁相环
CN115459760A (zh) * 2022-11-09 2022-12-09 青岛泰戈菲斯海洋装备股份公司 一种声学释放器鉴频电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141797A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 周波数シンセサイザ
CN101610076A (zh) * 2009-07-21 2009-12-23 中国电子科技集团公司第四十一研究所 智能跟踪的可调谐带通滤波装置
CN102185584A (zh) * 2010-01-05 2011-09-14 英特赛尔美国股份有限公司 可调节滤波器的校准
CN103986464A (zh) * 2014-05-22 2014-08-13 无锡中科微电子工业技术研究院有限责任公司 一种锁相环环路参数自校准装置及方法
CN105024693A (zh) * 2015-07-14 2015-11-04 中国科学技术大学先进技术研究院 一种低杂散锁相环频率综合器电路
CN107040257A (zh) * 2017-03-17 2017-08-11 上海东软载波微电子有限公司 锁相环带宽控制电路及方法
CN107306125A (zh) * 2016-04-21 2017-10-31 佳能株式会社 信号生成电路以及信号生成方法
CN107911112A (zh) * 2017-11-15 2018-04-13 中国科学技术大学 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路
CN110651426A (zh) * 2017-06-15 2020-01-03 松下知识产权经营株式会社 电动机控制装置和电动机控制方法
CN111371423A (zh) * 2020-05-27 2020-07-03 深圳市南方硅谷半导体有限公司 抗混叠滤波器及信号接收电路
CN212435673U (zh) * 2020-07-01 2021-01-29 深圳市中科蓝讯科技股份有限公司 锁相环电路及其校准电路和芯片

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141797A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 周波数シンセサイザ
CN101610076A (zh) * 2009-07-21 2009-12-23 中国电子科技集团公司第四十一研究所 智能跟踪的可调谐带通滤波装置
CN102185584A (zh) * 2010-01-05 2011-09-14 英特赛尔美国股份有限公司 可调节滤波器的校准
CN103986464A (zh) * 2014-05-22 2014-08-13 无锡中科微电子工业技术研究院有限责任公司 一种锁相环环路参数自校准装置及方法
CN105024693A (zh) * 2015-07-14 2015-11-04 中国科学技术大学先进技术研究院 一种低杂散锁相环频率综合器电路
CN107306125A (zh) * 2016-04-21 2017-10-31 佳能株式会社 信号生成电路以及信号生成方法
CN107040257A (zh) * 2017-03-17 2017-08-11 上海东软载波微电子有限公司 锁相环带宽控制电路及方法
CN110651426A (zh) * 2017-06-15 2020-01-03 松下知识产权经营株式会社 电动机控制装置和电动机控制方法
CN107911112A (zh) * 2017-11-15 2018-04-13 中国科学技术大学 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路
CN111371423A (zh) * 2020-05-27 2020-07-03 深圳市南方硅谷半导体有限公司 抗混叠滤波器及信号接收电路
CN212435673U (zh) * 2020-07-01 2021-01-29 深圳市中科蓝讯科技股份有限公司 锁相环电路及其校准电路和芯片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890534A (zh) * 2021-12-07 2022-01-04 江苏游隼微电子有限公司 一种自加速锁定锁相环
CN113890534B (zh) * 2021-12-07 2022-03-29 江苏游隼微电子有限公司 一种自加速锁定锁相环
CN115459760A (zh) * 2022-11-09 2022-12-09 青岛泰戈菲斯海洋装备股份公司 一种声学释放器鉴频电路
CN115459760B (zh) * 2022-11-09 2023-03-03 青岛泰戈菲斯海洋装备股份公司 一种声学释放器鉴频电路

Also Published As

Publication number Publication date
CN113726332B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
CN113726332A (zh) 锁相环电路参考杂散消除方法、消除装置及锁相环系统
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US7474160B2 (en) Systems and methods for calibrating a filter
US7880516B2 (en) Method for noise reduction in a phase locked loop and a device having noise reduction capabilities
US6226339B1 (en) Method and system for detecting phase lock in a phase-locked loop
CN102122955B (zh) 基于分数分频频率综合器的多标准i/q正交载波产生装置
BRPI0621591A2 (pt) dispositivo de comunicações, e, espalhador de espectro
WO2007086502A1 (ja) Ｖｃｏ駆動回路及び周波数シンセサイザ
US5146187A (en) Synthesizer loop filter for scanning receivers
KR100831651B1 (ko) 위상 동기 루프의 루프-필터 교정
CN109039309B (zh) 基于锁相环机理的高平坦度宽带梳状谱发生器
CN116781070B (zh) 一种高质量频谱的小型化点频源
CA2442721A1 (en) Fractional-n frequency synthesizer with fractional compensation method
WO2006128075A1 (en) Filter calibration
WO1995013658A1 (en) Phase locked loop error suppression circuit and method
US20060104398A1 (en) Frequency synthesizing device with automatic calibration
US10833683B2 (en) Clock generator
US20090096515A1 (en) Filter adjustment method and filter adjustment apparatus as well as filter circuit
CN107181541A (zh) 一种电磁频谱监测接收机自检电路及接收机
US10566982B1 (en) Systems and methods for suppressing oscillator-induced spurs in frequency synthesizers
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置
US4138650A (en) Phase lock loop
KR20080072790A (ko) 필터 보정
CA2523122A1 (en) Optical frequency synthesizer
KR20170139491A (ko) 트랜시버 자기-간섭 제거기를 위한 회로 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Shi Xiaoyang

Inventor after: Wang Zhiguo

Inventor after: Shao Zhiyong

Inventor after: Liu Wei

Inventor before: Shi Xiaoyang