CN113725078A - 一种分离栅mosfet的制作方法 - Google Patents
一种分离栅mosfet的制作方法 Download PDFInfo
- Publication number
- CN113725078A CN113725078A CN202111065259.0A CN202111065259A CN113725078A CN 113725078 A CN113725078 A CN 113725078A CN 202111065259 A CN202111065259 A CN 202111065259A CN 113725078 A CN113725078 A CN 113725078A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- silicon
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 79
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 238000000926 separation method Methods 0.000 claims abstract description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 116
- 239000002184 metal Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种分离栅MOSFET的制作方法，包括：选取硅衬底并依次淀积第一氧化层、氮化硅层、第二氧化层；对硅外延层表面刻蚀形成沟槽；形成分离栅氧化层；在沟槽内形成分离栅多晶硅；使分离栅多晶硅暴露于分离栅氧化层外；以干法刻蚀方式刻蚀分离栅多晶硅，使其顶部低于第三氧化层的最高处，形成一凹陷区域；在沟槽内沉积氧化层，以填满凹陷区域，在凹陷区域内形成多晶硅间隔离氧化层；在多晶硅间隔离氧化层上方的沟槽内形成栅极氧化层；在由栅极氧化层形成的沟槽内形成栅极多晶硅。本发明通过将分离栅多晶硅向下刻蚀出凹陷区域，再向凹陷区域内填充氧化层来形成多晶硅间隔离氧化层的方法，能够形成厚度较厚且形貌完整的多晶硅间隔离氧化层。
Description
技术领域
本发明涉及半导体技术领域，具体为一种分离栅MOSFET的制作方法。
背景技术
沟槽功率MOSFET是继平面VDMOS之后新发展起来的一种高效开关器件，由于其有输入阻抗高，驱动电流小，开关速度快，高温特性好等优点被广泛应用于电力电子领域。高击穿电压，大电流，低导通电阻是功率MOSFET最为关键的指标，击穿电压和导通电阻值相关，在MOSFET设计过程中，不能同时获得高击穿电压和低导通电阻，需要在两者之间相互平衡。
为了尽可能的获得较高的击穿电压和较低的导通电阻，一种新型分离栅结构MOSFET器件应运而生，其相比普通沟槽MOSFET结构，主要特点是增加了一个与源极短接的深沟槽分离栅，然后利用分离栅之间的横向电场起到提高器件耐压的作用。
如图1所示，目前这种分离栅结构MOSFET器件有如下缺点：
1、源极与栅极之间的多晶硅间隔离氧化层（IPO，inter-poly oxide）绝缘不良，导致栅极源极漏电流Igss增加；
2、源极与栅极之间的重叠面积过大，以及多晶硅间隔离氧化层厚度不足，导致源极与栅极之间的电容Cgs大幅增加。
造成上述缺点的主要原因在于，在现有技术的生产工艺中，如图2A至图2D所示，在湿法腐蚀去除沟槽侧壁的分离栅氧化层后，分离栅多晶硅表面会高于分离栅氧化层，在分离栅多晶硅的两侧会形成凹陷结构，导致后续在形成栅氧化层和多晶硅间隔离氧化层时，由于形成的多晶硅间隔离氧化层的厚度很薄，从而会形成“ㄇ”型，使得源极和栅极之间的绝缘不良、重叠面积过大，从而造成上述缺点。
发明内容
本发明的目的在于提供一种分离栅MOSFET的制作方法，通过优化分离栅多晶硅与栅极多晶硅之间的多晶硅间隔离氧化层的形状，增加其厚度，以提升分离栅MOSFET的性能和可靠性。
为解决上述技术问题，本发明提供了一种分离栅MOSFET的制作方法，包括如下步骤：
步骤一、选取表面形成有硅外延层的硅衬底，在硅外延层上依次淀积第一氧化层、氮化硅层、第二氧化层；
步骤二、采用光刻工艺，对第二氧化层、氮化硅层、第一氧化层及硅外延层进行刻蚀，形成沟槽；
步骤三、去除第二氧化层；
步骤四、在沟槽内生长氧化层，在沟槽底部和侧壁形成第三氧化层；
步骤五、在第三氧化层形成的沟槽内沉积多晶硅，并对多晶硅进行回刻，在沟槽内形成分离栅多晶硅；
步骤六、以湿法腐蚀方式去除位于氮化硅层表面的第三氧化层以及位于分离栅多晶硅顶部的沟槽侧壁的第三氧化层，以使分离栅多晶硅暴露于第三氧化层外；
步骤七、以干法刻蚀方式刻蚀分离栅多晶硅，使其顶部低于第三氧化层的最高处，形成一凹陷区域；硅外延层表面因为有氮化硅层的保护，在做干法刻蚀时，不会影响硅外延层表面与沟槽侧壁的形状；
步骤八、去除氮化硅层；
步骤九、在沟槽内沉积氧化层，以填满凹陷区域，在凹陷区域内形成多晶硅间隔离氧化层；
步骤十、去除位于多晶硅间隔离氧化层上方所有的氧化层，以使硅外延层外露；
步骤十一、在多晶硅间隔离氧化层上方的沟槽内形成栅极氧化层；
步骤十二、在由栅极氧化层形成的沟槽内沉积多晶硅，并对多晶硅进行回刻，形成栅极多晶硅。
进一步地，所述硅衬底具有第一导电类型的重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层具有第一导电类型的轻掺杂，所述硅外延层用于形成分离栅MOSFET的漂移区。
进一步地，在所述硅外延层中形成有第二导电类型的阱区，所述栅极多晶硅穿过所述阱区，所述栅极多晶硅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
进一步地，步骤八中，以化学气相沉积方式沉积氧化层。
进一步地，步骤九中，以湿法腐蚀方式去除位于多晶硅间隔离氧化层上方的氮化硅层和所有氧化层。
与现有技术相比，本发明具有如下有益效果：
（1）本发明通过将分离栅多晶硅向下刻蚀出凹陷区域，再向凹陷区域内填充氧化层来形成多晶硅间隔离氧化层的方法，能够形成厚度较厚且形貌完整的多晶硅间隔离氧化层，并且只需要通过调节凹陷区域的深度，即可实现对多晶硅间隔离氧化层厚度的任意调节。
（2）本发明能够在形成较好形貌的多晶硅间隔离氧化层后，再生长出栅极氧化层，栅极氧化层的厚度可控，栅极氧化层的厚度与多晶硅间隔离氧化层的厚度完全独立，不存在依赖关系。
（3）通过在硅外延层表面设置第一氧化层-氮化硅层-第二氧化层的氧化物-氮化物-氧化物（ONO）结构，不仅能够作为硬掩膜，提高掩膜强度，还能够保护沟槽侧壁与硅外延层表面不受刻蚀影响，提高了工艺的稳定性，保证了器件的成品率。在干法刻蚀分离栅多晶硅形成凹陷区域时，氮化硅层能够保护沟槽侧壁与硅外延层表面不受刻蚀影响。
附图说明
图1为现有技术中的分离栅MOSFET的结构示意图；
图2A至图2D为现有技术中分离栅MOSFET的制造方法各步骤中的器件结构示意图；
图3A至图3L为本发明实施例方法的各步骤中的器件结构示意图。
图中：1、硅衬底；2、硅外延层；3、第一氧化层；4、氮化硅层；5、第二氧化层；6、沟槽；7、第三氧化层；8、分离栅多晶硅；9、栅极氧化层；10、多晶硅间隔离氧化层；11、栅极多晶硅；12、正面金属层；13、背面金属层；14、阱区；15、源区；16、层间膜；17、孔洞；18、凹陷区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图3A至3L所示，是本发明实施例方法的各步骤的器件结构示意图，本发明实施例分离栅MOSFET的制作方法包括如下步骤：
步骤一、如图3A所示，选取表面形成有硅外延层2的硅衬底1，在所述硅外延层上依次淀积第一氧化层3、氮化硅层4、第二氧化层5。其中，本领域技术人员可根据需要调节第一氧化层3、氮化硅层4、第二氧化层5各自的厚度。所述硅衬底1具有第一导电类型的重掺杂，所述硅衬底1的背面用于形成漏极，所述硅外延层2具有第一导电类型的轻掺杂，所述硅外延层2用于形成分离栅MOSFET的漂移区。
步骤二、如图3B所示，采用光刻工艺，对第二氧化层5、氮化硅层4、第一氧化层3及硅外延层2进行刻蚀，形成沟槽6。
步骤三、如图3C所示，通过干法刻蚀或湿法腐蚀方式，去除第二氧化层5。
步骤四、如图3D所示，在沟槽6内生长氧化层，在沟槽6底部和侧壁形成第三氧化层7。
步骤五、如图3E所示，在第三氧化层7形成的沟槽6内沉积多晶硅，并对多晶硅进行回刻，在沟槽6内形成分离栅多晶硅8。
步骤六、如图3F所示，以湿法腐蚀方式去除位于氮化硅层4表面的第三氧化层7以及位于分离栅多晶硅8顶部的沟槽6侧壁的第三氧化层7，使得分离栅多晶硅8暴露于第三氧化层7外。
步骤七、如图3G所示，以干法刻蚀方式刻蚀分离栅多晶硅8，使其顶部低于第三氧化层7的最高处，形成一凹陷区域18。在本实施例中，通过在硅外延层2表面沉积氧化物-氮化物-氧化物（ONO）结构，经过步骤六的湿法腐蚀方式处理之后，硅外延层2表面及沟槽6顶部仍然有氮化硅层4作为保护，在进行干法刻蚀时，不会影响硅外延层2表面及沟槽6侧壁的形状。
步骤八、如图3H所示，去除氮化硅层4。
步骤九、如图3I所示，采用CVD方式在沟槽6内沉积氧化层，以填满凹陷区域18，在凹陷区域18内形成多晶硅间隔离氧化层10。其中，如何填满凹陷区域18是本领域技术人员的常用技术手段。
步骤十、如图3J所示，去除位于多晶硅间隔离氧化层10上方所有的氧化层，以使硅外延层2外露。
步骤十一、如图3K所示，在多晶硅间隔离氧化层10上方的沟槽6内形成栅极氧化层9。在形成在栅极氧化层9后，多晶硅间隔离氧化层10的厚度会进一步增加。形成较好形貌的多晶硅间隔离氧化层10后，再生长出栅极氧化层9，栅极氧化层9的厚度可控。
步骤十二、如图3L所示，在由栅极氧化层9形成的沟槽6内沉积多晶硅，并对多晶硅进行回刻，形成栅极多晶硅11。
分离栅MOSFET的其它结构采用现有方法形成，如在所述硅外延层2中形成有第二导电类型阱区14，在阱区14中形成源区15，所述栅极多晶硅11穿过所述阱区，所述栅极多晶硅11从侧面覆盖所述阱区14并用于在所述阱区14侧面形成沟道。所述栅极多晶硅11从侧面覆盖源区15和阱区14，且被栅极多晶硅11侧面覆盖的阱区14的表面用于形成连接源区15和底部硅外延层2沟道。
形成层间膜16将器件覆盖，形成接触孔和正面金属层12，正面金属层12通过接触孔和源区15接触引出源极，正面金属层12通过接触孔和栅极多晶硅11接触引出栅极；形成背面金属层13引出漏极。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (5)
1.一种分离栅MOSFET的制作方法，其特征在于，包括如下步骤：
步骤一、选取表面形成有硅外延层的硅衬底，在硅外延层上依次淀积第一氧化层、氮化硅层、第二氧化层；
步骤二、采用光刻工艺，对第二氧化层、氮化硅层、第一氧化层及硅外延层进行刻蚀，形成沟槽；
步骤三、去除第二氧化层；
步骤四、在沟槽内生长氧化层，在沟槽底部和侧壁形成第三氧化层；
步骤五、在第三氧化层形成的沟槽内沉积多晶硅，并对多晶硅进行回刻，在沟槽内形成分离栅多晶硅；
步骤六、以湿法腐蚀方式去除位于氮化硅层表面的第三氧化层以及位于分离栅多晶硅顶部的沟槽侧壁的第三氧化层，以使分离栅多晶硅暴露于第三氧化层外；
步骤七、以干法刻蚀方式刻蚀分离栅多晶硅，使其顶部低于第三氧化层的最高处，形成一凹陷区域；
步骤八、去除氮化硅层；
步骤九、在沟槽内沉积氧化层，以填满凹陷区域，在凹陷区域内形成多晶硅间隔离氧化层；
步骤十、去除位于多晶硅间隔离氧化层上方所有的氧化层，以使硅外延层外露；
步骤十一、在多晶硅间隔离氧化层上方的沟槽内形成栅极氧化层；
步骤十二、在由栅极氧化层形成的沟槽内沉积多晶硅，并对多晶硅进行回刻，形成栅极多晶硅。
2.根据权利要求1所述的制作方法，其特征在于，步骤一中，所述硅衬底具有第一导电类型的重掺杂，所述硅衬底的背面用于形成漏极，所述硅外延层具有第一导电类型的轻掺杂，所述硅外延层用于形成分离栅MOSFET的漂移区。
3.根据权利要求2所述的制作方法，其特征在于，在所述硅外延层中形成有第二导电类型的阱区，所述栅极多晶硅穿过所述阱区，所述栅极多晶硅从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
4.根据权利要求1所述的制作方法，其特征在于，步骤八中，以化学气相沉积方式沉积氧化层。
5.根据权利要求1所述的制作方法，其特征在于，步骤九中，以湿法腐蚀方式去除位于多晶硅间隔离氧化层上方的氮化硅层和所有氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111065259.0A CN113725078A (zh) | 2021-09-11 | 2021-09-11 | 一种分离栅mosfet的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111065259.0A CN113725078A (zh) | 2021-09-11 | 2021-09-11 | 一种分离栅mosfet的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113725078A true CN113725078A (zh) | 2021-11-30 |
Family
ID=78683410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111065259.0A Pending CN113725078A (zh) | 2021-09-11 | 2021-09-11 | 一种分离栅mosfet的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725078A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116884851A (zh) * | 2023-09-04 | 2023-10-13 | 深圳市美浦森半导体有限公司 | 分离栅mosfet芯片的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005377A (zh) * | 2009-08-31 | 2011-04-06 | 万国半导体股份有限公司 | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 |
| CN108364870A (zh) * | 2018-01-23 | 2018-08-03 | 西安龙腾新能源科技发展有限公司 | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 |
| CN111276394A (zh) * | 2020-02-18 | 2020-06-12 | 捷捷微电(上海)科技有限公司 | 一种分离栅mosfet的制作方法 |
| CN111785619A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet的沟槽的工艺方法 |
-
2021
- 2021-09-11 CN CN202111065259.0A patent/CN113725078A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005377A (zh) * | 2009-08-31 | 2011-04-06 | 万国半导体股份有限公司 | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 |
| CN108364870A (zh) * | 2018-01-23 | 2018-08-03 | 西安龙腾新能源科技发展有限公司 | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 |
| CN111276394A (zh) * | 2020-02-18 | 2020-06-12 | 捷捷微电(上海)科技有限公司 | 一种分离栅mosfet的制作方法 |
| CN111785619A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet的沟槽的工艺方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116884851A (zh) * | 2023-09-04 | 2023-10-13 | 深圳市美浦森半导体有限公司 | 分离栅mosfet芯片的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111276394B (zh) | 一种分离栅mosfet的制作方法 | |
| US10720524B1 (en) | Split-gate enhanced power MOS device | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| TWI593108B (zh) | 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體 | |
| US9806175B2 (en) | Power MOSFET device structure for high frequency applications | |
| US6291298B1 (en) | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses | |
| US20100015770A1 (en) | Double gate manufactured with locos techniques | |
| US20150171201A1 (en) | Self aligned trench mosfet with integrated diode | |
| JP2002026324A (ja) | 改良された低電圧パワーｍｏｓｆｅｔ素子およびその製造処理 | |
| CN110620152A (zh) | 沟槽式金属氧化物半导体场效应管 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN103762179A (zh) | 形成用于沟槽栅器件的厚的底部电介质（tbd）的结构和方法 | |
| TW201336083A (zh) | 在溝槽ｄｍｏｓ中製備帶有階梯厚度的閘極氧化物的方法 | |
| US20220328658A1 (en) | Trench field effect transistor structure and manufacturing method thereof | |
| CN108735605A (zh) | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 | |
| CN110600371A (zh) | 多晶硅填充方法、半导体器件制作方法及半导体器件 | |
| CN111415867A (zh) | 一种半导体功率器件结构及其制造方法 | |
| CN111200018B (zh) | 半导体器件及半导体器件制备方法 | |
| TWI528423B (zh) | 用於製備半導體元件的方法及半導體元件 | |
| US6087224A (en) | Manufacture of trench-gate semiconductor devices | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| CN210984735U (zh) | 一种半导体功率器件结构 | |
| CN111180510B (zh) | 一种半导体功率器件结构及其制造方法 | |
| CN111415868B (zh) | 一种分离栅mosfet的制作方法 | |
| CN117316769B (zh) | 一种自对准的碳化硅mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20211130 |